全晶圓邊封的制作方法
【專利摘要】本發明涉及全晶圓邊封，基本上是關于半導體裝置，且更尤指在全晶圓周圍建立非可滲透邊封的結構及方法。邊封可位于晶圓包含產品芯片的內區域與該晶圓的外區域之間。邊封可包含相鄰內區域的填角區域、以及相鄰填角區域的介電延展部。介電延展區可不透濕氣，并且由位在晶圓上的介電層及位在介電層上的覆蓋層所組成。填角區域可包含直接位在晶圓上的下金屬填角、位在下金屬填角上的介電層、位在介電層上的上金屬填角、以及位在上金屬填角上的覆蓋層。填角區域可相鄰于在產品區域上形成的可滲透層并與其接觸。
【專利說明】
全晶圓邊封
技術領域
[0001]本發明基本上是關于半導體，并且更尤指圍繞全晶圓整個周圍建立防濕層邊封的結構及方法。
【背景技術】
[0002]微電子積體電路可使用絕緣膜層中形成的銅互連“線”將裝置連接在一起。接線層可使用可能透水蒸汽的絕緣膜。水蒸汽會使可滲透絕緣體層的效能退化，并且可能侵蝕可滲透絕緣體層內嵌埋的金屬結構。由于微電子裝置是在芯片級圖形化，防濕層在制造期間典型是在各單獨芯片的下層周圍形成。
[0003]常用的芯片密封方法雖然可用來保護個別芯片，但是，當全晶圓本身視為一個由產品區域中多個個別芯片所組成的大型互連電路時，則無法提供足夠的保護。目的若是要產生多個單獨芯片按照設計刻意互連的全晶圓，常用的芯片密封方法便不足以保護晶圓免受濕氣影響，因為在全晶圓上，每一層都是在沒有足夠防濕層的情況下伸抵晶圓的邊緣。因此，提供全晶圓邊封(edge seal)是有必要的。
【發明內容】
[0004]根據一具體實施例，揭示一種方法。本方法可包括:在晶圓的產品區域上形成可滲透層，其中該可滲透層的外緣與該晶圓的外緣相隔第一間距;在該晶圓上形成橫向相鄰于該可滲透層并與其接觸的下金屬填角，其中該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中該第二間距小于該第一間距;在該可滲透層上、在該下金屬填角上、以及在相鄰于該下金屬填角的該晶圓的外緣上形成非可滲透的介電層，其中介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中該第三間距小于該第二間距;在該介電層上形成上金屬填角，其中該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及在該介電層及該上金屬填角上形成覆蓋層，其中該覆蓋層的外緣與該介電層的該外緣垂直對準，使得該覆蓋層的該外緣與該晶圓的該外緣相隔該第三間距。
[0005]根據一具體實施例，揭示另一方法。本方法可包括:在晶圓上形成產品區域，其中該產品區域包含直接位在該晶圓上的可滲透層、位在該可滲透層上的非可滲透的介電層的內部分、以及位在該介電層的該內部分上的覆蓋層的內部分;在該晶圓上形成相鄰于并接觸該產品區域的外緣的填角區域，其中該填角區域包含直接位在該晶圓上的下金屬填角、位在該下金屬填角上的該介電層的中間部分、位在該介電層的該中間部分上的上金屬填角、以及位在該上金屬填角上的該覆蓋層的中間部分，其中該上金屬填角與該下金屬填角垂直對準；以及在該晶圓上形成相鄰于并接觸該填角區域的外緣的介電延展區，其中該介電延展區包含直接位在該晶圓上的該介電層的外部分、及位在該介電層上的該覆蓋層的外部分，而且其中該介電延展區具有與該晶圓的外緣相離一間距的外緣。
[0006]根據一具體實施例，揭示一種結構。該結構可包括:位在晶圓的產品區域上的可滲透層，其中該可滲透層的外緣與該晶圓的外緣相隔第一間距;位在該晶圓上的橫向相鄰于該可滲透層并與其接觸的下金屬填角，其中該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中該第二間距小于該第一間距;位在該可滲透層上、該下金屬填角上、以及相鄰于該下金屬填角的晶圓的外區域上的非可滲透的介電層，其中該介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中該第三間距小于該第二間距;位在該介電層上的上金屬填角，其中該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及位在該介電層及該上金屬填角上的覆蓋層，其中該覆蓋層具有與該介電層的該外緣垂直對準的外緣，使得該覆蓋層的該外緣與該晶圓的該外緣相離該第三間距。
【附圖說明】
[0007]以下詳細說明是以實施例的方式描述，而且用意不在于僅將本發明局限于此，搭配附圖將會最容易領會以下的詳細說明，附圖中可能未顯示所有結構。
[0008]圖1A至圖1B根據本發明的一具體實施例，分別為晶圓的截面圖及俯視圖。
[0009]圖2A至圖2B根據本發明的一具體實施例，分別為形成可滲透層的截面圖及俯視圖。
[0010]圖3A至圖3B根據本發明的一具體實施例，分別為形成下金屬層的截面圖及俯視圖。
[0011]圖4A至圖4B根據本發明的一具體實施例，分別為形成下金屬填角的截面圖及俯視圖。
[0012]圖5A至圖5B根據本發明的一具體實施例，分別為形成介電層的截面圖及俯視圖。
[0013]圖6A至圖6B根據本發明的一具體實施例，分別為移除介電層的一部分的截面圖及俯視圖。
[0014]圖7A至圖7B根據本發明的一具體實施例，分別為形成上金屬層的截面圖及俯視圖。
[0015]圖8A至圖SB根據本發明的一具體實施例，分別為形成上金屬填角的截面圖及俯視圖。
[0016]圖9A至圖9B根據本發明的一具體實施例，分別為形成覆蓋層的截面圖及俯視圖。
[0017]該些附圖不一定有按照比例。該些附圖僅為示意圖，用意不在于描述本發明的特定參數。該些附圖用意僅在于繪示本發明的典型具體實施例。在附圖中，相似的符號代表相似的元件。
【具體實施方式】
[0018]本文中揭示的是要求保護的結構及方法的詳細具體實施例:然而，可了解的是，要求保護的結構及方法可用各種形式來體現，揭示的具體實施例僅具有說明性質。然而，本發明可用許多不同形式來體現，而且不應視為局限于本文中所提的例示性具體實施例。反而，提供這些例示性具體實施例是要本揭露透徹且完整，并且傳達本發明的范疇予本領域技術人員。
[0019]就下文的說明目的而論，“上”、“下”、“右”、“左”、“垂直”、“水平”、“頂端”、“底端”等用語、及其衍生詞應與所揭示的結構及方法有關，方位如圖所示。將了解的是，諸如層件或區域等元件若稱為是在另一元件“上”、“上方”、“下方”、“下面”、或“底下”，則可出現在另一元件上或下面，或者亦可出現中介元件。相比之下，元件若是稱為“直接位在另一元件上”、“直接位在另一元件上方”、“直接位在另一元件下方”、“直接位在另一元件下面”、或“直接接觸另一元件”，則可以沒有出現中介元件。再者，本文中使用的術語目的只在于說明特定具體實施例，用意不在于作為本發明的限制。如本文所使用，單數形式的“一”及“該”用意在于將復數形式也包括在內，除非內容另有清楚指出。
[0020]為了在下文中說明，“外”、“最外”等詞及其衍生詞應與元件的側邊、部分、或區域有關，該元件例如為最接近晶圓外緣的層件。“內”、“最內”等詞及其衍生詞應與元件的側邊、部分、或區域有關，該元件例如為最接近晶圓中心的層件。換句話說，“內”、“最內”等詞及其衍生詞應與元件的側邊、部分、或區域有關，該元件離晶圓的邊緣比離元件的側邊、部分、或區域還遠，后者是描述為“外”、“最外”及其衍生詞。“裝置層”或“裝置區域”可包括晶圓本身或形成于晶圓上的層級，其可包括形成于其內的接線層。
[0021]為了不混淆本發明的具體實施例的介紹，在以下的詳細說明中，本領域已知的一些處理步驟或操作可為了介紹且為了描述起見而結合在一起，并且在一些實例中未予以詳加說明。在其它實例中，本領域已知的一些處理步驟或操作可能根本未加以說明。應了解的是，以下說明反而聚焦于本發明各項具體實施例獨特的特征或元件。
[0022]本發明基本上是關于半導體，并且更尤指圍繞全晶圓整個周圍形成防濕層邊封的結構及方法，藉以合圍含有功能性裝置的晶圓的內區域。常用的密封技術可保護在晶圓上形成的個別芯片免受濕氣影響。在典型的晶圓制造過程中，各芯片是用遮罩個別進行圖形化，該遮罩是以一個芯片接著一個芯片的方式在整個晶圓上步進。因此，圖形可包括用于在各單獨芯片周圍建立周界的特征。一旦晶圓分切(切割)成個別芯片，各芯片的周界便可當作防濕層使用。
[0023]然而，密封由互連的個別芯片所組成的大型晶圓，挑戰性比密封小型芯片還高。常用的芯片密封方法在密封全晶圓時可能沒有效果，因為用于產生障壁的遮罩是處于芯片級而不是晶圓級。再者，在常用的制造程序中，部分芯片是在晶圓的邊緣處印刷，其曝露邊緣因而沒有密封。本發明的具體實施例提供形成邊封的結構及方法，相比于常用的芯片密封技術，可用更有效的方式保護全晶圓免受濕氣影響。下文參考圖1A至圖9B詳述形成全晶圓邊封以防濕氣侵入的方法、以及所產生的結構。
[0024]請參閱圖1A至圖1B，所示為繪示晶圓12的截面圖及俯視圖。晶圓1 2可由本領域已知的任何半導體材料所組成，舉例而言，包括硅、鍺、硅鍺合金、碳化硅、碳化硅鍺合金、以及化合物(例如:II1-V族及I1-VI族)半導體材料。化合物半導體材料的非限制性實施例包括砷化鎵、砷化銦、及磷化銦。晶圓102可包括一或多層，舉例如主體基材層、埋置型絕緣體層、及上半導體層。埋置型絕緣體層可包含介電材料，舉例來說，但非限制，二氧化硅。晶圓102可包括形成于其上的一或多個電氣裝置，舉例而言，例如電容器、開關、電感器、電阻器、電池、二極體、電晶體、換能器、光感測器、光電伏打電池、閘流器、或電氣裝置的任何組合。晶圓102可包括晶圓缺口 104。晶圓缺口 104(未按比例)可在制造期間用于指示晶圓102的結晶面、或在制造程序期間用于晶圓的定向。晶圓102可包括多個個別芯片106，該多個個別芯片可為全芯片或部分芯片。全芯片可位在產品區域107里，該產品區域是位于晶圓102的內區域108里。部分芯片可位于晶圓102的外區域110及內區域108里。內區域108可含有產品區域107中的完整芯片、以及一或多個相鄰于產品區域107外側邊的部分芯片。外區域110亦可包含一或多個部分芯片。部分芯片是由含有完整芯片的產品區域107及晶圓102的外緣所約束。應注意的是，這些具體實施例中說明的雖然是晶圓102，舉例如矩形玻璃基材等其它材料及形狀所組成的晶圓也可加以使用。
[0025]請參閱圖2A至圖2B，所示為分別繪示在晶圓102上形成可滲透層204的截面圖及俯視圖。可滲透層204初始可在晶圓102上方形成，可直接位在晶圓102上或具有一或多個中介層。舉例而言，可滲透層204雖然未在圖2A至圖2B中顯示，仍可在含有一或多個接觸部、一或多個絕緣層的接觸層上形成。可滲透層204可由若干層件所組成，其中至少有一個層件容易遭逢濕氣吸收。常見的可滲透層包括摻碳介電層，尤其是介電常數小于3.2的介電層及/或多孔介電層，例如(但非限制)含SiCO介電膜。
[0026]可滲透層204在沉積后，可從晶圓的外緣移除而與晶圓102的外緣相離間距D220以形成晶圓的兩個區域；即外區域110及內區域108。間距D22Q的范圍可自大約1.6mm至大約3mm及介于兩者之間的范圍，舉例而言，包括(但非限制)1.8mm至2.0mm、2.0mm至2.5mm、2.5至
3.0mm等。在一較佳具體實施例中，間距D22Q可以是大約2.4mm。應注意的是，間距D22Q相比于常用的芯片制造技術可更大。晶圓102的內區域108典型為擴到最大以增加全芯片的產生數目。這可導致常用的可滲透層與晶圓的外緣之間有更小的間距(例如:1.5mm)。如前述，可滲透層204可在晶圓102的整個表面上方沉積。可滲透層204可通過亦稱作邊珠(edge bead)移除的微影切邊(litho-edge cut)，從外區域110移除；因而屬于全晶圓程序，而不是芯片-遮罩級程序。
[0027]請參閱圖3A至圖3B，所示為分別繪示在可滲透層204及晶圓102上形成下金屬層304的截面圖及俯視圖。下金屬層304可通過本領域已知的任何金屬沉積方法來形成，舉例如:電鍍、電泳沈積、低電位沉積、無電式鍍覆、化學氣相沉積、物理氣相沉積、原子層沉積或其組合。下金屬層304可由相對于可滲透層204不透濕氣的金屬或金屬的組合所組成。在一較佳具體實施例中，下金屬層304可以是組成的銅。盡管圖中未顯示，本領域技術人員仍將了解內區域108上形成的可滲透層204有部分可經蝕刻以形成線路及/或貫孔開口。在此類具體實施例中，開口(圖未示)可用下金屬層304過量裝填。在外區域110中，下金屬層304可包覆可滲透層204的外側邊，并且可與晶圓102的上表面接觸。在常用的芯片制造過程中，在晶圓上形成下介電層前都可能無法形成金屬層，因此，金屬層可能未與晶圓102接觸，下金屬層304與晶圓102之間可有中介的非可滲透層。
[0028]現請參閱圖4A至圖4B，所示為分別繪示移除下金屬層304(圖3B)的一部分402的截面圖及俯視圖，其用以曝露可滲透層204的上表面，并用以形成下金屬填角(metal fillet)404。在一具體實施例中，部分402可使用常用的平坦化程序來移除，舉例如化學機械平坦化(CMP)。下金屬填角404可具有橫向相鄰于可滲透層204的外緣并與其接觸的內側邊。下金屬填角404的外緣可與晶圓102的外緣相離間距D42Q，該間距的范圍是自大約1.5mm至大約2.5_。在一較佳具體實施例中，間距D42Q的范圍可自大約1.8mm至大約2.2_、及介于兩者之間的范圍，例如(但非限制)1.8臟至2.01111]1、2.01111]1至2.1mm等。
[0029]應注意的是，通過拉大間距D22q(圖2A)，一堆金屬(即下金屬填角404)可積累于晶圓102上內區域108的外側，并且積累于與可滲透介電層204同層級處。再者，拉大間距D220可讓下金屬填角404處于晶圓缺口 104內側(若有的話)而不會與晶圓缺口 104交會。雖然圖2A至圖4B所示僅形成一個可滲透層204及一個下金屬填角404，但超過一個可滲透層204及超過一個下金屬填角404上下交互形成的具體實施例也有列入考量。
[0030]現請參閱圖5A至圖5B，所示為分別繪示在可滲透層204、下金屬填角404、及外區域110的一部分上方形成介電層506的截面圖及俯視圖。介電層506可使用本領域已知的任何合適的沉積方法來形成，例如原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強型化學氣相沉積(PECVD)、旋涂技術、分子束沉積(MBD)、脈沖雷射沉積(PLD)、液態源霧化化學沉積(LSMCD)、或濺鍍。介電層506可由實質不透濕氣的介電材料所組成，舉例如(摻雜型)氧化硅、氮化硅、氮氧化硅、SiBCN、S1CN或其組合。在一較佳具體實施例中，介電層506可由二氧化硅所組成。基本上，非可滲透的介電層會有大于或等于約3.5的介電常數。
[0031]在一具體實施例中，介電層506可具有通過邊珠移除/微影切邊程序所形成的外緣。介電層506從而可具有與晶圓102的外緣相離間距D52q的外緣。間距D52q的范圍可自大約0.7mm至大約I.3mm及介于兩者之間的范圍，例如(但非限制)0.7mm至0.9mm、0.9mm至1.1mm、及1.1mm至1.3mm。在一較佳具體實施例中，間距D52Q可以是大約1mm。另外，介電層506的外緣可與下金屬填角4 O 4的外緣相離間距D5 2 2。間距D 5 2 2的范圍可自大約0.2mm至大約I.5mm及介于兩者之間的范圍，例如(但非限制)包括0.2mm至0.5謹、0.5mm至0.7謹、0.7謹至I.5謹等。在一較佳具體實施例中，間距D522的范圍可自大約0.6mm至大約Imm及介于兩者之間的范圍，例如(但非限制)包括0.6mm至0.8mm、0.7mm至0.9mm、0.8mm至Imm等。在一具體實施例中，介電層506的外緣可延展以交會晶圓缺口 104(若有的話)。
[0032]線路、貫孔及開口雖然未示于圖5A至圖5B中，本領域技術人員仍應理解的是，可在內區域108里的部分介電層506中形成這些線路、貫孔及開口。在一具體實施例，線路、貫孔及開口可用雙鑲嵌程序來形成，其中貫孔是于產品區域107里的部分介電層506中開啟印刷，而貫孔是于介電層506有部分芯片的部分中關閉印刷，例如外區域110里。貫孔若開啟，如本領域技術人員將了解的是，會位在介電層506的下部分中，并且會落在下面的下金屬填角404或可滲透層204上。在一區域中關閉印刷屬于異常，即使是在部分芯片區域上方關閉印刷也屬于異常，因為許多程序與圖形因子相依(例如，CMP及反應性離子蝕刻)，印刷在晶圓102全區上方因而通常保持一樣。在本發明的具體實施例中，為關閉部分芯片上方的印刷，以避免外區域110里出現貫孔未裝填或部分裝填的可能性，貫孔未裝填或部分裝填可能在介電層506中產生破壞，并且提供透濕路徑。單鑲嵌具體實施例同樣也列入考量。
[0033]現請參閱圖6A至圖6B，所示為分別繪示自介電層506移除一部分606的截面圖及俯視圖。在一具體實施例中，此部分606可用常用的蝕刻程序來移除，舉例如RIE。另外，邊珠移除程序可用于界定介電層506的側壁608，此部分606是于此處移除。邊珠移除程序可涉及在旋轉晶圓的外緣通過細針分配溶劑以移除全晶圓的邊緣附近的材料。應注意的是，在一較佳具體實施例中，側壁608與下金屬填角404的內側邊垂直對準(align)(即在內區域108的邊緣上)，并且與晶圓102的外緣相離間距D22q(圖2A)。在一具體實施例中，形成側壁608可讓后續形成的上金屬填角在下金屬填角404上方垂直對準。
[0034]現請參閱圖7A至圖7B，所示為分別繪示在介電層506上形成上金屬層706的截面圖及俯視圖。上金屬層706可用本領域已知的任何金屬沉積方法來形成，舉例如搭配下金屬層304所述的方法。上金屬層706可由不透水的金屬或金屬組合所組成。在一較佳具體實施例中，上金屬層706可以是組成的銅，并且可包括銅襯墊層(例如(但非限制)Ta/TaN、MnS1)或覆蓋層。應注意的是，下金屬層304亦可包括襯墊層。在一具體實施例中，上金屬層706可包覆介電層506的外緣，并且可延展以包覆晶圓102位在外區域110里的一部分。上金屬層706的外側邊與晶圓的邊緣的間距可通過其中一個金屬層進行沉積程序期間使用的邊緣環來測定。
[0035]現請參閱圖8A至圖SB，所示為分別繪示移除上金屬層706(圖7A)的一部分802以形成上金屬填角804的截面圖及俯視圖。此部分802可經移除而使得介電層506在內區域108里的上表面得以曝露。此部分802可通過本領域已知的任何方法來移除，例如:蝕刻或常用的平坦化程序，舉例如CMP。上金屬填角804可具有與下金屬填角404的外緣垂直對準的外緣。上金屬填角804可具有位在晶圓缺口 104的內側邊上的外緣。上金屬填角804可具有與側壁608接觸并與下金屬填角404的內緣垂直對準的內緣。上金屬填角804的寬度范圍可自大約0.2mm至大約Imm及介于兩者之間的范圍，例如(但非限制)包括0.2mm至0.5mm、0.4mm至
0.8mm、0.7mm 至 Imm 等。
[0036]圖5A至圖8B中所示雖然僅形成一個介電層506及一個上金屬填角804，但包括以上下交互方式形成超過一個介電層506與超過一個上金屬填角804的具體實施例仍列入考量。
[0037]現請參閱圖9A至圖9B，所示為分別繪示在介電層506及上金屬填角804上形成覆蓋層910以形成邊封906的截面圖及俯視圖。覆蓋層910可包含介電材料，舉例如氧化硅、氮化硅、氮氧化硅、SiBCN、S1CN、或其組合。在一較佳具體實施例中，覆蓋層910可包含二氧化硅。覆蓋層910可使用本領域已知的任何合適的沉積方法來形成，例如ALD、CVD、PECVD、旋涂技術、MBD、PLD、LSMCD、或濺鍍。在一具體實施例中，邊珠移除程序可在覆蓋層910上進行，使得覆蓋層910的外緣與介電層506的外緣垂直對準。
[0038]邊封906可保護內區域108里的接線免受濕氣影響，并且可防止污染物從結構泄漏出來。邊封906可由與晶圓102的邊緣最接近的介電延展區902、及與內區域108最接近的填角區域904這兩個橫向相鄰區域界定。介電延展區902可自晶圓102的裝置層向上延展，并且可包括介電層506的外部分及覆蓋層910的外部分。介電延展區902可按照水平形態位于邊封906的填角區域904與離晶圓102的外緣間距D52Q(圖5A)處之間。在晶圓102具有晶圓缺口104的具體實施例中，介電延展區902可延展交會晶圓缺口 104，而填角區域904較佳的是未延展至晶圓缺口 104。
[0039]介電延展區902的寬度W9Q2的范圍可自大約0.2mm至大約1.5mm及介于兩者之間的范圍，例如(但非限制|)包括0.2mm至0.6mm、0.5mm至I.至1.5mm等。在一較佳具體實施例中，寬度W9Q2的范圍可自大約0.6mm至大約Imm及介于兩者之間的范圍，例如(但非限制)包括 0.6mm 至 0.8mm、0.7mm 至 0.9mm、0.8mm 至 Imm 等。
[0040]填角區域904可自晶圓的裝置層向上延展，并且可包括下金屬填角404、介電層506的中間部分、上金屬填角804、及覆蓋層910的中間部分。填角區域904可按照水平形態通過內區域108在其內側邊上并通過介電延展區902在其外側邊上設立邊界。填角區域904可在晶圓102上包括至少一個下金屬填角404，其內側邊橫向相鄰于可滲透層204并與其接觸。在一具體實施例中，填角區域904的最外側邊與晶圓102的外緣相離間距D42q(圖4A)。填角區域904的寬度W9Q4的范圍可自大約0.2mm至大約Imm及介于兩者之間的范圍，例如(但非限制)包括0.2mm至0.5mm、0.4mm至0.8mm、0.7mm至Imm等。在一較佳具體實施例中，寬度WgtM的范圍可自大約0.5mm至大約0.7mm。
[0041 ]覆蓋層910的沉積亦可完成內區域108的形成。完成的內區域108可自晶圓102在內區域108里的裝置層向上延展，并且可包括可滲透層204、介電層506的內部分、及覆蓋層910的內部分。
[0042]常用的芯片密封技術典型僅在個別的全芯片周圍提供防濕層，與其相比較，本發明的具體實施例提供圍繞全晶圓的周界形成邊封的結構及方法，可更有效地保護全晶圓的整個產品區域免受濕氣影響。邊封可圍繞晶圓的周界形成，并且可合圍多個全芯片。在一具體實施例中，可滲透層可在整個產品區域(即全芯片)上方形成，并且可具有與晶圓的邊緣相離實質間距的外緣，為填角區域及介電延展區提供空間。在一具體實施例中，介電延展區可延展到晶圓缺口內，而填角區域可與晶圓缺口相離一間距。填角區域及介電延展區可共同形成相鄰于可滲透層的邊封，產生高抗濕密封。通過產生具有延展終端尺寸的邊緣圖形及創新的圖形規畫，可圍繞整個晶圓周緣產生堅固的密封。
[0043]本發明各項具體實施例的說明已基于說明目的而介紹，但用意不在于窮舉說明或局限于揭示的具體實施例。許多修改及變動對本領域技術人員將會顯而易見，但不會脫離所述具體實施例的范疇及精神。本文中使用的術語在選擇上，是為了對市場現有技術最佳闡釋具體實施例的原理、實務應用或技術改進，或使其它本領域技術人員能夠理解本文中揭示的具體實施例。
【主權項】
1.一種形成邊封的方法，該邊封合圍晶圓的產品區域并且是位于晶圓的周界，該方法包含: 在該晶圓的該產品區域上形成可滲透層，其中，該可滲透層的外緣與該晶圓的外緣相隔第一間距； 在該晶圓上形成橫向相鄰于該可滲透層并與其接觸的下金屬填角，其中，該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中，該第二間距小于該第一間距； 在該可滲透層上、該下金屬填角上、以及橫向相鄰于該下金屬填角的晶圓的外區域上形成非可滲透介電層，其中，該非可滲透介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中，該第三間距小于該第二間距； 在該非可滲透介電層上形成上金屬填角，其中，該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及 在該非可滲透介電層及該上金屬填角上形成覆蓋層，其中，該覆蓋層的外緣與該非可滲透介電層的該外緣垂直對準，使得該覆蓋層的該外緣與該晶圓的該外緣相隔該第三間距。2.如權利要求1所述的方法，其中，該第一間距的范圍是自大約1.6mm至大約3mm。3.如權利要求1所述的方法，其中，該第二間距的范圍是自大約1.5mm至大約2.5mm。4.如權利要求1所述的方法，其中，該第三間距的范圍是自大約0.7mm至大約I.3mm。5.如權利要求1所述的方法，其中，該非可滲透介電層及該覆蓋層包含二氧化硅。6.如權利要求1所述的方法，其中，該下金屬填角及該上金屬填角包含銅。7.一種形成邊封的方法，該邊封合圍晶圓的產品區域并且位于該晶圓的周界，該方法包含: 在該晶圓上形產品區域，其中，該產品區域包含直接位在該晶圓上的可滲透層、位在該可滲透層上的非可滲透的介電層的內部分、以及位在該介電層的該內部分上的覆蓋層的內部分； 在該晶圓上形成相鄰于并接觸該產品區域的外緣的填角區域，其中，該填角區域包含直接位在該晶圓上的下金屬填角、位在該下金屬填角上的該介電層的中間部分、位在該介電層的該中間部分上的上金屬填角、以及位在該上金屬填角上的該覆蓋層的中間部分，其中，該上金屬填角與該下金屬填角垂直對準；以及 在該晶圓上形成相鄰于并接觸該填角區域的外緣的介電延展區，其中，該介電延展區包含直接位在該晶圓上的該介電層的外部分、及位在該介電層上的該覆蓋層的外部分，而且其中，該介電延展區具有與該晶圓的外緣相離一間距的外緣。8.如權利要求7所述的方法，其中，該產品區域的外緣以范圍自大約1.6mm至大約3mm的間距與該晶圓的該外緣隔開。9.如權利要求7所述的方法，其中，該填角區域的外緣以范圍自大約1.5mm至大約2.5mm的間距與該晶圓的該外緣隔開。10.如權利要求7所述的方法，其中，該介電延展區的外緣以范圍自大約0.7mm至大約1.3mm的間距與該晶圓的該外緣隔開。11.如權利要求7所述的方法，其中，該介電層包含氧化硅。12.如權利要求7所述的方法，其中，該下金屬填角及該上金屬填角包含銅。13.如權利要求7所述的方法，其中，該覆蓋層包含氧化硅。14.一種合圍產品區域并位于晶圓的周界的邊封結構，該邊封結構包含: 位在該晶圓的產品區域上的可滲透層，其中，該可滲透層的外緣與該晶圓的外緣相隔第一間距； 位在該晶圓上的橫向相鄰于該可滲透層并與其接觸的下金屬填角，其中，下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中，該第二間距小于該第一間距； 位在該可滲透層上、該下金屬填角上、以及相鄰于該下金屬填角的晶圓的外區域上的非可滲透的介電層，其中，該介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中，該第三間距小于該第二間距； 位在該介電層上的上金屬填角，其中，該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及 位在該介電層及該上金屬填角上的覆蓋層，其中，該覆蓋層具有與該介電層的該外緣垂直對準的外緣，使得該覆蓋層的該外緣與該晶圓的該外緣相離該第三間距。15.如權利要求14所述的結構，其中，該第一間距的范圍是自大約1.6mm至大約3mm。16.如權利要求14所述的結構，其中，該第二間距的范圍是自大約1.5mm至大約2.5mm。17.如權利要求14所述的結構，其中，該第三間距的范圍是自大約0.7mm至大約1.3mm。18.如權利要求14所述的結構，其中，該介電層包含氧化硅。19.如權利要求14所述的結構，其中，該下金屬填角及該上金屬填角包含銅。20.如權利要求14所述的結構，其中，該覆蓋層包含氧化硅。
【文檔編號】H01L21/56GK106057686SQ201610051978
【公開日】2016年10月26日
【申請日】2016年1月26日 公開號201610051978.X, CN 106057686 A, CN 106057686A, CN 201610051978, CN-A-106057686, CN106057686 A, CN106057686A, CN201610051978, CN201610051978.X
【發明人】G·巴贊, T·F·霍頓
【申請人】格羅方德半導體公司