用于金屬布線的自對準雙重圖案化工藝的制作方法
【專利摘要】本發明揭露用以形成位于導電線之間并連接該導電線的金屬布線的自對準雙重圖案化工藝。實施例包括在介電層上方形成硬掩膜；形成包括位于該硬掩膜上的多個平行線性元件的圖案化模板，其中，該硬掩膜暴露于相鄰平行線性元件之間；形成覆蓋該相鄰平行線性元件及它們之間的間隙的部分的塊體掩膜；通過該塊體掩膜以及定義多條平行線的該圖案化模板蝕刻該硬掩膜的暴露部分；移除該塊體掩膜以及該圖案化模板；在該硬掩膜上方形成截切掩膜，以定義垂直于并連接兩條相鄰平行線的開口；通過該截切掩膜蝕刻該硬掩膜并移除該截切掩膜；通過該硬掩膜在該介電層中蝕刻凹槽；移除該硬掩膜；以及使用導電材料填充該凹槽。
【專利說明】
用于金屬布線的自對準雙重圖案化工藝
技術領域
[0001]本揭露涉及半導體裝置的制造，尤其涉及用以在導電線之間形成金屬布線的自對準雙重圖案化(self-aligned double patterning;SADP)工藝。本揭露尤其適用于7納米(nm)技術節點及以下的裝置。
【背景技術】
[0002]光刻是制造集成電路中所使用的基本工藝。總的來說，光刻包括在材料層或襯底(substrate)上方形成光或福射敏感材料層，例如光阻。將該福射敏感材料選擇性暴露于由光源(例如深紫外或極紫外源)產生的光，以將由掩膜定義的圖案轉移至該輻射敏感材料。該輻射敏感材料的暴露層經顯影以定義圖案化掩膜層。接著，通過該圖案化掩膜層在該下方材料層或襯底上可執行各種的工藝操作，例如蝕刻或離子注入工藝。
[0003]集成電路制造的目的是在集成電路產品上忠實地復制原始的電路設計。歷史上，集成電路產品中所使用的特征尺寸及間距使得通過使用單個圖案化光阻掩膜層可形成想要的圖案。不過，近年來，裝置尺寸及間距已縮小至現有的光刻工具(例如193納米波長浸沒式光刻工具)無法形成具有總體目標圖案的所有特征的單個圖案化掩膜層的程度。相應地，設計人員已采取包括執行多次曝光以在材料層上定義單個目標圖案的技術。一種這樣的技術通常被稱為多重圖案化，例如雙重圖案化。一般來說，雙重圖案化是一種曝光方法，其包括將密集的總體目標電路圖案分為(也就是劃分或分離)兩個獨立的較不密集圖案。接著，通過使用兩個獨立的掩膜(其中，該掩膜的其中一個用以對該較不密集圖案的其中一個成像，且另一個掩膜用以對另一個較不密集圖案成像)，將該簡單的較不密集圖案獨立印刷于晶圓上。此技術有效降低光刻工藝的復雜性，提高可達到的分辨率并能夠印刷更小的特征，否則的話，使用現有的光刻工具是不可能的。光刻-蝕刻-光刻-蝕刻(I i tho-etch-1 i tho-etch;LELE)是一種這樣的多重圖案化技術。如圖1A中所示，圖案無法通過單個掩膜形成，而是被分成兩個圖案101及103。向各個圖案分配不同的顏色，其中，在各種的顏色內都滿足設計規則。不過，LELE需要在該兩個掩膜之間仔細對準。
[0004]業界已開發SADP工藝來克服對準問題。對于SADP，在襯底上形成芯軸(mandrel)圖案，在該芯軸的側表面上沉積間隙壁(spacer)材料，以及移除該芯軸。可使用塊體掩膜來隔離將不被蝕刻的部分。由該間隙壁形成的最終圖案具有兩倍于該芯軸圖案的元件。因此，由于使用SADP工藝時可能實現更好的套刻(overlay)控制，因此SADP是制造下一代裝置(尤其是此類下一代裝置上的金屬布線)的具有吸引力的解決方案。常常將由芯軸圖案定義的金屬線叫作芯軸金屬，而將其它金屬線叫作非芯軸金屬。常常通過兩種顏色的金屬線來表示芯軸金屬與非芯軸金屬。在SADP技術中，兩種顏色的金屬線總是通過間隙壁材料或塊體掩膜隔開，以使它們不會重疊。換句話說，金屬縫合(metal stitching)在傳統SADP技術中是不可能的。
[0005]在布局及布線技術中，連接兩個郵t鄰單元的金屬線的金屬短截線(stub)布線是提升金屬布線效率及芯片尺寸縮小以及電路性能的有效技術。在雙重圖案化技術中，例如20納米設計的LELE，或者三重圖案化中，例如10納米設計的LELELE，由圖1C中的圖案107、109、111表示，金屬短截線布線需要縫合線來解決相鄰線之間的顏色沖突。不過，7納米設計需要SADP技術，但金屬短截線布線不是SADP技術的可選項，因為SADP工藝中不允許縫合。
[0006]因此，需要能夠在相鄰金屬線之間形成金屬短截線布線的SADP方法。
【發明內容】
[0007]本揭露的一個態樣是通過使用SADP技術能夠形成金屬短截線布線，以提升布線效率、芯片尺寸縮小以及電路性能。
[0008]本揭露的額外態樣以及其它特征將在下面的說明中闡述，且本領域的普通技術人員在檢查下文以后，將在某種程度上清楚該些額外態樣以及其它特征，或者該些額外態樣以及其它特征可自本揭露的實施中獲知。本揭露的優點可如所附權利要求中所特別指出的那樣來實現和獲得。
[0009]依據本揭露，一些技術效果可通過一種方法在某種程度上實現。該方法包括:在介電層上方形成硬掩膜;形成包括設于該硬掩膜上的多個平行線性元件的圖案化模板，其中，該硬掩膜暴露于相鄰平行線性元件之間；形成覆蓋該相鄰平行線性元件及該相鄰平行線性元件之間的間隙的部分的塊體掩膜;通過該塊體掩膜以及定義多條平行線的該圖案化模板蝕刻該硬掩膜的暴露部分;移除該塊體掩膜以及該圖案化模板;在該硬掩膜上方形成截切掩膜，以定義垂直于并連接兩條相鄰平行線的開口；通過該截切掩膜蝕刻該硬掩膜并移除該截切掩膜;通過該硬掩膜在該介電層中蝕刻凹槽;移除該硬掩膜;以及使用導電材料填充該凹槽。
[0010]態樣包括:通過在該硬掩膜上方形成芯軸，且在各芯軸的相對側壁上具有間隙壁，以及移除該芯軸來形成該圖案化模板。另外的態樣包括:該多個平行線性元件均勻地隔開。其它態樣包括:通過覆蓋與該相鄰平行線的其中一條對應的間隙的第一半、以及與該相鄰平行線的第二條對應的間隙的第二半來形成該塊體掩膜。額外的態樣包括:對應該相鄰平行線以及該開口在該介電層中蝕刻該凹槽。另一態樣包括:該塊體掩膜包括第一光阻掩膜，且該截切掩膜包括第二光阻掩膜。又一態樣包括:通過該塊體掩膜蝕刻該硬掩膜層發生于所述通過該截切掩膜蝕刻該硬掩膜層之前。另一態樣包括:形成該截切掩膜還定義垂直于該兩條相鄰平行線并位于該兩條相鄰平行線的端部的功率線。其它態樣包括:使用銅或鎢填充該凹槽。額外態樣包括:該相鄰平行線位于相鄰單元中。
[0011]本揭露的另一態樣是一種方法，包括:在介電層上方形成硬掩膜;在該硬掩膜上方形成芯軸，在各芯軸的相對側壁上具有間隙壁，該間隙壁在其之間定義多條平行線;移除該芯軸;形成覆蓋該多條平行線的部分的塊體掩膜;蝕刻通過該塊體掩膜及該間隙壁暴露的該硬掩膜的部分;移除該塊體掩膜以及該間隙壁;在該硬掩膜上方形成截切掩膜，以定義垂直于并連接該多條平行線的第一及第二線的開口；通過該截切掩膜蝕刻該硬掩膜;移除該截切掩膜;在該介電層中蝕刻凹槽，該凹槽對應該多條平行線以及該開口；移除該硬掩膜；以及使用導電材料填充該凹槽。
[0012]態樣包括:該塊體掩膜包括第一光阻掩膜，且該截切掩膜包括第二光阻掩膜。另外的態樣包括:該相鄰平行線位于相鄰單元中。另一態樣包括:通過該塊體掩膜蝕刻該硬掩膜層發生于所述通過該截切掩膜蝕刻該硬掩膜層之前。其它態樣包括:形成該截切掩膜還定義垂直于該平行線并位于該平行線的端部的功率線。額外態樣包括:形成該塊體掩膜包括覆蓋與該相鄰平行線的其中一條對應的間隙的第一半部分、以及與該相鄰平行線的第二條對應的間隙的第二半部分。另外的態樣包括:該截切掩膜形成于與該平行線對應的該間隙的該第一與第二半部分之間。另一態樣包括:該芯軸均勻隔開。額外態樣包括:該芯軸包括一維圖案。
[0013]本揭露的又一態樣是一種方法，包括:在介電層上方形成硬掩膜;在該硬掩膜上方形成芯軸，在各芯軸的相對側壁上具有間隙壁，該間隙壁在其之間定義多條平行線;移除該芯軸;形成覆蓋該多條平行線的部分的光阻塊體掩膜;蝕刻通過該塊體掩膜及該間隙壁暴露的該硬掩膜的部分;移除該第一光阻塊體掩膜以及該間隙壁;在該光阻硬掩膜上方形成光阻截切掩膜，以定義:垂直于并連接該多條平行線的第一及第二線的開口，以及垂直于該平行線并位于該平行線的端部的功率線;通過該截切掩膜蝕刻該硬掩膜;移除該截切掩膜；對應該多條平行線、該開口以及功率線在該介電層中蝕刻凹槽;移除該硬掩膜；以及使用導電材料填充該凹槽。
[0014]本領域的技術人員從下面的詳細說明中將很容易了解額外態樣以及技術效果，在該詳細說明中，通過說明用以執行本揭露的最佳模式來簡單說明本揭露的實施例。本領域的技術人員將意識到，本揭露支持其它且不同的實施例，且其若干細節支持在各種顯而易見的方面的修改，所有這些都不背離本揭露。相應地，附圖及說明將被看作說明性質而非限制性質。
【附圖說明】
[0015]附圖中的圖形示例顯示(而非限制)本揭露，附圖中類似的附圖標記表示類似的元件，其中:
[0016]圖1A及圖1B分別示意顯示LELE及LELELE的傳統布局，以及圖1C示意顯示通過SADP形成的傳統金屬線布局；
[0017]圖2A至圖2F示意顯示依據示例實施例利用SADP形成具有例如金屬短截線布線的金屬互連結構的金屬線的流程的剖切視圖；
[0018]圖3A及圖3B示意顯示依據示例實施例結合SADP使用截切掩膜來形成例如金屬短截線布線的互連結構的工藝步驟的頂部平面視圖；以及
[0019I圖4示意顯示依據示例實施例由圖2A至圖2F以及圖3A及圖3B的工藝形成的金屬線及互連結構的額外頂部平面視圖。
【具體實施方式】
[0020]在下面的說明中，出于解釋目的，闡述許多具體細節來提供有關示例實施例的充分理解。不過，應當很清楚，可在不具有這些具體細節或者具有等同布置的情況下實施示例實施例。在其它例子中，以方塊圖形式顯示已知的結構及裝置，以避免不必要地模糊示例實施例。此外，除非另外指出，否則說明書及權利要求中所使用的表示組分的量、比例及數值屬性，反應條件等的所有數字將被理解為通過術語“大約”在所有情況下都被修改。
[0021]本揭露處理并解決于使用SADP時伴隨的無法在不同顏色的導電線之間形成金屬凸起或短截線布線的問題。依據本揭露的實施例的方法包括在SADP工藝期間在施加塊體掩膜之后施加截切掩膜，以在不同顏色的導電線之間形成例如金屬短截線布線的互連結構并有效解決相鄰線之間的顏色沖突。
[0022]本領域的技術人員從下面的詳細說明中將很容易了解其它態樣、特征以及技術效果，在該詳細說明中，通過說明所考慮的最佳模式來簡單地顯示并說明優選實施例。本揭露支持其它且不同的實施例，且其若干細節支持在各種顯而易見的方面的修改。相應地，附圖及說明將被看作說明性質而非限制性質。
[0023]請參照圖2A，其顯示在介電層203的表面上形成硬掩膜201。介電層203由例如低k介電材料(具有約2.7或更高的介電常數的介電材料)或者超低1^(111廿&-10?-1^1]1^)材料(具有約2.5或更低的介電常數的介電材料)組成。硬掩膜201由例如氮化硅、旋涂碳等組成。
[0024]通過首先形成設于硬掩膜201上的多個平行元件205來在硬掩膜201上方形成圖案化模板。該平行元件包括例如以均勻隔開的一維圖案形成于硬掩膜層201上方的芯軸，硬掩膜201的部分暴露于相鄰芯軸205之間。在該圖案化模板下方可形成其它層，例如抗反射涂層(ant1-ref lective coating；ARC)(出于說明方便未顯示)。如圖213所示，在平行元件205上方設置間隙壁層207。間隙壁層可由例如二氧化硅形成，并通過沉積工藝沉積于平行元件205上方。
[0025]接著，執行非等向性蝕刻工藝，例如干式蝕刻工藝，以在各平行元件205的相對側壁上定義間隙壁209。接著，執行蝕刻工藝，以相對該間隙壁及硬掩膜201選擇性移除平行元件205。該側間隙壁的間距是該芯軸或平行元件的間距的兩倍。如圖2C所示，間隙壁209定義暴露硬掩膜層201的開口。圖2C顯示形成塊體掩膜211(例如第一光阻掩膜)以后的已完成圖案化模板。塊體掩膜211覆蓋相鄰平行線性元件以及該相鄰平行線性元件(也就是間隙壁)209之間的間隙的部分。
[0026]請參照圖2D，通過間隙壁209及塊體掩膜211非等向性蝕刻硬掩膜201，以部分圖案化該硬掩膜層201。接著，可執行灰化工藝以移除塊體掩膜211，且可執行蝕刻工藝以相對硬掩膜層201選擇性移除間隙壁209。此操作導致形成部分圖案化的硬掩膜層201，其包括多個平行線段開口 213，其暴露部分圖案化的硬掩膜層201下面的介電層203的相應下方部分。開口 213與將在硬掩膜201下面的介電層203中形成的平行導電線的位置對應。
[0027]現在請參照圖3A及圖3B，其顯示本申請的示例工藝的頂部平面視圖。尤其，在上述用以移除塊體掩膜211的該灰化工藝之前，圖3A顯示覆蓋相鄰間隙213的部分的塊體掩膜211。在此非限制性例子中，塊體掩膜211覆蓋相鄰平行間隙213的其中一個的第一半以及第二相鄰間隙213的第二半。要注意的是，間隙213之間是位于間隙壁209下方且因此未被蝕刻的硬掩膜層201的部分。塊體掩膜的位置沿該平行間隙處于端部、中間或是另一位置是取決于預期的圖案布局。要注意的是，圖3A及圖3B中所示的相鄰間隙213與將要在介電層203中形成的兩條平行導電線對應。
[0028]圖3B顯示在部分圖案化的硬掩膜層201上方形成具有開口301的截切掩膜(例如第二光阻)以后的硬掩膜201。該截切掩膜設于硬掩膜201上方，以定義垂直于并連接兩個相鄰平行間隙213的開口 301，從而形成凸起。該截切掩膜覆蓋先前在部分圖案化的硬掩膜層201中形成的開口，并包含暴露與將要在兩條平行導線之間的介電層203中形成的垂直線的位置對應的位置處的硬掩膜層201的開口。或者，可不具有覆蓋間隙213的部分的塊體掩膜211。接著，該截切掩膜可具有與用以連接相鄰單元的平行線的位置對應的開口。此垂直線開口與在兩條平行導電線之間形成的導電互連(也就是金屬短截線布線或“縫合線”)的位置對應。見例如圖4中的縫合線401。該截切掩膜也可經形成以定義位于該導電線的一個或多個端部的一條或多條功率線/軌。
[0029]圖4顯示標準設計單元陣列，其包括在該陣列的兩個不同單元的邊緣處所形成的導電線之間形成的多條短截線布線。在該些導電線的端部形成功率線/軌403。在圖4中，其中一條短截線布線401連接兩條導電線405及407，該兩條導電線分別形成于兩個不同的單元409及411中。此例中的第二短截線布線401連接分別形成于兩個不同的單元417及419中的兩條導電線413及415。導電線413及417表不芯軸線(并以第一顏色表不)，且導電線405表示非芯軸線(與415以第二顏色表示)。所有該導電線都使用金屬例如銅或鎢填充。
[0030]現在復請參照圖2E，其顯示通過該截切掩膜(圖3B)執行蝕刻工藝并已移除該截切掩膜以后的完全圖案化的硬掩膜層201的剖切視圖。完全圖案化的硬掩膜層201包括介電層203中的線開口或凹槽215，以及與該截切掩膜中的該開口對應的垂直線開口(剖切視圖中未顯示)。通過完全圖案化的硬掩膜層201中的該些開口執行非等向性蝕刻工藝，以蝕刻介電層203，從而在其中定義相應凹槽215。
[0031]執行一個或多個沉積工藝，以使用導電材料217過填充(over-fill)凹槽215。接著，如圖2F所示，執行平坦化工藝，以移除多余的導電材料217以及完全圖案化的硬掩膜層201。導電材料217可包括多個層，例如用以防止金屬迀移進入介電層203的一個或多個阻擋層(例如Ta(鉭)、TaN(氮化鉭)、TiN(氮化鈦)等)，金屬晶種層(例如銅)，以及金屬填充材料(例如銅或媽)。
[0032]本揭露的實施例可實現數個技術效果，例如結合SADP工藝形成縫合線及凸起。依據本揭露的實施例形成的裝置適于各種工業應用，例如微處理器、智能電話、移動電話、蜂窩手機、機頂盒、DVD記錄器及播放器、汽車導航、打印機及周邊設備、網絡及電信設備、游戲系統，以及數字相機。因此，尤其是對于7納米技術節點以及以下，通過自對準雙重圖案化工藝，本揭露在任意各種類型的高度集成半導體裝置的制造中享有工業適用性。
[0033]在前面的說明中，參照本揭露的具體示例實施例來說明本揭露。不過，顯然，可對其作各種修改及變更，而不背離如權利要求中所闡述的本揭露的較廣泛的精神及范圍。相應地，說明書及附圖將被看作說明性質而非限制性質。要理解的是，本揭露能夠使用各種其它組合及實施例，且支持在這里所表示的發明性概念的范圍內的任意修改或變更。
【主權項】
1.一種方法，包括: 在介電層上方形成硬掩膜； 形成包括設于該硬掩膜上的多個平行線性元件的圖案化模板，其中，該硬掩膜暴露于相鄰平行線性元件之間； 形成覆蓋該相鄰平行線性元件及該相鄰平行線性元件之間的間隙的部分的塊體掩膜； 通過該塊體掩膜以及定義多條平行線的該圖案化模板蝕刻該硬掩膜的暴露部分； 移除該塊體掩膜以及該圖案化模板； 在該硬掩膜上方形成截切掩膜，以定義垂直于并連接兩條相鄰平行線的開口 ； 通過該截切掩膜蝕刻該硬掩膜并移除該截切掩膜； 通過該硬掩膜在該介電層中蝕刻凹槽； 移除該硬掩膜；以及 使用導電材料填充該凹槽。2.如權利要求1所述的方法，其中，形成該圖案化模板包括: 在該硬掩膜上方形成芯軸，在各芯軸的相對側壁上具有間隙壁，以及移除該芯軸。3.如權利要求1所述的方法，其中，該多個平行線性元件均勻地隔開。4.如權利要求1所述的方法，其中，形成該塊體掩膜包括覆蓋與該相鄰平行線的其中一條對應的間隙的第一半、以及與該相鄰平行線的第二條對應的間隙的第二半。5.如權利要求1所述的方法，其中，在該介電層中蝕刻該凹槽對應該相鄰平行線以及該開口。6.如權利要求1所述的方法，其中，該塊體掩膜包括第一光阻掩膜，且該截切掩膜包括第二光阻掩膜。7.如權利要求1所述的方法，其中，通過該塊體掩膜蝕刻該硬掩膜層發生于所述通過該截切掩膜蝕刻該硬掩膜層之前。8.如權利要求1所述的方法，其中，形成該截切掩膜還定義垂直于該兩條相鄰平行線并位于該兩條相鄰平行線的端部的功率線。9.如權利要求1所述的方法，其中，填充該凹槽包括使用銅或鎢填充該凹槽。10.如權利要求1所述的方法，其中，該相鄰平行線位于相鄰單元中。11.一種方法，包括: 在介電層上方形成硬掩膜； 在該硬掩膜上方形成芯軸，在各芯軸的相對側壁上具有間隙壁，該間隙壁在其之間定義多條平行線； 移除該芯軸； 形成覆蓋該多條平行線的部分的塊體掩膜； 通過該塊體掩膜及該間隙壁蝕刻該硬掩膜的暴露部分； 移除該塊體掩膜以及該間隙壁； 在該硬掩膜上方形成截切掩膜，以定義垂直于并連接該多條平行線的第一及第二線的開口； 通過該截切掩膜蝕刻該硬掩膜； 移除該截切掩膜； 在該介電層中蝕刻凹槽，該凹槽對應該多條平行線以及該開口； 移除該硬掩膜；以及 使用導電材料填充該凹槽。12.如權利要求11所述的方法，其中，該塊體掩膜包括第一光阻掩膜，且該截切掩膜包括第二光阻掩膜。13.如權利要求11所述的方法，其中，該相鄰平行線位于相鄰單元中。14.如權利要求11所述的方法，其中，通過該塊體掩膜蝕刻該硬掩膜層發生于所述通過該截切掩膜蝕刻該硬掩膜層之前。15.如權利要求11所述的方法，其中，形成該截切掩膜還定義垂直于該平行線并位于該平行線的端部的功率線。16.如權利要求11所述的方法，其中，形成該塊體掩膜包括覆蓋與該相鄰平行線的其中一條對應的間隙的第一半部分、以及與該相鄰平行線的第二條對應的間隙的第二半部分。17.如權利要求16所述的方法，其中，該截切掩膜形成于與該平行線對應的該間隙的該第一與第二半部分之間。18.如權利要求11所述的方法，其中，該芯軸均勻隔開。19.如權利要求11所述的方法，其中，該芯軸包括一維圖案。20.一種方法，包括: 在介電層上方形成硬掩膜； 在該硬掩膜上方形成芯軸，在各芯軸的相對側壁上具有間隙壁，該間隙壁在其之間定義多條平行線； 移除該芯軸； 形成覆蓋該多條平行線的部分的光阻塊體掩膜； 通過該塊體掩膜及該間隙壁蝕刻該硬掩膜的暴露部分； 移除該第一光阻塊體掩膜以及該間隙壁； 在該光阻硬掩膜上方形成光阻截切掩膜，以定義: 垂直于并連接該多條平行線的第一及第二線的開口，以及 垂直于該平行線并位于該平行線的端部的功率線； 通過該截切掩膜蝕刻該硬掩膜； 移除該截切掩膜； 對應該多條平行線、該開口以及功率線在該介電層中蝕刻凹槽； 移除該硬掩膜；以及 使用導電材料填充該凹槽。
【文檔編號】H01L21/027GK106057654SQ201610211455
【公開日】2016年10月26日
【申請日】2016年4月6日 公開號201610211455.7, CN 106057654 A, CN 106057654A, CN 201610211455, CN-A-106057654, CN106057654 A, CN106057654A, CN201610211455, CN201610211455.7
【發明人】袁磊, 桂宗郁, H·J·萊文森
【申請人】格羅方德半導體公司