半導體裝置的制造方法
【專利摘要】本發明公開了一種半導體裝置包含主動層、源極、漏極、柵極、第一介電層、源極導線、第一源極貫穿結構、第二介電層、源極墊與第二源極貫穿結構。源極置于主動層上且沿第一方向延伸。漏極置于主動層上，且與源極交替排列。柵極分別置于源極與漏極之間。第一介電層覆蓋源極、漏極與柵極。源極導線置于第一介電層上。第二介電層覆蓋源極導線。源極墊置于第二介電層上，且包含第一源極主干、第一源極分支與源極次分支。第一源極主干沿第一方向延伸。第一源極分支突出于第一源極主干，且置于源極導線上。源極次分支突出于第一源極分支，且置于源極上。在不增加源極漏極之間電容值的情況下，源極墊可降低源極本身的電阻，且漏極墊可降低漏極本身的電阻。
【專利說明】
半導體裝置
技術領域
[0001]本發明涉及半導體技術領域，尤其涉及一種半導體裝置。
【背景技術】
[0002]場效晶體管(Field Effect Transistor)是一種利用材料中的電場效應以控制電流的開關元件，其被廣泛應用于半導體元件的電路中。具體而言，場效晶體管包含柵極、源極、漏極與主動層。通過控制柵極的電壓而影響通道的開關，源極與漏極之間因此可導通電流以處于開啟狀態。
[0003]—般而言，場效晶體管可還包含源極墊與漏極墊，其分別電性連接至源極與漏極，使得場效晶體管可電性連接至其他裝置。源極墊與漏極墊一般具有較大的焊線區域以助于外部電路的焊線工藝，其有助于半導體工藝中場效晶體管的微型化。如何提供具有足夠焊線區域與較少場效晶體管的電干擾的設置良好的源極墊與漏極墊是很重要的。
【發明內容】
[0004]本發明的一實施方式提供一種半導體裝置，包含主動層、多個源極、多個漏極、多個柵極、第一介電層、多個源極導線、多個第一源極貫穿結構、第二介電層、源極墊與多個第二源極貫穿結構。源極置于主動層上且沿第一方向延伸。漏極置于主動層上，且與源極交替排列。柵極分別置于源極與漏極之間。第一介電層覆蓋源極、漏極與柵極。源極導線置于第一介電層上。第一源極貫穿結構置于第一介電層中，且連接源極與源極導線。第二介電層覆蓋源極導線。源極墊置于第二介電層上。源極墊包含第一源極主干、第一源極分支與源極次分支。第一源極主干沿著第一方向延伸。第一源極分支突出于第一源極主干，且置于任一的源極導線上。源極次分支突出于第一源極分支，且置于任一的源極上。第二源極貫穿結構置于第二介電層中，且連接源極墊與源極導線。
[0005]在一或多個實施方式中，半導體裝置還包含多個漏極導線、多個第一漏極貫穿結構、漏極墊與多個第二漏極貫穿結構。漏極導線置于第一介電層上，且與源極導線交替排列，且第二介電層還覆蓋漏極導線。第一漏極貫穿結構置于第一介電層中，且連接漏極與漏極導線。漏極墊置于第二介電層上。漏極墊包含第一漏極主干、第一漏極分支與漏極次分支。漏極與第一漏極主干皆沿著第一方向延伸。第一漏極分支突出于第一漏極主干，且置于任一的漏極導線上方。漏極次分支突出于第一漏極分支，且置于任一的漏極上。第二漏極貫穿結構置于第二介電層中，且連接漏極墊與漏極導線。
[0006]在一或多個實施方式中，半導體裝置還包含多個第三漏極貫穿結構，置于第一介電層與第二介電層中，且連接漏極墊與漏極。
[0007]在一或多個實施方式中，第一源極分支與第一漏極分支交替排列。
[0008]在一或多個實施方式中，源極次分支與漏極次分支交替排列。
[0009]在一或多個實施方式中，至少一漏極導線包含第二漏極主干與第二漏極分支。第二漏極主干沿第二方向沿伸，其中第二方向實質上垂直于第一方向。第二漏極分支突出于第二漏極主干，且置于任一的漏極上方。
[0010]在一或多個實施方式中，至少一漏極導線包含多個漏極帶，置于漏極墊的第一漏極主干以及漏極之間，漏極帶互相分離。
[0011]在一或多個實施方式中，第一介電層包含上部分與下部分，下部分置于上部分與主動層之間。至少一第一漏極貫穿結構包含上漏極貫穿結構與下漏極貫穿結構。半導體裝置還包含金屬層，置于任一的漏極導線與任一的漏極之間，且置于上部分與下部分之間。上漏極貫穿結構置于上部分且連接漏極導線與金屬層，下漏極貫穿結構置于下部分且連接金屬層與漏極。
[0012]在一或多個實施方式中，半導體裝置還包含絕緣層，覆蓋一部分的漏極墊且暴露出第一漏極主干。
[0013]在一或多個實施方式中，絕緣層還暴露一部分的第一漏極分支。
[0014]在一或多個實施方式中，半導體裝置還包含多個第三源極貫穿結構，置于第一介電層與第二介電層中，且連接源極墊與源極。
[0015]在一或多個實施方式中，至少一源極導線包含第二源極主干與第二源極分支。第二源極主干沿第二方向沿伸，其中第二方向實質上垂直于第一方向。第二源極分支突出于第二源極主干，且置于任一的源極上。
[0016]在一或多個實施方式中，至少一源極導線包含多個源極帶，置于源極墊的第一源極主干以及源極之間，源極帶互相分離。
[0017]在一或多個實施方式中，第一介電層包含上部分與下部分，下部分置于上部分與主動層之間。至少一第一源極貫穿結構包含上源極貫穿結構與下源極貫穿結構。半導體裝置還包含金屬層，置于任一的源極導線與任一的源極之間，且置于上部分與下部分之間。上源極貫穿結構置于上部分且連接源極導線與金屬層，下源極貫穿結構置于下部分且連接金屬層與源極。
[0018]在一或多個實施方式中，金屬層還置于任一的柵極上。
[0019]在一或多個實施方式中，半導體裝置還包含場板，置于上部分與下部分之間，且置于任一的柵極上。場板電性連接至柵極。
[0020]在一或多個實施方式中，半導體裝置還包含場板，置于上部分與下部分之間，且置于任一柵極上。場板與柵極、源極與漏極皆電性絕緣。
[0021]在一或多個實施方式中，半導體裝置還包含絕緣層，覆蓋一部分的源極墊且暴露出第一源極主干。
[0022]在一或多個實施方式中，絕緣層還暴露一部分的第一源極分支。
[0023]在一或多個實施方式中，半導體裝置還包含基板與導線架，導線架包含第一部分、第二部分、第三部分與第四部分。第一部分與源極、漏極與柵極電性絕緣，基板置于第一部分與主動層之間，第二部分電性連接源極，第三部分電性連接漏極。第四部分電性連接柵極。
[0024]在一或多個實施方式中，半導體裝置還包含基板與導線架。導線架包含第一部分、第二部分與第三部分，第一部分電性連接柵極，基板置于第一部分與主動層之間，第二部分電性連接源極，第三部分電性連接漏極。
[0025]本發明的另一實施方式提供一種半導體裝置，包含主動層、多個源極、多個漏極、多個柵極、第一介電層、多個漏極導線、多個第一漏極貫穿結構、第二介電層、漏極墊與多個第二漏極貫穿結構。源極置于主動層上。漏極置于主動層上，與源極交替排列，且沿第一方向延伸。柵極分別置于源極與漏極之間。第一介電層覆蓋源極、漏極與柵極。漏極導線置于第一介電層上。第一漏極貫穿結構置于第一介電層中，且連接漏極與漏極導線。第二介電層覆蓋漏極導線。漏極墊置于第二介電層上。漏極墊包含第一漏極主干、第一漏極分支與漏極次分支。第一漏極主干沿著第一方向延伸。第一漏極分支突出于第一漏極主干，且置于任一的漏極導線上方。漏極次分支突出于第一漏極分支，且置于任一漏極上。第二漏極貫穿結構置于第二介電層中，且連接漏極墊與漏極導線。
[0026]上述實施方式的半導體裝置在不增加源極-漏極之間電容值的情況下，源極墊可降低源極本身的電阻，且漏極墊可降低漏極本身的電阻。
【附圖說明】
[0027]圖1為本發明一實施方式的半導體裝置的上視圖。
[0028]圖2A為沿圖1的線段2A-2A的剖面圖。
[0029]圖2B為沿圖1的線段2B-2B的剖面圖。
[0030]圖2C為沿圖1的線段2C-2C的剖面圖。
[0031]圖3為本發明另一實施方式的半導體裝置的上視圖。
[0032]圖4為沿圖3的線段4-4的剖面圖。
[0033]圖5為本發明又一實施方式的半導體裝置的上視圖。
[0034]圖6為本發明再一實施方式的半導體裝置的剖面圖。
[0035]圖7A與圖7B為本發明另二實施方式的半導體裝置的剖面圖。
[0036]圖8為本發明又一實施方式的半導體裝置的剖面圖。
[0037]圖9為本發明再一實施方式的半導體裝置的上視圖。
[0038]圖10為本發明另一實施方式的半導體裝置的上視圖。
[0039]圖11為本發明又一實施方式的半導體裝置的上視圖。
[0040]圖12為本發明再一實施方式的半導體裝置的上視圖。
[0041]附圖標記說明:
[0042]105:基板
[0043]110:主動層
[0044]112:氮化鎵層
[0045]114:氮化鎵鋁層
[0046]120:源極
[0047]130:漏極
[0048]140:柵極
[0049]145:柵極墊
[0050]150:第一介電層
[0051]152:上部分
[0052]154:下部分
[0053]160:第二介電層
[0054]170:保護層
[0055]172:源極開口
[0056]174:漏極開口
[0057]176:柵極開口
[0058]180:柵極介電層
[0059]192、196:金屬層
[0060]194:場板
[0061]195:貫穿結構
[0062]210:源極導線
[0063]212:第二源極主干
[0064]214a、214b、214c:第二源極分支
[0065]216:源極帶
[0066]220:第一源極貫穿結構
[0067]222、246:上源極貫穿結構
[0068]224、248:下源極貫穿結構
[0069]230:源極墊
[0070]232:第一源極主干
[0071]234:第一源極分支
[0072]236:源極次分支
[0073]240:第二源極貫穿結構
[0074]245:第三源極貫穿結構
[0075]260:漏極導線
[0076]262:第二漏極主干
[0077]264a、264b、264c:第二漏極分支
[0078]266:漏極帶
[0079]270:第一漏極貫穿結構
[0080]272、296:上漏極貫穿結構
[0081]274、298:下漏極貫穿結構
[0082]280:漏極墊
[0083]282:第一漏極主干
[0084]284:第一漏極分支
[0085]286:漏極次分支
[0086]290:第二漏極貫穿結構
[0087]295:第三漏極貫穿結構
[0088]310:絕緣層
[0089]400:導線架
[0090]410:第一部分
[0091]420:第二部分
[0092]430:第三部分
[0093]440:第四部分
[0094]510、520、530:導電元件
[0095]2A-2A、2B-2B、2C-2C、4-4:線段
[0096]Dl:第一方向
[0097]D2:第二方向
【具體實施方式】
[0098]以下將以附圖公開本發明的多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一并說明。然而，應了解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化附圖起見，一些現有慣用的結構與元件在附圖中將以簡單示意的方式示出。
[0099]圖1為本發明一實施方式的半導體裝置的上視圖，圖2A為沿圖1的線段2A-2A的剖面圖，且圖2B為沿圖1的線段2B-2B的剖面圖。半導體裝置包含主動層110、多個源極120、多個漏極130、多個柵極140、第一介電層150、多個源極導線210、多個第一源極貫穿結構220、第二介電層160、源極墊230、多個第二源極貫穿結構240與多個第三源極貫穿結構245。為了清楚起見，第一源極貫穿結構220僅繪示于圖2A與圖2B而未繪示于圖1中。源極120置于主動層110上。漏極130置于主動層110上，且與源極120交替排列。柵極140分別置于源極120與漏極130之間。所有的源極120、漏極130與柵極140皆沿第一方向Dl延伸。第一介電層150覆蓋源極120、漏極130與柵極140。源極導線210置于第一介電層150上。第一源極貫穿結構220置于第一介電層150中，且連接源極120與源極導線210。第二介電層160覆蓋源極導線210。源極墊230置于第二介電層160上，且包含第一源極主干232、第一源極分支234與源極次分支236。第一源極主干232沿著第一方向Dl延伸。第一源極分支234突出于第一源極主干232，且置于任一的源極導線210上。源極次分支236突出于第一源極分支234，且置于任一的源極120上。第二源極貫穿結構240置于第二介電層160中，且連接源極墊230與源極導線210。第三源極貫穿結構245置于第一介電層150與第二介電層160中，且連接源極墊230與源極120。舉例而言，在本實施方式中，部分的第三源極貫穿結構245連接第一源極主干232與源極120，而另一部分則連接源極次分支236與源極120。
[0100]請一并參照圖1、2B、2C，其中圖2C為沿圖1的線段2C-2C的剖面圖。更進一步而言，半導體裝置可還包含多個漏極導線260、多個第一漏極貫穿結構270、漏極墊280、多個第二漏極貫穿結構290與多個第三漏極貫穿結構295。為了清楚起見，第一漏極貫穿結構270僅繪示于圖2B與圖2C而未繪示于圖1中。漏極導線260置于第一介電層150上，且與源極導線210交替排列。第二介電層160還覆蓋漏極導線260。第一漏極貫穿結構270置于第一介電層150中，且連接漏極130與漏極導線260。漏極墊280置于第二介電層160上。漏極墊280包含第一漏極主干282、第一漏極分支284與漏極次分支286。第一漏極主干282沿著第一方向Dl延伸。第一漏極分支284突出于第一漏極主干282，且置于任一的漏極導線260上方。漏極次分支286突出于第一漏極分支284，且置于任一的漏極130上。第二漏極貫穿結構290置于第二介電層160中，且連接漏極墊280與漏極導線260。第三漏極貫穿結構295置于第一介電層150與第二介電層160中，且連接漏極墊280與漏極130。舉例而言，在本實施方式中，部分的第三漏極貫穿結構295連接第一漏極主干282與漏極130，而另一部分則連接漏極次分支286與漏極130。半導體裝置可再包含柵極墊(未繪示)，電性連接柵極140。
[0101]在本實施方式中，因源極120經由第一源極貫穿結構220而電性連接源極導線210，且經由第三源極貫穿結構245而電性連接源極墊230，再加上源極導線210經由第二源極貫穿結構240而電性連接源極墊230，因此源極120本身的電阻可有效降低。再加上，因第一源極分支234置于任一的源極導線210上，且未與漏極導線260重疊，因此第一源極分支234與漏極導線260之間并不會產生電容。相同的，因源極次分支236置于任一的源極120上，且未與漏極130重疊，因此源極次分支236并不會增加電容值。如此一來，在不增加半導體裝置的源極-漏極之間電容值的情況下，源極墊230可降低源極120本身的電阻。
[0102]另一方面，因漏極130經由第一漏極貫穿結構270而電性連接漏極導線260，且經由第三漏極貫穿結構295而電性連接漏極墊280，再加上漏極導線260經由第二漏極貫穿結構290而電性連接漏極墊280，因此漏極130本身的電阻可有效降低。再加上，因第一漏極分支284置于任一的漏極導線260上，且未與源極導線210重疊，因此第一漏極分支284與源極導線210之間并不會產生電容。相同的，因漏極次分支286置于任一漏極130上，且未與源極120重疊，因此漏極次分支286并不會增加電容值。如此一來，在不增加半導體裝置的源極-漏極之間電容值的情況下，漏極墊280可降低漏極130本身的電阻。
[0103]請回到圖1。在本實施方式中，源極導線210與漏極導線260皆沿第二方向D2延伸，其中第二方向D2實質上垂直于第一方向D1。同樣的，第一源極分支234與第一漏極分支284皆沿第二方向D2延伸，而源極次分支236與漏極次分支286皆沿第一方向Dl延伸。另外，第一源極分支234與第一漏極分支284的數量皆可為多個，且第一源極分支234與第一漏極分支284交替排列。因此第一源極主干232與第一源極分支234可形成一指叉形元件，而第一漏極主干282與第一漏極分支284可形成另一指叉形元件。同樣的，源極次分支236與漏極次分支286的數量皆可為多個，且源極次分支236與漏極次分支286交替排列。因此第一源極分支234與源極次分支236可形成一指叉形元件，而第一漏極分支284與漏極次分支286可形成另一指叉形元件。如此一來，第一源極主干232與第一漏極主干282之間的空間可盡量填滿第一源極分支234、第一漏極分支284、源極次分支236與漏極次分支286，以形成低電阻兼低電容的半導體裝置。
[0104]在一些實施方式中，根據實際需求，第一源極貫穿結構220、第二源極貫穿結構240、第三源極貫穿結構245、第一漏極貫穿結構270、第二漏極貫穿結構290與第三漏極貫穿結構295的形狀可為圓形、矩形、多邊形、弧形、或其組合。在本發明其他的實施方式中，除了長條狀，第一源極分支234、第一漏極分支284、源極次分支236與漏極次分支286可為波浪狀、鋸齒狀、不規則狀或其組合。
[0105]請參照圖2A。在本實施方式中，半導體裝置可還包含保護層170，以覆蓋主動層110。保護層170具有一源極開口 172與一漏極開口 174。源極120與漏極130分別置于源極開口 172與漏極開口 174中，以電性連接主動層110。
[0106]在一或多個實施方式中，半導體裝置可還包含柵極介電層180，至少置于任一的柵極140與主動層110之間。第一介電層150覆蓋柵極介電層180。
[0107]在一或多個實施方式中，保護層170具有至少一柵極開口 176。柵極介電層180與柵極140覆蓋柵極開口 176。柵極開口 176的存在可調整柵極140的電性。舉例而言，本實施方式的半導體裝置可為空乏型晶體管。然而在其他的實施方式中，保護層170亦不具有柵極開口 176，本發明不以此為限。
[0108]在一或多個實施方式中，主動層110包含多個不同的氮基半導體層，因此二維電子氣(2DEG)可存在于氮基半導體層的異質結構層(heterojunct1n)中以形成導通路徑。舉例而言，可由氮化鎵層112與氮化鎵鋁層114形成一疊層結構，其中氮化鎵鋁層114置于氮化鎵層112上。如此的結構使得二維電子氣能夠存在于氮化鎵層112與氮化鎵鋁層114之間的界面。因此，當半導體裝置處于開啟狀態，源極120與漏極130之間的電流便能夠沿著氮化鎵層112與氮化鎵鋁層114之間的界面而傳導。主動層110可選擇置于一基板105上。基板105可為硅基板或藍寶石基板，然而本發明不以此為限。在一實施方式中，半導體裝置可還包含一緩沖層，置于主動層110與基板105之間。
[0109]圖3為本發明另一實施方式的半導體裝置的上視圖，圖4為沿圖3的線段4-4的剖面圖。圖3、4與圖1的半導體裝置的不同處在于源極導線210與漏極導線260的結構。在本實施方式中，至少一源極導線210包含第二源極主干212與多個第二源極分支214a、214b與214c。第二源極分支214a、214b與214c皆突出于第二源極主干212且置于源極120上。第二源極主干212實質上沿著第二方向D2延伸，而第二源極分支214a、214b與214c皆實質上沿著第一方向Dl延伸。第二源極分支214a置于任一的源極次分支236與任一的源極120之間。至少任一的第三源極貫穿結構245包含上源極貫穿結構246與下源極貫穿結構248。上源極貫穿結構246置于第二介電層160中，而下源極貫穿結構248置于第一介電層150中。源極次分支236通過第三源極貫穿結構245的上源極貫穿結構246而電性連接第二源極分支214a，且進一步通過第三源極貫穿結構245的下源極貫穿結構248而電性連接源極120。第二源極分支214b置于第一源極主干232與任一的源極120之間。第二源極分支214b電性連接第一源極主干232與源極120。第二源極分支214c置于第一漏極主干282與任一的源極120之間。第二源極分支214c電性連接源極120但與第一漏極主干282電性分離。因第二源極分支214a、214b與214c皆置于源極120上，且皆未與漏極130重疊，因此在不增加半導體裝置的電容值的情況下，第二源極分支214a、214b與214c可更進一步的減少源極120的電阻。在一些實施方式中，第二源極主干212與第二源極分支214a、214b與214c可形成一指叉形元件。
[0110]另外，至少一漏極導線260包含第二漏極主干262與多個第二漏極分支264a、264b與264c。第二漏極分支264a、264b與264c皆突出于第二漏極主干262且置于漏極130上。第二漏極主干262實質上沿著第二方向D2延伸，而第二漏極分支264a、264b與264c皆實質上沿著第一方向Dl延伸。第二漏極分支264a置于任一的漏極次分支286與任一的漏極130之間。至少任一的第三漏極貫穿結構295包含上漏極貫穿結構296與下漏極貫穿結構298。上漏極貫穿結構296置于第二介電層160中，而下漏極貫穿結構298置于第一介電層150中。漏極次分支286通過第三漏極貫穿結構295上漏極貫穿結構296而電性連接第二漏極分支264a，且進一步通過第三漏極貫穿結構295下漏極貫穿結構298而電性連接漏極130。第二漏極分支264b置于第一漏極主干282與任一的漏極130之間。第二漏極分支264b電性連接第一漏極主干282與漏極130。第二漏極分支264c置于第一源極主干232與任一的漏極130之間。第二漏極分支264c電性連接漏極130但與第一源極主干232電性分離。因第二漏極分支264a、264b與264c皆置于漏極130上，且皆未與源極120重疊，因此在不增加半導體裝置的電容值的情況下，第二漏極分支264a、264b與264c可更進一步的減少漏極130的電阻。在一些實施方式中，第二漏極主干262與第二漏極分支264a、264b與264c可形成一指叉形元件。至于本實施方式的其他細節因與圖1的實施方式相同，因此便不再贅述。
[0111]圖5為本發明又一實施方式的半導體裝置的上視圖。圖5與圖3的半導體裝置的不同處在于源極導線210與漏極導線260的結構。在本實施方式中，至少任一的源極導線210還包含多個源極帶216，置于源極墊230的第一源極主干232以及源極120之間。源極帶216互相分離。詳細而言，來自第一源極主干232的電流可依序沿著第二源極貫穿結構240 (或圖4的第三源極貫穿結構245的上源極貫穿結構246)、源極帶216與第一源極貫穿結構220 (如圖2A所繪示)(或圖4的第三源極貫穿結構245的下源極貫穿結構248)而直接流至源極120。因此第一源極主干232下方的連接結構(如第二源極主干212)可被省略。更進一步的，因源極帶216與漏極130并不重疊，因此半導體裝置的電容值可進一步降低。然而，在第一漏極主干282與第一源極分支234下方的部分源極導線210則仍包含第二源極主干212以連接第二源極分支214a與214c。
[0112]另外，至少任一的漏極導線260還包含多個漏極帶266，置于漏極墊280的第一漏極主干282以及漏極130之間。漏極帶266互相分離。詳細而言，來自漏極130的電流可依序沿著第一漏極貫穿結構270 (如圖2C所繪示)(或圖4的第三漏極貫穿結構295的下漏極貫穿結構298)、漏極帶266與第二漏極貫穿結構290 (或圖4的第三漏極貫穿結構295的上漏極貫穿結構296)而直接流至第一漏極主干282。因此第一漏極主干282下方的連接結構(如第二漏極主干262)可被省略。更進一步的，因漏極帶266與源極120并不重疊，因此半導體裝置的電容值可進一步降低。然而，在第一源極主干232與第一漏極分支284下方的部分漏極導線260則仍包含第二漏極主干262以連接第二漏極分支264a與264c。至于本實施方式的其他細節因與圖3的實施方式相同，因此便不再贅述。
[0113]圖6為本發明再一實施方式的半導體裝置的剖面圖，其剖面位置與圖2A相同。圖6與圖2A的不同處在于第一介電層150與第一源極貫穿結構220的結構以及金屬層192的存在。在本實施方式中，第一介電層150包含上部分152與下部分154，下部分154置于上部分152與主動層110之間。至少任一的第一源極貫穿結構220包含上源極貫穿結構222與下源極貫穿結構224，且半導體裝置還包含金屬層192，置于任一的源極導線210與任一的源極120之間且置于上部分152與下部分154之間。上源極貫穿結構222置于上部分152且連接源極導線210與金屬層192，而下源極貫穿結構224置于下部分154且連接金屬層192與源極120。金屬層192可更減少源極120的電阻。再加上，因金屬層192與漏極130并不重疊，因此半導體裝置的電容并不會增加。
[0114]另外，在一或多個實施方式中，金屬層192還置于柵極140上。金屬層192可作為場板，以分散主動層110的電場。至于本實施方式的其他細節因與圖2A的實施方式相同，因此便不再贅述。
[0115]圖7A與圖7B為本發明另二實施方式的半導體裝置的剖面圖，其剖面位置與圖6相同。圖7A、圖7B與圖6的半導體裝置的不同處在于金屬層192的結構與場板194的存在。在本二實施方式中，金屬層192未延伸至柵極140上，且半導體裝置還包含場板194，置于上部分152與下部分154之間，且置于任一的柵極140上。如圖7A所示，場板194電性連接至柵極140，或者如圖7B所示，場板194與柵極140、源極120與漏極130皆電性絕緣。在圖7A中，場板194可通過貫穿結構195或外部線路(未繪示)而電性連接至柵極140。場板194可在不增加電容值(Cds)的情況下分散主動層110的電場。另外，若場板194與金屬層192—并形成的話，便不會額外增加工藝步驟。至于本實施方式的其他細節因與圖6的實施方式相同，因此便不再贅述。
[0116]圖8為本發明又一實施方式的半導體裝置的剖面圖，其剖面位置與圖2C相同。圖8與圖2C的不同處在于第一介電層150與第一漏極貫穿結構270的結構以及金屬層196的存在。在本實施方式中，至少任一的第一漏極貫穿結構270包含上漏極貫穿結構272與下漏極貫穿結構274，且半導體裝置還包含金屬層196，置于任一的漏極導線260與任一的漏極130之間且置于上部分152與下部分154之間。上漏極貫穿結構272置于上部分152且連接漏極導線260與金屬層196，而下漏極貫穿結構274置于下部分154且連接金屬層196與漏極130。金屬層196可更減少漏極130的電阻。再加上，因金屬層196與源極120并不重疊，因此半導體裝置的電容并不會增加。至于本實施方式的其他細節因與圖2C的實施方式相同，因此便不再贅述。
[0117]圖9為本發明再一實施方式的半導體裝置的上視圖。圖9與圖1的不同處在于絕緣層310的存在。在本實施方式中，半導體裝置還包含絕緣層310，覆蓋一部分的源極墊230與漏極墊280且暴露出第一源極主干232與第一漏極主干282。絕緣層310可防止源極墊230與漏極墊280受到損害。外部電路或線路則可經由暴露出的第一源極主干232與第一漏極主干282而與半導體裝置電性連接。更進一步的，在一些實施方式中，絕緣層310可還暴露一部分的第一源極分支234與一部分的第一漏極分支284，以改善其散熱與提供更大的焊接面積。另外，在本實施方式中，源極導線與漏極導線(皆未繪示)可具有如圖1、3或5的結構，然而本發明不以此為限。至于本實施方式的其他細節因與圖1的實施方式相同，因此便不再贅述。
[0118]圖10為本發明另一實施方式的半導體裝置的上視圖。圖10與圖1的不同處在于導線架400的存在。在本實施方式中，半導體裝置還包含導線架400。導線架400包含第一部分410、第二部分420、第三部分430與第四部分440。其中置于第一部分410上的半導體裝置的結構細節如圖1所示。請一并參照圖1與圖10。第一部分410與源極120、漏極130與柵極140電性絕緣。基板105 (如圖2A所示)置于第一部分410與主動層110(如圖2A所示)之間。第二部分420電性連接源極120，例如第二部分420依序經由導電元件510、源極墊230與源極導線210而電性連接至源極120。第三部分430電性連接漏極130，例如第三部分430依序經由導電元件520、漏極墊280與漏極導線260而電性連接至漏極130。第四部分440電性連接柵極140，例如第四部分440依序經由導電元件530與柵極墊145而電性連接至柵極140。因導線架400的第一部分410與源極120、漏極130與柵極140皆電性絕緣，因此第一部分410與主動層110之間的寄生電容(尤其是電容Cds)并不會增加。在本文中的導電元件510、520與530可為上述的焊線(bonding wire)、導電帶(ribbon)、夾片(clip)等。至于本實施方式的其他細節因與圖1的實施方式相同，因此便不再贅述。
[0119]圖11為本發明又一實施方式的半導體裝置的上視圖。圖11與圖10的不同處在于導線架400的結構。在本實施方式中，第一部分410電性連接至柵極140，而第四部分440(如圖10所繪示)則省略。舉例而言，第一部分410可通過導電元件530連接至柵極墊145。因導線架400的第一部分410電性連接至柵極墊145，因此第一部分410與主動層110之間的寄生電容(尤其是電容Cds)并不會增加。至于本實施方式的其他細節因與圖10的實施方式相同，因此便不再贅述。
[0120]圖12為本發明再一實施方式的半導體裝置的上視圖。圖12與圖10的不同處在于源極墊230與漏極墊280的結構。在本實施方式中，源極墊230與漏極墊280皆為多個且交替排列。如此的設置下，導電元件510可電性連接至源極墊230，且源極墊230為指叉狀。同樣的，導電元件520可電性連接至漏極墊280，且漏極墊280為指叉狀。至于本實施方式的其他細節因與圖10的實施方式相同，因此便不再贅述。
[0121]雖然本發明已以實施方式公開如上，然其并非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和范圍內，當可作各種的變動與潤飾，因此本發明的保護范圍當視所附的權利要求所界定者為準。
【主權項】
1.一種半導體裝置，其特征在于，包含: 一主動層; 多個源極，置于所述主動層上且沿一第一方向延伸； 多個漏極，置于所述主動層上，且與所述多個源極交替排列； 多個柵極，分別置于所述多個源極與所述多個漏極之間； 一第一介電層，覆蓋所述多個源極、所述多個漏極與所述多個柵極； 多個源極導線，置于所述第一介電層上； 多個第一源極貫穿結構，置于所述第一介電層中，且連接所述多個源極與所述多個源極導線； 一第二介電層，覆蓋所述多個源極導線； 一源極墊，置于所述第二介電層上，其中所述源極墊包含: 一第一源極主干，沿著所述第一方向延伸； 一第一源極分支，突出于所述第一源極主干，且置于任一的所述多個源極導線上；以及一源極次分支，突出于所述第一源極分支，且置于任一的所述多個源極上；以及多個第二源極貫穿結構，置于所述第二介電層中，且連接所述源極墊與所述多個源極導線。2.如權利要求1所述的半導體裝置，其特征在于，還包含: 多個漏極導線，置于所述第一介電層上，且與所述多個源極導線交替排列，且所述第二介電層還覆蓋所述漏極導線； 多個第一漏極貫穿結構，置于所述第一介電層中，且連接所述多個漏極與所述多個漏極導線； 一漏極墊，置于所述第二介電層上，其中所述漏極墊包含: 一第一漏極主干，所述多個漏極與所述多個第一漏極主干皆沿著所述第一方向延伸； 一第一漏極分支，突出于所述第一漏極主干，且置于任一的所述多個漏極導線上方；以及 一漏極次分支，突出于所述第一漏極分支，且置于任一的所述多個漏極上；以及多個第二漏極貫穿結構，置于所述第二介電層中，且連接所述漏極墊與所述多個漏極導線。3.如權利要求2所述的半導體裝置，其特征在于，還包含: 多個第三漏極貫穿結構，置于所述第一介電層與所述第二介電層中，且連接所述漏極墊與所述多個漏極。4.如權利要求2所述的半導體裝置，其特征在于，所述第一源極分支與所述第一漏極分支交替排列。5.如權利要求2所述的半導體裝置，其特征在于，所述源極次分支與所述漏極次分支交替排列。6.如權利要求2所述的半導體裝置，其特征在于，至少任一的所述多個漏極導線包含: 一第二漏極主干，沿一第二方向沿伸，其中所述第二方向實質上垂直于所述第一方向；以及 一第二漏極分支，突出于所述第二漏極主干，且置于任一的所述多個漏極上方。7.如權利要求2所述的半導體裝置，其特征在于，至少任一的所述多個漏極導線包含: 多個漏極帶，置于所述漏極墊的所述第一漏極主干以及所述多個漏極之間，其中所述多個漏極帶互相分離。8.如權利要求2所述的半導體裝置，其特征在于，所述第一介電層包含一上部分與一下部分，所述下部分置于所述上部分與所述主動層之間，至少任一的所述多個第一漏極貫穿結構包含一上漏極貫穿結構與一下漏極貫穿結構，且所述半導體裝置還包含: 一金屬層，置于任一的所述多個漏極導線與任一的所述多個漏極之間，且置于所述上部分與所述下部分之間，其中所述上漏極貫穿結構置于所述上部分且連接所述漏極導線與所述金屬層，所述下漏極貫穿結構置于所述下部分且連接所述金屬層與所述漏極。9.如權利要求2所述的半導體裝置，其特征在于，還包含: 一絕緣層，覆蓋一部分的所述漏極墊且暴露出所述第一漏極主干。10.如權利要求9所述的半導體裝置，其特征在于，所述絕緣層還暴露一部分的所述第一漏極分支。11.如權利要求1所述的半導體裝置，其特征在于，還包含: 多個第三源極貫穿結構，置于所述第一介電層與所述第二介電層中，且連接所述源極墊與所述多個源極。12.如權利要求1所述的半導體裝置，其特征在于，至少任一的所述多個源極導線包含: 一第二源極主干，沿一第二方向沿伸，其中所述第二方向實質上垂直于所述第一方向；以及 一第二源極分支，突出于所述第二源極主干，且置于任一的所述多個源極上。13.如權利要求1所述的半導體裝置，其特征在于，至少任一的所述多個源極導線包含: 多個源極帶，置于所述源極墊的所述第一源極主干以及所述多個源極之間，其中所述多個源極帶互相分離。14.如權利要求1所述的半導體裝置，其特征在于，所述第一介電層包含一上部分與一下部分，所述下部分置于所述上部分與所述主動層之間，至少任一的所述多個第一源極貫穿結構包含一上源極貫穿結構與一下源極貫穿結構，且所述半導體裝置還包含: 一金屬層，置于任一的所述多個源極導線與任一的所述多個源極之間，且置于所述上部分與所述下部分之間，其中所述上源極貫穿結構置于所述上部分且連接所述源極導線與所述金屬層，所述下源極貫穿結構置于所述下部分且連接所述金屬層與所述源極。15.如權利要求14所述的半導體裝置，其特征在于，所述金屬層還置于任一的所述多個柵極上。16.如權利要求14所述的半導體裝置，其特征在于，還包含: 一場板，置于所述上部分與所述下部分之間，且置于任一的所述多個柵極上，其中所述場板電性連接至所述多個柵極。17.如權利要求14所述的半導體裝置，其特征在于，還包含: 一場板，置于所述上部分與所述下部分之間，且置于任一的所述多個柵極上，其中所述場板與所述多個柵極、所述多個源極與所述多個漏極皆電性絕緣。18.如權利要求1所述的半導體裝置，其特征在于，還包含: 一絕緣層，覆蓋一部分的所述源極墊且暴露出所述第一源極主干。19.如權利要求18所述的半導體裝置，其特征在于，所述絕緣層還暴露一部分的所述第一源極分支。20.如權利要求1所述的半導體裝置，其特征在于，還包含: 一基板； 一導線架，包含: 一第一部分，與所述多個源極、所述多個漏極與所述多個柵極電性絕緣，其中所述基板置于所述第一部分與所述主動層之間； 一第二部分，電性連接所述多個源極； 一第三部分，電性連接所述多個漏極；以及 一第四部分，電性連接所述多個柵極。21.如權利要求1所述的半導體裝置，其特征在于，還包含: 一基板； 一導線架，包含: 一第一部分，電性連接所述多個柵極，其中所述基板置于所述第一部分與所述主動層之間； 一第二部分，電性連接所述多個源極；以及 一第三部分，電性連接所述多個漏極。22.—種半導體裝置，其特征在于，包含: 一主動層; 多個源極，置于所述主動層上； 多個漏極，置于所述主動層上，與所述多個源極交替排列，且沿一第一方向延伸； 多個柵極，分別置于所述多個源極與所述多個漏極之間； 一第一介電層，覆蓋所述多個源極、所述多個漏極與所述多個柵極； 多個漏極導線，置于所述第一介電層上； 多個第一漏極貫穿結構，置于所述第一介電層中，且連接所述多個漏極與所述多個漏極導線； 一第二介電層，覆蓋所述多個漏極導線； 一漏極墊，置于所述第二介電層上，其中所述漏極墊包含: 一第一漏極主干，沿著所述第一方向延伸； 一第一漏極分支，突出于所述第一漏極主干，且置于任一的所述多個漏極導線上方；以及 一漏極次分支，突出于所述第一漏極分支，且置于任一的所述多個漏極上；以及多個第二漏極貫穿結構，置于所述第二介電層中，且連接所述漏極墊與所述多個漏極導線。
【文檔編號】H01L23/49GK106033750SQ201510116651
【公開日】2016年10月19日
【申請日】2015年3月17日
【發明人】林立凡, 陳世鵬
【申請人】臺達電子工業股份有限公司