一種led芯片結構及其制造方法
【專利摘要】本發明公開了一種LED芯片結構及其制造方法，包括襯底、N型層、有源層、P型層、N型半導體粗化層、透明導電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導體粗化層，N型半導體粗化層由N型半導體材料經區域性粗化后形成的粗化區和未經粗化的電流阻擋區構成，粗化區由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導電層，透明導電層上形成P電極。本發明提升了出光效率、杜絕由于電流阻擋區被打線打裂導致的掉電極現象、改善了芯片表面的電流分布。
【專利說明】
一種LED芯片結構及其制造方法
技術領域
[0001 ]本發明涉及LED技術領域，特別涉及一種LED芯片結構及其制造方法。
【背景技術】
[0002]常規的GaN基LED芯片結構，由于GaN的折射率與空氣之間的折射率之間存在較大差異，在與空氣交接的界面有全反射現象的存在，根據斯涅耳定律，其最大的光入射臨界角度只有23.5°左右，也就是說只有入射角小于23.5°的入射光才能出射到空氣中，其余入射角大于23.5°的光只能再反射回芯片的內部，這極大的影響LED芯片的外量子效率。
[0003]為了提高光取出效率，通常會對芯片與空氣接觸的界面進行粗化。對于正裝芯片，主要粗化區分為兩類:一是P-GaN，例如申請專利號為:CN20 I I 10064300.2、〇似01410091099.0、0似01310424414.2的專利文獻；一是11'0層，例如申請專利號為:CN201210281687.1的專利文獻。P-GaN由于受本身特性所限，其厚度不會太厚，一般在幾千埃的厚度范圍，對于這么薄一層P-GaN進行粗化，極難控制粗化深度，容易出現粗化過深情況，從而影響芯片有源區。對于ITO粗化的方式，由于LED芯片結構越來越成熟，對于LED芯片亮度的要求也越來越高，基于對亮度提升的需求，ITO厚度越來越薄，目前常見使用厚度為300-2000埃，對此厚度的ITO進行粗化，極難控制ITO粗化的程度，如果加厚厚度粗化，不僅會增加成本，而且粗化工藝提升的亮度會被由于ITO加厚亮度下降所抵消。
[0004]同時，由于常規的LED芯片結構上ITO與整面的P-GaN形成歐姆接觸，電流在電極附近聚集的現象嚴重。雖然增加圖形化的電流阻擋層可以杜絕電極正下方電流聚集現象，但是在電流阻擋層的邊緣仍然存在電流聚集現象，由于電流聚集現象，LED芯片僅僅是部分區域被充分利用來發光，這會導致LED芯片Droop效應，限制芯片飽和電流。同時現有的電流阻擋層均采用硅的氧化物或者氮化物制成，在芯片封裝打線的過程中，常出現電流阻擋層被打碎從而導致芯片電極脫落的現象。
[0005]鑒于此，本發明人為此研制出一種LED芯片結構及其制造方法，有效的解決了上述問題，本案由此產生。
【發明內容】
[0006]本發明提供的一種LED芯片結構及其制造方法，提升了LED芯片的出光效率，杜絕了現有電流阻擋層在打線時被打裂導致掉電極的現象，改善了芯片表面的電流分布。
[0007]為了實現上述目的，本發明的技術方案如下:
一種LED芯片結構，其特征在于:包括襯底、N型層、有源層、P型層、N型半導體粗化層、透明導電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導體粗化層，N型半導體粗化層由N型半導體材料經區域性粗化后形成的粗化區和未經粗化的電流阻擋區構成，粗化區由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導電層，透明導電層上形成P電極。
[0008]所述N型層為N-GaN層，P型層為P-GaN層，N型半導體材料為N-GaN，所述透明導電層采用ITO或AZO。
[0009]所述N型半導體粗化層由N型半導體材料區域粗化后露出的P型層面積，在遠離P電極的方向上逐漸增加。
[0010]所述粗化區和電流阻擋區在遠離P電極的方向上交替布置。
[0011]所述N型半導體粗化層厚度為1μηι-4μηι。
[0012]所述錐形凸塊為六棱錐形凸塊。
[0013]一種LED芯片結構的制造方法，包括如下步驟:
S1:采用金屬氣象外延方式在襯底上依次沉積N型層、有源層、P型層和N型半導體層；
S2:通過刻蝕裸露出部分N型層；
S3:N型半導體層選擇性區域粗化形成粗化區和未粗化的電流阻擋區，從而制得N型半導體粗化層，其中粗化區為采用N型半導體粗化液進行粗化，形成多個單獨的錐形凸塊，錐形凸塊之間漏出P型層；
S4:利用蒸鍍或者濺鍍的方式在電流阻擋區和粗化區上沉積一層透明導電層，采用高溫加熱的方式使透明導電層與粗化區錐形凸塊之間露出的P型層及N型半導體粗化層形成歐姆接觸；
S5:依次利用光刻、蒸鍍和剝離的方式形成P電極和N電極。
[0014]所述襯底為帶有PSS結構的藍寶石襯底，N型層、P型層和型半導體分別為N-GaN層、P-GaN層和N-GaN，所述透明導電層采用ITO或AZO。
[0015]還包括S6，在P電極和N電極之間利用S12或Si3N4形成鈍化層。
[0016]步驟S4中高溫加熱LED芯片的方式為，使用快速退火爐加熱LED芯片，溫度500°C，持溫時間為Imin。
[0017]采用上述方案后，本發明電流橫向擴散機構由選擇性區域粗化的N型半導體粗化層和透明導電層組成。N型半導體粗化層由于與P型層形成反向PN節無法直接向下傳導電流，起到電流阻擋的作用。而與P型層形成歐姆接觸的透明導電層起到向下傳輸電流作用，通過合理的分配錐形凸起之間露出P型層面積的分布可以改變LED芯片表面電流分布，從而達到提升電流密度均勻性、提升芯片亮度的目的。
[0018]利用粗化區的錐形凸塊，還可增加光的向外擴散，增強出光效率。
[0019]由于未使用硅的氧化物或者氮化物制成的電流阻擋層，因此不存在在打線時掉電極的現象。
【附圖說明】
[0020]圖1是本發明一種實施例的結構示意圖；
圖2是本發明另一種實施例的結構示意圖。
[0021]標號說明
襯底I，N-GaN層2，有源層3，P-GaN層4，N型半導體粗化層5，電流阻擋區51，粗化區52，六棱錐形凸塊521，透明導電層6，P電極7，N電極8。
【具體實施方式】
[0022]為了進一步解釋本發明的技術方案，下面通過具體實施例來對本發明進行詳細闡述。
[0023]如圖1-2所示，是本發明揭示的一種LED芯片結構，包括襯底1、N_GaN層2、有源層3、P-GaN層4、N型半導體粗化層5、透明導電層6、P電極7和N電極8。
[0024]襯底I上依次形成N-GaN層2、有源層3和P-GaN層4、N型半導體粗化層5 A-GaN層2和N電極8連接。
[0025]P-GaN層4上形成厚度為1μπι-4μπι的N型半導體粗化層5 A型半導體粗化層5包括處于同一平面上的未粗化形成的電流阻擋區51和粗化區52構成，電流阻擋區51和粗化區52由N-GaN制成。
[0026]粗化區52由同一個平面上多個單獨的六棱錐形凸塊521組成，六棱錐形凸塊521之間露出P型層。N型半導體粗化層5以及粗化后露出的P型層上形成透明導電層6，透明導電層與粗化后露出的P型層以及N型半導體粗化層形成歐姆接觸。
[0027]透明導電層6上形成P電極7。因此透明導電層6可通過六棱錐形凸塊521之間的空隙，將電流直接向下傳導。透明導電層6優選采用ITO或AZO制成。
[0028]其中P電極7和N電極8之間還利用S12或Si3N4形成鈍化層(常見結構，圖中未示出)，以提高成品率、可靠性和改善光電參數。
[0029]如圖1所示，是電流阻擋區51和粗化區52分布情況的一種實施例，S卩P電極7下形成的為電流阻擋區51，無電極分布區域為粗化區52。
[0030]如圖2所示，是電流阻擋區51和粗化區52分布情況的另一種實施例，S卩P電極7下形成的為電流阻擋區51，無電極分布區域部分形成粗化區52，另一部分為電流阻擋區51，比如圖示中粗化區52和電流阻擋區51交替布置。
[0031]選擇性粗化最重要的是，使粗化區52露出的P-GaN層4面積在遠離P電極7的方向面積增加。減少P電極7附近的電流聚集，以達到電流選擇性分布的目的，使P-GaN層4表面的電流分布更均勻。
[0032]本發明由于和P-GaN層4接觸的電流阻擋區51和粗化區52起到防止P極電流直接向下傳導的作用，起到CBL(電流阻擋層)的作用，無需使用由硅的氧化物或者氮化物制成的CBL，因此不存在打線時掉電極的現象。同時粗化區52兩錐形凸塊之間填充的透明導電層6，又具有使P極電流直接向下傳導的作用，因此通過合理的分配電流阻擋區51和粗化區52的分布情況，即可改變LED芯片表面電流的分布情況，從而進行電流分布優化。再者利用粗化區52的六棱錐形凸塊521，還可增加光的向外擴散，增強出光的效率。
[0033]上述一種LED芯片結構的制造方法，包括如下步驟:
S1:準備帶有PSS結構的藍寶石襯底I，并采用金屬氣象外延方式在襯底I上依次沉積N-GaN層2、有源層3、P-GaN層4和N型半導體層。
[0034]S2:通過刻蝕裸露出部分N-GaN層2。
[0035]S3:N型半導體層選擇性區域粗化形成粗化區52和未粗化的電流阻擋區51，從而制得N型半導體粗化層5。其中粗化區52為采用N-GaN粗化液進行粗化形成多個單獨的六棱錐形凸塊521，六棱錐形凸塊521之間漏出P-GaN層4。
[0036]S4:利用蒸鍍或者濺鍍的方式在電流阻擋區51和粗化區52上沉積一層透明導電層6。使用快速退火爐加熱整個LED芯片，溫度500°C，持溫時間為lmin，使透明導電層6與粗化區52錐形凸塊521之間露出的P-GaN層4及N型半導體粗化層5形成歐姆接觸。透明導電層6采用ITO或AZO。
[0037]S5:依次利用光刻、蒸鍍和剝離的方式形成P電極7和N電極8。
[0038]S6:在P電極7和N電極8之間利用S12或Si3N4形成鈍化層。
[0039]以上僅為本發明的較佳實施例，并非對本發明的保護范圍的限定。凡依本案的設計思路所做的等同變化，均落入本案的保護范圍。
【主權項】
1.一種LED芯片結構，其特征在于:包括襯底、N型層、有源層、P型層、N型半導體粗化層、透明導電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導體粗化層，N型半導體粗化層由N型半導體材料經區域性粗化后形成的粗化區和未經粗化的電流阻擋區構成，粗化區由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導電層，透明導電層上形成P電極。2.如權利要求1所述的一種LED芯片結構，其特征在于:所述N型層為N-GaN層，P型層為P-GaN層，N型半導體材料為N-GaN，所述透明導電層采用ITO或AZO。3.如權利要求1所述的一種LED芯片結構，其特征在于:所述N型半導體粗化層由N型半導體材料區域粗化后露出的P型層面積，在遠離P電極的方向上逐漸增加。4.如權利要求1所述的一種LED芯片結構，其特征在于:所述粗化區和電流阻擋區在遠離P電極的方向上交替布置。5.如權利要求1所述的一種LED芯片結構，其特征在于:所述N型半導體粗化層厚度為1μm-4um06.如權利要求1所述的一種LED芯片結構，其特征在于:所述錐形凸塊為六棱錐形凸塊。7.一種LED芯片結構的制造方法，其特征在于包括如下步驟: S1:采用金屬氣象外延方式在襯底上依次沉積N型層、有源層、P型層和N型半導體層； S2:通過刻蝕裸露出部分N型層； S3:N型半導體層選擇性區域粗化形成粗化區和未粗化的電流阻擋區，從而制得N型半導體粗化層，其中粗化區為采用N型半導體粗化液進行粗化，形成多個單獨的錐形凸塊，錐形凸塊之間漏出P型層； S4:利用蒸鍍或者濺鍍的方式在電流阻擋區和粗化區上沉積一層透明導電層，采用高溫加熱LED芯片的方式使透明導電層與粗化區錐形凸塊之間露出的P型層及N型半導體層形成歐姆接觸； S5:依次利用光刻、蒸鍍和剝離的方式形成P電極和N電極。8.如權利要求7所述的一種LED芯片結構的制造方法，其特征在于:所述襯底為帶有PSS結構的藍寶石襯底，N型層、P型層和型半導體分別為N-GaN層、P-GaN層和N-GaN，所述透明導電層采用ITO或ΑΖ0。9.如權利要求7所述的一種LED芯片結構的制造方法，其特征在于:還包括S6，在P電極和N電極之間利用S12或Si3N4形成鈍化層。10.如權利要求7所述的一種LED芯片結構的制造方法，其特征在于:步驟S4中高溫加熱LED芯片的方式為，使用快速退火爐加熱LED芯片，溫度500°C，持溫時間為lmin。
【文檔編號】H01L33/14GK106025027SQ201610557066
【公開日】2016年10月12日
【申請日】2016年7月15日
【發明人】鄔新根, 張永, 陳凱軒, 李俊賢, 吳奇隆, 李小平, 陳亮, 劉英策, 魏振東, 周弘毅, 黃新茂, 蔡立鶴
【申請人】廈門乾照光電股份有限公司