微納米化芯片及其制造方法
【專利摘要】本發明提供了一種微納米化芯片及其制造方法。該微納米化芯片，包含一基板及一納米結構層，該基板具有一第一面與一第二面，該納米結構層形成于該第二面。該微納米化芯片的制造方法包含：在該基板的第二面上制作該納米結構層，以形成該微納米化芯片。借此，該納米結構層可以有效地分散應力增加抗折強度，而在該基板的第一面上配置外延層后，避免在后續的外延層產生裂紋、基板翹曲或破片的情形。
【專利說明】
微納米化芯片及其制造方法
技術領域
[0001] 本發明與芯片制造有關;特別是指一種微納米化芯片及其制造方法。
【背景技術】
[0002] -般半導體工藝中，是先于一基板(wafer)的其中一面進行一外延步驟，以成長一 外延層(Epitaxy layer)，再于該外延層上制作所需的結構或電路。
[0003] 當基板的材質與外延層材質不同時，以硅基板及氮化鎵(GaN)外延層為例，因為二 者的熱膨脹系數不同，因此，在外延步驟的降溫過程中，很容易產生應力。由于硅為硬碎材 質，平面的硅無法有效消除應力，而使得外延層表面容易產生裂紋(crack)、翹曲（bowing)， 造成后續的工藝步驟的合格率不佳，甚至會造成基板破片的情形。此外，基板與外延層的晶 格常數不匹配時，亦可能會有應力產生，而發生裂紋、翹曲或破片的情形。
【發明內容】
[0004] 有鑒于此，本發明的目的用于提供一種微納米化芯片及其制造方法，可分散應力， 增加抗折強度。
[0005] 為了達成上述目的，本發明所提供微納米化芯片，用以配置一外延層，包含一基板 與一納米結構層。其中，該基板具有相背對的一第一面與一第二面，該第一面供配置該外延 層;該納米結構層形成于該第二面上。
[0006] 本發明所提供微納米化芯片的制造方法，包含:A、提供一基板，該基板具有相背對 的一第一面與一第二面;B、于該第二面制作一納米結構層，以形成該微納米化芯片;借此， 該基板的該第一面供配置該外延層。
[0007] 本發明的效果在于，通過該納米結構層，可以有效地分散應力，增加抗折強度，避 免在后續的外延步驟中產生裂紋、基板翹曲或破片的情形。
【附圖說明】
[0008] 圖1為本發明第一優選實施例的微納米化芯片示意圖。
[0009] 圖2為本發明第一優選實施例的微納米化芯片制造方法流程圖。
[0010] 圖3為本發明第一優選實施例的納米結構層于掃描式電子顯微鏡觀測的影像。
[0011] 圖4為一示意圖，揭示第一優選實施例的微納米化芯片上配置緩沖層與外延層。
[0012] 圖5為一抗折強度比較圖。
[0013] 圖6為本發明第一優選實施例的外延層于顯微鏡觀測的影像。
[0014] 圖7為一示意圖，揭示本發明第二優選實施例的微納米化芯片上配置緩沖層與外 延層。
[0015] 圖8為本發明第二優選實施例的微納米化芯片制造方法流程圖。
[0016] 圖9為一抗折強度的比較圖。
[0017] 圖10為本發明第三優選實施例的微納米化芯片制造方法流程圖。
[0018] 圖11為本發明第四優選實施例的微納米化芯片制造方法流程圖。
[0019] 圖12為本發明第五優選實施例的微納米化芯片制造方法流程圖。
[0020] 【符號說明】
[0021][本發明]
[0022] 1-微納米化芯片
[0023] 10-基板
[0024] 12-第一面
[0025] 14-第二面
[0026] 142-納米結構層
[0027] 142a-納米柱
[0028] 16-緩沖層
[0029] 18-外延層
[0030] 2-微納米化芯片 [0031 ] 20-基板
[0032] 22-第一面
[0033] 24-第二面
[0034] 242-納米結構層
[0035] 26-側表面
[0036] 262-納米結構層
【具體實施方式】
[0037] 為能更清楚地說明本發明，現舉優選實施例并配合附圖詳細說明如后，請參圖1所 示，為本發明第一優選實施例的微納米化芯片1，該微納米化芯片1為以圖2所示的制造方法 所制造，該制造方法包含有下列步驟：
[0038]提供一基板10,該基板10具有相背對的一第一面12與一第二面14。本實施例中，該 基板10為硅基板。
[0039] 于該基板10的第一面12貼上一以隔絕膜為例的保護層。
[0040] 對該基板10進行預清洗，以保持該基板10第二面14的潔凈度。
[0041] 以濕式刻蝕的方式在該第二面14制作一納米結構層142。本實施例中，是將該基板 10浸泡于刻蝕藥劑中，所使用的藥劑為氫氟酸(HF)、水及硝酸銀(AgN03)以1:4:1的比例混 合而成，浸泡的時間為40分鐘，藉以對該基板10的第二面14進行刻蝕，而形成包含有多個納 米柱142a的納米結構層142(圖3參照）。
[0042]之后將該隔絕膜去除，并進清洗后，對該基板10的側邊表面進行圓邊處理，使基板 10的側邊光滑，而僅在該第二面14留下納米結構層，借此，得到微納米化芯片1。實際工作上 亦可于基板10的側表面亦貼上隔絕膜，如此，便不需要進行圓邊處理。
[0043 ]該微納米化芯片1的納米結構層142的該些納米柱142a是朝向同一個方向延伸，但 并不以此為限，亦可為朝不同方向延伸。本實施例中，該些納米柱142a是分布于該第二面14 的全部。實際工作上，該些納米柱142a與該第二面14的比例，以占該第二面14的總面積的 50%以上為佳。該些納米柱142a的長度為10~lOOOOnm之間，寬度為10~lOOOOnm之間。優選 的長度為不小于4000nm，寬度小于500nm〇
[0044] 接著，對該第一面12進行平坦化工藝，再對該微納米化芯片1清洗烘干后，即可如 圖4所示于該第一面12上依序配置一緩沖層16及一外延層18。該緩沖層16的材料為氮化鋁 (A1N)，該外延層18的材料為氮化鎵(GaN)。
[0045] 通過該納米結構層142,可有效地分散該外延層18與該微納米化芯片1之間因為熱 膨脹系數不同而產生的應力，避免應力集中導致該外延層18產生裂紋(crack)、該微納米化 芯片1產生翹曲（bowing)變形，甚至破片的情形。
[0046] 圖5為依據下表一所繪制的比較圖，其顯示未設置納米結構層的基板及具有不同 長度納米柱142a的微納米化芯片1的抗折強度，其中納米柱142a寬度在500nm以下。由表一 及圖5可知，納米柱142a的長度是與抗折強度呈正比關系，其中，納米柱142a的長度為3μπι (3000nm)時，抗折強度平均值為0.535Gpa;而納米柱142a的長度在4ym(4000nm)時，抗折強 度平均值更達到〇. 557Gpa。由此可知，納米結構層142的納米柱142a長度大于4000nm以上， 可使微納米化芯片1具有優選的抗折強度。
[0047] 表一未設置納米結構層的基板及具有不同長度納米柱的微納米化芯片的抗折強 度比較表
[0048]
[0049] 圖6所示為使用本實施例的微納米化芯片1的外延層18表面，由圖中可明顯看出外 延層18的表面未產生裂紋。
[0050] 經三點抗折測試后，本實施例的微納米化芯片1受力達120N才會發生破裂，且破裂 的情形是分散于整片的微納米化芯片1，而無納米結構的基板受力20N即破裂，且破裂是發 生于少數應力集中的區域。因此，本實施例的微納米化芯片1的納米結構層142,可有效地分 散應力。
[0051] 圖7所示為本發明第二優選實施例的微納米化芯片2,其是采用圖8所示的制造方 法。本實施例大致與第一實施例相同，不同的是，本實施例的制造方法中未對基板20進行圓 邊處理，因此，除了第二面24的納米結構層242之外，于基板20連接于第一面22及第二面24 邊緣之間的側表面26還形成有另一納米結構層242。借此，同時利用該第二面24與該側表面 26上的納米結構層-242，262，可更分散外延層18與該微納米化芯片2結合后產生的應力。
[0052] 圖9為依據下表二所繪制的比較圖，所示為抗折強度的比較圖，其中，樣品一為未 設置納米結構層的基板，樣品二為側表面設置有納米結構層的基板，樣品三及樣品四分別 為本發明第一、第二實施例的微納米化芯片。由圖9中可明顯得知，本發明第一、第二實施例 的微納米化芯片具有較高的抗折強度。
[0053] 表二未設置納米結構層的基板及不同位置設置有納米柱的微納米化芯片的抗折 強度比較表
[0054]
[0055] 圖10所示為本發明第三優選實施例的微納米化芯片的制造方法流程，本實施例 中，是先于基板的第二面進行一光刻步驟。該光刻步驟包含在晶面的第二面涂布光刻膠;接 著進行曝光及顯影，以定義出具有納米圖案的光刻膠。而后，使用干式刻蝕的方式對未被光 刻膠覆蓋的區域進行刻蝕，本實施例是使用感應式耦合型等離子體（ICP)刻蝕。刻蝕完成 后，進行去除光刻膠，即可得到具有納米結構層的微納米化芯片。
[0056] 圖11所示為本發明第四優選實施例的微納米化芯片的制造方法流程，本實施例 中，是通過調整分子束外延法的外延參數，而于基板的第二面表面上形成三維的納米結構， 以構成納米結構層。
[0057] 圖12所示為本發明第五優選實施例的微納米化芯片的制造方法流程，本實施例 中，是以調整鍍膜的參數而于基板的第二面表面上形成三維的納米結構，以構成納米結構 層。納米結構在實施上可采用物理鍍膜或化學鍍膜方式制作。
[0058] 綜上所述，本發明的微納米化芯片通過其第二面或第二面與側表面的納米結構 層，可以有效地分散應力，避免應力集中，增加抗折強度，使得微納米化芯片在后續的外延 步驟的降溫過程中可避免外延層與微納米化芯片因熱膨脹系數不同，或微納米化芯片與外 延層晶格常數不匹配，而造成表面產生裂紋、翹曲或破片的情形。
[0059] 以上所述僅為本發明優選可行實施例而已，舉凡應用本發明說明書及權利要求所 為的等效變化，理應包含在本發明的專利范圍內。
【主權項】
1. 一種微納米化芯片，其特征在于，用以配置一外延層，包含： 一基板，具有相背對的一第一面與一第二面，該第一面供配置該外延層；以及 一納米結構層，形成于該第二面上。2. 如權利要求1所述的微納米化芯片，其中該納米結構層包括多個納米柱，該些納米柱 的長度為10~lOOOOnm之間。3. 如權利要求2所述的微納米化芯片，其中該些納米柱的長度不小于4000nm。4. 如權利要求1所述的微納米化芯片，其中該納米結構層包括多個納米柱，該些納米柱 的寬度為10~l〇〇〇〇nm之間。5. 如權利要求4所述的微納米化芯片，其中該些納米柱的寬度小于500nm。6. 如權利要求1所述的微納米化芯片，其中該納米結構層包括多個納米柱，該些納米柱 往同一方向延伸。7. 如權利要求1所述的微納米化芯片，其中該納米結構層包括多個納米柱，該些納米柱 占該第二面的總面積的50%以上。8. 如權利要求1所述的微納米化芯片，其中該基板還包含一側表面連接于該第一面、該 第二面的邊緣;另一納米結構層，形成于該側表面。9. 一種微納米化芯片的制造方法，該微納米化芯片供配置一外延層，包含： A、 提供一基板，該基板具有相背對的一第一面與一第二面；以及 B、 于該第二面制作一納米結構層，以形成該微納米化芯片； 借此，該基板的該第一面供配置該外延層。10. 如權利要求9所述的微納米化芯片的制造方法，其中步驟A與B之間包含有在該第一 面上設置一保護層;步驟B中該納米結構層是以濕式刻蝕的方式制作;步驟B之后包含有去 除該保護層。11. 如權利要求9所述的微納米化芯片的制造方法，其中該基板包含一側表面連接于該 第一面、該第二面的邊緣;步驟B還包含在該側表面制作另一納米結構層。12. 如權利要求9所述的微納米化芯片的制造方法，其中該基板包含一側表面連接于該 第一面、該第二面的邊緣;步驟B之后還包含將該基板的側表面進行圓邊處理。13. 如權利要求9所述的微納米化芯片的制造方法，其中該納米結構層包括多個納米 柱。
【文檔編號】H01L21/02GK106024853SQ201610149245
【公開日】2016年10月12日
【申請日】2016年3月16日
【發明人】葉哲良, 莊志遠, 范俊, 范俊一, 孫健仁, 施英汝, 徐文慶
【申請人】環球晶圓股份有限公司