半導體裝置的制造方法
【專利摘要】半導體裝置具有：第一半導體芯片，具有第一面、與第一面為相反側的第二面、設置在第一面的第一電極、設置在第二面的第二電極、及將第一電極與第二電極電連接的第一接點；第二半導體芯片，具有與第一面對向配置的第三面、作為第三面的相反側的面的第四面及設置在第四面的第三電極；金屬導線，將第三電極與第一電極電連接；第一絕緣層，配置在第一半導體芯片的第二面，且具有第一開口部；第一導電層，配置在第一開口部及第一絕緣層上的一部分，且在第一開口部與第二電極電連接；及第一外部端子，電連接于第一導電層。
【專利說明】半導體裝置
[0001][相關申請案]
[0002]本申請案享有以日本專利申請案2015-70401號(申請日:2015年3月30日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。
技術領域
[0003]本發明的實施方式涉及一種半導體裝置。
【背景技術】
[0004]近年來，眾所周知的是在一個半導體裝置包含有多個半導體芯片。
【發明內容】
[0005]本發明的實施方式減少半導體裝置的面積。
[0006]實施方式的半導體裝置具有:第一半導體芯片，具有第一面、與所述第一面為相反側的第二面、設置在所述第一面的第一電極、設置在所述第二面的第二電極、以及將所述第一電極與所述第二電極電連接的第一接點；第二半導體芯片，具有與所述第一面對向配置的第三面、作為所述第三面的相反側的面的第四面、以及設置在所述第四面的第三電極;金屬導線，將所述第三電極與所述第一電極電連接;第一絕緣層，配置在所述第一半導體芯片的所述第二面且具有第一開口部;第一導電層，配置在所述第一開口部及所述第一絕緣層上的一部分，且在所述第一開口部與所述第二電極電連接；以及第一外部端子，電連接于所述第一導電層。
【附圖說明】
[0007]圖1是說明第一實施方式的半導體裝置的示意性剖視圖。
[0008]圖2是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0009]圖3是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0010]圖4是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0011]圖5是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0012]圖6是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0013]圖7是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0014]圖8是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0015]圖9是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0016]圖10是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0017]圖11是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0018]圖12是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0019]圖13是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0020]圖14是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0021]圖15是說明第一實施方式的半導體裝置的制造方法的示意性剖視圖。
[0022]圖16是說明第一實施方式的半導體裝置的第三變形例的示意性剖視圖。
[0023]圖17是說明第一實施方式的半導體裝置的第六變形例的示意性剖視圖。
【具體實施方式】
[0024]以下，一面參照附圖一面對實施方式進行說明。在以下的說明中，對于大致相同的功能及構成要素標注相同的符號。
[0025](第丨實施方式)
[0026]使用圖1對第一實施方式的半導體裝置5進行說明。
[0027]圖1是示意性地表示切割后的晶片的剖視圖。此處，示出2個單片化的第一半導體芯片20。此外，為了便于觀看，存在僅對2個第一半導體芯片20中的一者標注符號的情況。
[0028]半導體裝置5包含第一半導體芯片20、第二半導體芯片70、以及第三半導體芯片100。第一半導體芯片20、第二半導體芯片70、第三半導體芯片100以階梯狀配置。在第一半導體芯片20、第二半導體芯片70、第三半導體芯片100的周圍配置著樹脂層140。第一半導體芯片20、第二半導體芯片70、第三半導體芯片100例如為半導體存儲裝置，具體而言為NAND(Not And，與非)存儲器。或者，第一半導體芯片20、第二半導體芯片70、第三半導體芯片100中的一個半導體芯片為半導體存儲裝置的控制器。
[0029]在第一半導體芯片20與第二半導體芯片70之間設置著第二粘接材層80。在第二半導體芯片70與第三半導體芯片100之間設置著第三粘接材層110。第二粘接材層80及第三粘接材層110粘接上下的半導體芯片。
[0030]第一半導體芯片20、第二半導體芯片70、第三半導體芯片100分別具有第一電極墊60、第二電極墊90、第三電極墊120。以下，在無須區分第一半導體芯片20、第二半導體芯片70、第三半導體芯片100的情況下簡單地稱為半導體芯片。另外，在無須區分第一電極墊60、第二電極墊90、第三電極墊120的情況下簡單地稱為電極墊。
[0031]金屬導線130將第一電極墊60、第二電極墊90、第三電極墊120電連接。金屬導線130例如為Au導線或Cu導線等金屬導線。此外，金屬導線130可將任意半導體芯片的電極墊間電連接。例如，金屬導線130可將第一電極墊60與第二電極墊90、或第一電極墊60與第三電極墊120連接。另外，在半導體芯片具有多個電極墊與多個金屬導線130的情況下，各個金屬導線130可將任意的半導體芯片間電連接。
[0032]第一半導體芯片20具有第一面20a與第二面20b。另外，第一半導體芯片20具有第一導電接點50b、50c。
[0033]第一面20a具有第一電極墊60。第一面20a在其附近具有晶體管等電路元件、配線、接點或電極。第二面20b是第一半導體芯片20的與第一面20a為相反側的面，且具有第一電極40a、40b、40c。
[0034]第一電極墊60與金屬導線130及第一導電接點50c電連接。此外，第一電極墊60也可與配置在第一面20a附近的晶體管等電路元件、配線、接點或電極連接。
[0035]第一電極40a、40b、40c是設置在第二面20b的電極。第一電極40a、40b、40c包含導電層，且是使用例如激光加工與濺鍍而形成。此外，在無須特意區分的情況下，第一電極40a、40b、40c稱為第一電極40。
[0036]第一電極40a與第一導電層160a電連接。
[0037]第一電極40b與第一導電接點50b及第一導電層160b電連接。也就是說，第一電極40b是經由第一導電接點50b而將配置在第一面20a附近的晶體管等電路元件、配線、接點或電極與第一電極40b電連接。
[0038]第一電極40c與第一導電接點50 c及第一導電層160電連接。也就是說，第一電極40c是經由第一導電接點50c及金屬導線130而與第二半導體芯片70及第三半導體芯片100連接。
[0039]第一導電接點50b、50c是包含導電層的接點。第一導電接點50是包含例如銅或鎳的接點。第一導電接點50b將配置在第一面20a附近的晶體管等電路元件、配線、接點或電極與第一電極40b電連接。第一導電接點50c將第一電極墊60與第一電極40c電連接。此外，在無須特意區分的情況下，第一導電接點50b、50c稱為第一導電接點50。
[0040]第一導電接點50貫通第一半導體芯片20而配置。或者，第一導電接點50也可不貫通第一半導體芯片20的一部分即可連接于配置在第一面20a或第二面20b附近的電極(包含第一電極40、第一電極墊60，也可為其他電極)。
[0041]第二半導體芯片70、第三半導體芯片100也可為任意的半導體芯片且是與第一半導體芯片20相同構造的半導體芯片。第二半導體芯片70與第三半導體芯片100分別具有第三面70a與第四面70b、第五面10a與第六面100b。第三面70a與第五面10a是在其附近配置著晶體管等電路元件、配線或接點等的面。第三面70a及第五面10a配置在圖1的下方側。第四面70b與第六面10b分別具有第二電極墊90、第三電極墊120。
[0042]第一絕緣層150配置在第一半導體芯片20的第二面20b及樹脂層140上。第一絕緣層150例如為聚酰亞胺。樹脂層140存在與第一絕緣層150的下表面及側面接觸的情況。從上方觀察存在如下情況，即第一絕緣層150在與第一半導體芯片20重疊的區域配置得較該區域的周圍更低。因此，與第一半導體芯片20重疊的區域的第一絕緣層150在其側面與樹脂層140接觸。通過第一絕緣層150在其側面與樹脂層140接觸而提高第一絕緣層150與樹脂層140的密接性。
[0043]第一絕緣層150 具有第一開口部155a、155b、155c。第一開口部155a、155b、155c 分別配置在與第一電極40a、40b、40c對應的區域。此外，在無須特意區分的情況下，第一開口部155a、155b、155c 稱為第一開口部155。
[0044]第一開口部155a、155b、155c分別于其內側具有第一導電層160a、160b、160c及第二導電層 180a、180b、180c。
[0045]第一導電層160a、160b、160c分別與第一電極40a、40b、40c電連接。第二導電層180a、180b、180c分別與第一導電層160a、160b、160c的正上方接觸而配置。第一導電層160&、16013、160(:例如為鈦、銅、鎳、或其等的積層層。第二導電層180&、18013、180(3例如為銅、鎳。此外，在無須特意區分的情況下，第一導電層160a、160b、160c稱為第一導電層160。第二導電層180a、180b、180c稱為第二導電層180。
[0046]另外，第一導電層160及第二導電層180以特定長度在第一絕緣層150上的一部分配置成任意圖案。通過使第一導電層160及第二導電層180以特定長度配置成任意圖案，而下述的焊料凸塊200能夠配置在與半導體裝置5對應的樹脂層140上的任意位置。
[0047]另外，換句話說，第一導電層160具有:第一部分SI，沿與第二面20b交叉的第一方向延伸，且與所述第二電極連接；以及第二部分S2，沿與所述第一方向交叉的第二方向延伸而配置。
[0048]第二絕緣層175配置在第一絕緣層150及第二導電層180上。第二絕緣層175例如為聚酰亞胺。第二絕緣層175具有多個第二開口部177a、177b、177c。第二開口部177a、177b、177c分別配置在與第二導電層180a、180b、180c對應的區域。此外，在無須特意區分的情況下，第二開口部177a、177b、177c稱為第二開口部177。第二導電層180a、180b、180c稱為第二導電層180。
[0049]第二開口部177a、177b、177c分別在其內側具有第三導電層190a、190b、190c。
[0050]第三導電層190&、19013、190(:分別與第二導電層180&、18013、180(3電連接。第三導電層190a、190b、190c例如為鈦。此外，在無須特意區分的情況下，第三導電層190a、190b、190c稱為第三導電層190。
[0051]另外，換句話說，第三導電層190配置在第二導電層180的至少一部分區域的正上方。
[0052]焊料凸塊(外部端子)20(^、20013、200(3分別配置在第三導電層19(^、19013、190(3上。如上所述，以任意圖案配置第一導電層160及第二導電層180，由此焊料凸塊200能夠配置在特定位置。具體而言，例如相鄰的焊料凸塊200的中心的第二間隔W2寬于該焊料凸塊200所連接的第一電極40的第一間隔Wl，從而能夠配置焊料凸塊200。也就是說，能夠獲得足夠配置焊料凸塊200的空間。另外，例如可根據安裝半導體裝置5的外部基板來配置焊料凸塊200。此外，在無須特意區分的情況下，焊料凸塊200a、200b、200c稱為焊料凸塊200。
[0053]另外，焊料凸塊200b是經由第一電極40b連接于第一半導體芯片20。焊料凸塊200c是經由第一電極40c連接于第二半導體芯片70及第三半導體芯片100。
[0054](第一實施方式的制造方法)
[0055]使用圖2?圖15對第一實施方式的半導體裝置5的制造方法進行說明。此外，圖2?圖4是與圖1翻轉而圖示。
[0056]如圖2所示，第一半導體芯片20設置在支撐基板10。首先，第一粘接材層30設置在第二面20b。而且，通過使第一粘接材層30粘接在支撐基板10而將第一半導體芯片20固定在支撐基板I O。
[0057]支撐基板10例如為硅，但只要其后能夠剝離，則可為任意材料。
[0058]第一粘接材層30例如為DAF(Die Attach Film，芯片粘接膜)。
[0059]如上所述，第一半導體芯片20具有第一電極40、第一導電接點50、以及第一電極墊
60 ο
[0060]如圖3所示，第二半導體芯片70、第三半導體芯片100設置在第一半導體芯片20上。第二粘接材層80設置在第二半導體芯片70的下表面。通過第二粘接材層80而將第二半導體芯片70固定在第一半導體芯片20。
[0061]同樣，第三粘接材層110設置在第三半導體芯片100的下表面。通過第三粘接材層110而將第三半導體芯片100固定在第二半導體芯片70。
[0062]第二半導體芯片70具有第二電極墊90，第三半導體芯片100具有第三電極墊120。
[0063]如圖4所示，金屬導線130是將第一電極墊60、第二電極墊90、第三電極墊120連接而設置。
[0064]如圖4所示般形成有樹脂層140。所述樹脂層140例如是通過在將半導體裝置5裝入模具后使樹脂流入模具中，其后使所述樹脂硬化而形成。此外，樹脂層140也可通過將支撐基板10導入至預先裝入有樹脂的模具中并使樹脂硬化而形成。也就是說，樹脂層140能夠以各種成形法形成。
[0065]如圖5所示，半導體裝置5被上下翻轉，且支撐基板10及第一粘接材層30被剝離。支撐基板10例如是利用干式蝕刻或使用有化學液的蝕刻而被去除。另外，第一粘接材層30同樣也利用干式蝕刻或使用有化學液的蝕刻而被去除。此外，如圖5所示，在樹脂層140的上表面與第二面20b之間產生有階差。通過該階差而與后述的第一絕緣層150的膜的密接性提高，從而變得不易剝離。
[0066]如圖6所示般形成有第一絕緣層150。第一絕緣層150例如為聚酰亞胺，且是使用涂布及熱處理而形成。第一絕緣層150可為娃氧化層或娃氮化層，也可使用CVD(ChemicalVapor Depos it 1n，化學氣相沉積)法而形成。
[0067]如圖6所示，第一絕緣層150形成在整個表面。也就是說，從上方觀察，第一絕緣層150是與樹脂層140重疊而設置。
[0068]如圖7所示，第一電極40的正上方的第一絕緣層150是其一部分被選擇性地去除而形成有第一開口部155。
[0069]例如通過光刻法在第一絕緣層150上形成掩模圖案。基于該掩模圖案，通過蝕刻而將第一絕緣層150選擇性地去除。此處，被選擇去除的區域是分別與第一半導體芯片的多個第一電極40對應的區域。
[0070]如圖8所示，第一導電層160形成在第一絕緣層150上，及隔著第一開口部155形成在第一電極40的正上方的一部分。第一導電層160例如為鈦、銅、鎳、或其等的積層層。典型而言，第一導電層160為導電材料，例如為鈦與銅的積層、或鈦與鎳的積層，且是利用濺鍍法或CVD法而形成。
[0071]進而，如圖8所示，第一掩模圖案170形成在第一導電層160上。第一掩模圖案170例如為抗蝕劑。第一掩模圖案170例如是使用光刻法而形成。
[0072]如圖9所示，第二導電層180設置在未設置第一掩模圖案170的第一導電層160上。第二導電層180例如是將第一掩模圖案170作為掩模，且將第一導電層160作為籽晶層并通過金屬鍍敷法而形成。第二導電層180為導電材料，例如使用銅或鎳。或者，第二導電層180也可在利用濺鍍或CVD法將導電材料成層之后，通過利用光刻法的圖案化與蝕刻去除而形成。
[0073]如圖10所示，去除第一掩模圖案170。去除是使用例如灰化法。
[0074]如圖11所示，局部去除第一導電層160。通過將第二導電層180作為掩模進行蝕刻而將第一導電層160局部性地去除。另外，通過該蝕刻而將第二導電層180的表面的一部分去除而成為第二導電層180’。
[0075]如圖12所示，第二絕緣層175形成在第一絕緣層150及第二導電層180’上。第二絕緣層175例如為聚酰亞胺，且是使用涂布及熱處理而形成。第二絕緣層175可為硅氧化層或娃氮化層，也可通過CVD(Chemical Vapor Deposit1n)法而成層。
[0076]如圖13所示，選擇性地去除第二導電層180’正上方的第二絕緣層175。
[0077]例如通過光刻法而在第二絕緣層175上形成掩模圖案。基于該掩模圖案，通過蝕刻而將第二絕緣層175選擇性地去除而形成第二開口部177。
[0078]如圖14所示，第三導電層190形成在第二開口部177內。換句話說，第三導電層190形成在圖13中被去除的區域的第二導電層180’上。第三導電層190為導電材料，例如為鈦。所述第三導電層190是將第二導電層180’作為籽晶層并通過金屬鍍敷法而形成。另外，第三導電層190也可在利用濺鍍或CVD法在第二絕緣層175及第二導電層180’上將導電材料成層之后，通過利用光刻法的圖案化與蝕刻去除而形成。
[0079]如圖15所示，在第三導電層190上形成有焊料凸塊200。焊料凸塊200例如是在涂布焊料膏之后通過回流焊而形成。焊料膏例如可包含錫與銀，也可包含錫與銅。
[0080]如圖1所示，通過切割而將半導體裝置5單片化，由此形成有半導體裝置5。如圖1所示，第一絕緣層150及第二絕緣層175從上方觀察與樹脂層140重疊而設置，另外，于通過切割而被切斷的剖面露出有樹脂層140、第一絕緣層150、第二絕緣層175。
[0081 ](第一實施方式的效果)
[0082]根據本實施方式，第二半導體芯片70、第三半導體芯片100是經由設置在第一半導體芯片20的第一導電接點50及第一電極40而電連接于焊料凸塊200。也就是說，根據本實施方式，第二半導體芯片70及第三半導體芯片100與第一導電接點50電連接，并經由第一導電接點50而與焊料凸塊200電連接。具體而言，如圖1所示，第二半導體芯片70、第三半導體芯片100與焊料凸塊200c電連接。此外，該第一導電接點50也可與第一半導體芯片20電連接，第二半導體芯片70及第三半導體芯片100也可與第一半導體芯片20電連接。
[0083]另外，配置在第一半導體芯片20的第一面20a附近的晶體管等電路元件、配線、接點或電極也經由第一導電接點50及第一電極40而電連接于焊料凸塊200。具體而言，如圖1所示，配置在第一半導體芯片20的第一面20a附近的晶體管等電路元件、配線、接點或電極是經由第一導電接點50b而與焊料凸塊200b電連接。
[0084]也就是說，根據本實施方式，無與半導體芯片不同的另行具備電極墊的配線基板或連接于該配線基板的金屬導線即能夠將第一半導體芯片20、第二半導體芯片70、及第三半導體芯片100電連接于焊料凸塊200。更具體而言，向焊料凸塊200的電連接例如能夠在無絕緣樹脂配線基板、陶瓷配線基板、使用有玻璃環氧樹脂的印刷配線板等硅中介板、引線架等的情況下進行。
[0085]另外，金屬導線130也為只要將半導體芯片間電連接即可，從而能夠減少金屬導線130的使用量。
[0086]也就是說，根據本實施方式，可減少配置電極墊的面積，從而可使半導體裝置5小型化。而且，通過減少配線基板或金屬導線130的使用量而可節約材料，從而可獲得低價且對環境無害的半導體裝置5。
[0087]根據本實施方式，在第一半導體芯片20上設置著具備與第一電極40對應的第一開口部155的第一絕緣層150。而且，第一導電層160、第二導電層180是以特定長度在第一開口部155及第一絕緣層150上配置成任意圖案。而且，通過將第一導電層160、第二導電層180以特定長度配置成任意圖案，而能夠將焊料凸塊200配置在任意位置。例如，能夠將相鄰的焊料凸塊200的中心的第二間隔W2以寬于該焊料凸塊200所連接的第一電極40的第一間隔Wl且能夠與外部端子連接的距離設置。或者，例如能夠根據安裝半導體裝置5的外部基板而配置焊料凸塊200。
[0088]根據本實施方式，在第一半導體芯片20與焊料凸塊200之間具備第一絕緣層150、第二絕緣層175、第一導電層160、第二導電層180、以及第三導電層190。也就是說，由于未設置上述般的配線基板，故而能夠使第一半導體芯片20與焊料凸塊200之間變薄，從而能夠實現半導體裝置5的更小型化。
[0089]根據本實施方式，樹脂層140、第一絕緣層150及第二絕緣層175從上方觀察重疊而設置。另外，在通過切割而被切斷的剖面露出有樹脂層140、第一絕緣層150、第二絕緣層175。也就是說，能夠以并非密封配線基板等而是能夠密封半導體芯片的樹脂層的大小形成半導體裝置5。
[0090](第一實施方式的第一變形例)
[0091]如圖5所示的支撐基板1的剝離能夠以如下方式進行。
[0092]第一粘接材層30使用熱塑樹脂。其次，進行使第一粘接材層30塑化的熱處理來代替圖5中所說明的蝕刻。使第一粘接材層30塑化而能夠將支撐基板10剝離。
[0093]或者，在支撐基板10的表面形成UV(ultravi0let，紫外線)硬化樹脂。其次，從支撐基板10側照射UV來代替圖5中所說明的蝕刻。由此，使UV硬化樹脂硬化而降低支撐基板10與第一粘接材層30的粘接性，從而能夠將支撐基板10剝離。
[0094](第一實施方式的第二變形例)
[0095]在圖1中，對存在第一半導體芯片20、第二半導體芯片70、第三半導體芯片100的情況進行了說明，但半導體芯片的片數并不限定于3片，可為任意片數。
[0096](第一實施方式的第三變形例)
[0097]如圖16所示，第一半導體芯片20也可不包含第一電極40及第一電極墊60。在此情況下，第一導電接點50在第一面20a及第二面20b成為電極，并與金屬導線130及第一導電層160電連接。
[0098](第一實施方式的第四變形例)
[0099]在圖1中，表示第一半導體芯片20經由第一導電層160、第二導電層180、第三導電層190連接于焊料凸塊200的例，但并不限定于此。例如，半導體裝置5也可不具備第三導電層190而是在第二導電層180上具備焊料凸塊200。另外，半導體裝置5也可不具備第二導電層180、第三導電層190而是在第一導電層160上具備焊料凸塊200。另外，反之，半導體裝置5也可在第三導電層190上具備新的導電層，并在該新的導電層上具備焊料凸塊200。
[0100](第一實施方式的第五變形例)
[Ο?Ο? ] 在圖1中，表不第一半導體芯片20包含第一電極40a、40b、40c、第一導電接點50b、50c的情況，但并不限定于此。第一半導體芯片20可僅包含其中一部分，也可包含更多的第一電極40、第一導電接點50。
[0102]另外，第一電極40c與第二半導體芯片70及第三半導體芯片100電連接，但也可僅與其中之一芯片電連接。
[0103](第一實施方式的第六變形例)
[0104]如圖17所示，第二半導體芯片70、第三半導體芯片100也可不包含第二電極墊90、第三電極墊120。在此情況下，第二半導體芯片70、第三半導體芯片100與第一半導體芯片20同樣地包含第二導電接點52、第三導電接點54。而且，第二半導體芯片70、第三半導體芯片100經由第二導電接點52、第三導電接點54連接于第一半導體芯片20。由于無須將第一半導體芯片20、第二半導體芯片70、第三半導體芯片100以階梯狀錯開而積層，故而可實現半導體裝置5的更小型化。
[0105]此外，第二導電接點52、第三導電接點54的構造為與第一導電接點50相同的構造即可。也就是說，第二半導體芯片70、第三半導體芯片100在第四面70b與第六面10b具有第二電極與第三電極。而且，第二導電接點與形成在第三面70a的電路元件及第二電極電連接，第三導電接點與形成在第五面I OOa的電路元件及第三電極電連接。
[0106]此外，至于本變形例的各半導體芯片的動作方法，例如記載于題為“半導體裝置”的在2013年3月15日申請的美國專利申請案13/843165號。這些專利申請案的全部內容通過參照而援用在本說明書中。
[0107]已對本發明的實施方式進行了說明，但本實施方式是作為例而提出者，并非意圖限定發明的范圍。該新穎的實施方式能夠以其他各種方式實施，且能夠在不脫離發明主旨的范圍內進行各種省略、替換、變更。本實施方式或其變形包含在發明的范圍或主旨中，并且包含在權利要求書所記載的發明及其均等的范圍內。
[0108][符號的說明]
[0109]5 半導體裝置
[0110]10支撐基板
[0111]20第一半導體芯片
[0112]20第一粘接材層
[0113]30第一電極
[0114]50第一導電接點
[0115]42第二導電接點
[0116]54第三導電接點
[0117]60第一電極墊
[0118]70第二半導體芯片
[0119]80第二粘接材層
[0120]90第二電極墊
[0121]100第三半導體芯片
[0122]HO第三粘接材層
[0123]120第三電極墊
[0124]130金屬導線
[0125]140樹脂層
[0126]150第一絕緣層
[0127]155 第一開口部
[0128]160第一導電層
[0129]170第一掩模圖案
[0130]175第二絕緣層
[0131]177 第二開口部
[0132]180第二導電層
[0133]190第三導電層
[0134] 200焊料凸塊
【主權項】
1.一種半導體裝置，其特征在于具有: 第一半導體芯片，具有第一面、與所述第一面為相反側的第二面、設置在所述第一面的第一電極、設置在所述第二面的第二電極、以及將所述第一電極與所述第二電極電連接的第一接點； 第二半導體芯片，具有與所述第一面對向配置的第三面、作為所述第三面的相反側的面的第四面、以及設置在所述第四面的第三電極； 金屬導線，將所述第三電極與所述第一電極電連接； 第一絕緣層，配置在所述第一半導體芯片的所述第二面，且具有第一開口部； 第一導電層，配置在所述第一開口部及所述第一絕緣層上的一部分，且在所述第一開口部與所述第二電極電連接;以及 第一外部端子，電連接于所述第一導電層。2.根據權利要求1所述的半導體裝置，其特征在于還具有: 第二導電層，配置在所述第一導電層的正上方； 第二絕緣層，配置在所述第一絕緣層與所述第二導電層上，且具有第二開口部；以及第三導電層，配置在所述第二開口部內，且在所述第二開口部與所述第二導電層電連接;且 所述第一外部端子配置在所述第三導電層的正上方。3.根據權利要求1所述的半導體裝置，其特征在于:所述第一面具備第一電路元件， 所述第四面具備第二電路元件， 所述第二電路元件與所述第三電極電連接。4.根據權利要求3所述的半導體裝置，其特征在于:所述第二面具備第四電極， 所述第一半導體芯片具備將所述第一電路元件與所述第四電極電連接的第二接點， 所述第一絕緣層具備第三開口部，且所述半導體裝置還具備: 第四導電層，配置在所述第三開口部及所述第四電極上的一部分，且在所述第三開口部與所述第四電極電連接;以及 第二外部端子，電連接于所述第四導電層。5.根據權利要求4所述的半導體裝置，其特征在于還具備: 第二導電層，配置在所述第一導電層的正上方； 第五導電層，配置在所述第四導電層的正上方； 第二絕緣層，配置在所述第一絕緣層、所述第二導電層與所述第五導電層上，且具有第二開口部與第四開口部； 第三導電層，配置在所述第二開口部內，且在所述第二開口部與所述第二導電層電連接；以及 第六導電層，配置在所述第四開口部內，且在所述第四開口部與所述第五導電層電連接； 所述第一外部端子配置在所述第三導電層的正上方， 所述第二外部端子配置在所述第六導電層的正上方。6.根據權利要求1至5中任一項所述的半導體裝置，其特征在于:所述第一半導體芯片與所述第二半導體芯片具有實質上相同的構造。7.根據權利要求1所述的半導體裝置，其特征在于:所述第一外部端子為焊料凸塊。8.根據權利要求4所述的半導體裝置，其特征在于:所述第一外部端子與所述第二外部端子的距離長于所述第二電極與所述第四電極的距離。9.根據權利要求1至5中任一項所述的半導體裝置，其特征在于還具備覆蓋所述第一半導體芯片及所述第二半導體芯片的樹脂層，且 所述樹脂層與所述第一絕緣層的下表面及側面接觸。10.一種半導體裝置，其特征在于具有: 第一半導體芯片，具有第一面、與所述第一面為相反側的第二面、設置在所述第一面的第一電極、設置在所述第二面的第二電極、以及將所述第一電極與所述第二電極電連接的第一接點； 第二半導體芯片，具有與所述第一面對向配置的第三面、作為所述第三面的相反側的面的第四面、以及設置在所述第四面的第三電極； 金屬導線，將所述第三電極與所述第一電極電連接； 第一導電層，具有沿與所述第二面交叉的第一方向延伸且與所述第二電極連接的第一部分、以及沿與所述第一方向交叉的第二方向延伸而配置的第二部分；以及第一外部端子，電連接于所述第一導電層。11.根據權利要求10所述的半導體裝置，其特征在于還具有: 第二導電層，配置在所述第一導電層的正上方；以及 第三導電層，配置在所述第二導電層的至少一部分區域的正上方;且 所述第一外部端子配置在所述第三導電層的正上方。12.根據權利要求10所述的半導體裝置，其特征在于:所述第一面具備第一電路元件， 所述第四面具備第二電路元件， 所述第二電路元件與所述第三電極電連接。13.根據權利要求12所述的半導體裝置，其特征在于:所述第二面具備第四電極， 所述第一半導體芯片具備將所述第一電路元件與所述第四電極電連接的第二接點，且所述半導體裝置還具備: 第四導電層，具有沿所述第一方向延伸且與所述第四電極連接的第三部分、以及沿與所述第一方向交叉的第三方向延伸而設置的第四部分；以及第二外部端子，電連接于所述第四導電層。14.根據權利要求13所述的半導體裝置，其特征在于還具有: 第二導電層，配置在所述第一導電層的正上方； 第五導電層，配置在所述第四導電層的正上方； 第三導電層，配置在所述第二導電層的至少一部分區域的正上方；以及 第六導電層，配置在所述第五導電層的至少一部分區域的正上方； 所述第一外部端子配置在所述第三導電層的正上方， 所述第二外部端子配置在所述第六導電層的正上方。15.根據權利要求10至14中任一項所述的半導體裝置，其特征在于:所述第一半導體芯片與所述第二半導體芯片具有實質上相同的構造。16.根據權利要求10所述的半導體裝置，其特征在于:所述第一外部端子為焊料凸塊。17.根據權利要求13所述的半導體裝置，其特征在于:所述第一外部端子與所述第二外部端子的距離長于所述第二電極與所述第四電極的距離。
【文檔編號】H01L23/522GK106024755SQ201610011726
【公開日】2016年10月12日
【申請日】2016年1月8日
【發明人】鷺谷純
【申請人】株式會社東芝