溝槽柵功率器件的制造方法及結構的制作方法

溝槽柵功率器件的制造方法及結構的制作方法
【專利摘要】本發明公開了一種溝槽柵功率器件的制造方法，包括步驟：形成硬質掩模層并光刻刻蝕形成溝槽；進行帶傾角的自對準溝道注入；對溝槽底部的半導體襯底進行繼續刻蝕以去除溝槽底部表面的溝道注入雜質；形成柵介質層和多晶硅柵；增加硬質掩模層的開口，進行自對準源注入；去除硬質掩模層；進行全面體區注入；形成深度比源區小的接觸注入層，層間膜，接觸孔；接觸注入層在形成層間膜之前進行全面接觸注入形成或者在接觸孔刻蝕之后，進行自對準接觸注入形成；在接觸孔中填充金屬并和接觸注入層形成歐姆接觸。本發明還公開了一種溝槽柵功率器件。本發明能避免接觸孔穿過源區，從而能改善器件的閾值電壓穩定性以及能縮小器件單元尺寸、降低導通電阻。
【專利說明】
溝槽柵功率器件的制造方法及結構
技術領域
[0001]本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種溝槽柵功率器件的制造方法。本發明還涉及一種溝槽柵功率器件。【背景技術】
[0002]現有溝槽柵功率器件的制造方法中，器件的導通區由多個原胞即單元結構(cell) 排列組成如組成并聯結構，原胞內的源區采用普注即全面注入形成，制作接觸孔時需要刻穿源區從而連接位于源區底部的體區。實際工藝中要考慮接觸孔和溝槽的套準冗余，接觸孔和溝槽間的間隙要足夠大以防止因接觸孔曝光套偏導致的閾值電壓漂移等問題。這就限制了通過縮小溝槽間平臺尺寸降低導通電阻的可能。
[0003]如圖1所示，是現有方法形成的溝槽柵功率器件結構示意圖；器件結構包括:半導體襯底如娃襯底101，形成于半導體襯底101表面的外延層102,溝槽柵的溝槽形成于外延層 102中，在溝槽的內側表面形成有柵介質層如柵氧化層103以及在內部填充有多晶硅并形成多晶硅柵104。器件包括導通區和位于導通區外側的柵極引出區，導通區和柵極引出區的溝槽相連通，各溝槽中的多晶硅柵104也互相連接在一起，其中在圖1中特意將柵極引出區中的多晶娃柵用標記104a標出。
[0004]體區105形成于外延層102的表面，體區105—般由阱區組成，被多晶硅柵104側面覆蓋的體區105表面用于形成溝道。
[0005]源區106形成于導通區中的體區105表面，且在導通區中源區106是采用普注形成的。
[0006]層間膜107覆蓋在外延層102的表面。接觸孔108穿過層間膜107和底部摻雜區連接。在層間膜107的頂部形成有正面金屬層110,正面金屬層110圖形化后形成柵極和源極。 可以看出，柵極通過接觸孔108和底部的多晶娃柵104a連接，并能通過多晶娃柵104a連接位于導通區中的各多晶硅柵104。
[0007]源極通過接觸孔108和底部的源區106連接。而且為了實現源極和體區105的連接， 源區106對應的接觸孔108的底部需要穿過所述源區106和體區105實現連接，且在該接觸孔 108的底部形成有體區接觸區109,體區接觸區109用于和接觸孔108形成良好的歐姆接觸。
[0008]由圖1可知，由于現有方法形成的接觸孔108需要穿過源區106實現和體區105的接觸，故實際工藝中要考慮接觸孔108和溝槽的套準冗余，接觸孔108和溝槽間的間隙要足夠大以防止因接觸孔108曝光套偏導致的閾值電壓漂移等問題。這就限制了通過縮小溝槽間平臺尺寸降低導通電阻的可能，溝槽間平臺尺寸也即為溝槽之間的間距，也即溝槽之間的外延層的寬度。
【發明內容】

[0009]本發明所要解決的技術問題是提供一種溝槽柵功率器件的制造方法，能避免接觸孔穿過源區，從而能改善器件的閾值電壓穩定性以及能縮小器件單元尺寸、降低導通電阻。為此，本發明還提供一種溝槽柵功率器件。
[0010]為解決上述技術問題，本發明提供一種溝槽柵功率器件的制造方法中溝槽柵功率器件的導通區由多個原胞周期性排列組成，溝槽柵功率器件的導通區的各元胞的形成步驟包括:
[0011]步驟一、在第一導電類型的半導體襯底表面形成硬質掩模層;采用光刻工藝定義出柵極形成區域;依次對所述柵極形成區域的所述硬質掩模層和所述半導體襯底進行刻蝕形成溝槽。
[0012]步驟二、以所述硬質掩模層為自對準條件進行帶傾角的第二導電類型的自對準溝道注入，所述自對準溝道注入到所述溝槽的側面的雜質組成溝道區。
[0013]步驟三、以所述硬質掩模層為掩膜對所述溝槽底部的所述半導體襯底進行繼續刻蝕使所述溝槽的底部加深，用以去除所述自對準溝道注入到所述溝槽底部表面的雜質。
[0014]步驟四、在所述溝槽的底部表面和側面形成柵介質層，采用多晶硅淀積和回刻工藝在所述溝槽形成完全填充所述溝槽的多晶硅柵;所述多晶硅柵從側面覆蓋所述溝道區且被所述多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道。
[0015]步驟五、采用各向同性刻蝕工藝將所述硬質掩模層進行繼續刻蝕并使所述硬質掩模層的開口增加，以開口增加后的所述硬質掩模層為自對準條件進行第一導電類型的自對準源注入并在所述溝道區的頂部表面形成第一導電類型重摻雜的源區。
[0016]步驟六、去除所述硬質掩模層。
[0017]步驟七、進行全面的第二導電類型的體區注入，所述體區注入在所述溝槽之間的所述半導體襯底中形成體區，所述體區的深度小于等于所述溝道區的深度。
[0018]步驟八、在所述半導體襯底的正面形成層間膜，對所述層間膜進行光刻刻蝕形成穿過所述層間膜的接觸孔;所述接觸孔的底部的所述半導體襯底不被過刻蝕而使所述所述接觸孔的底部不穿過所述源區的深度。
[0019]在形成所述層間膜之前進行全面的第二導電類型的接觸注入，所述接觸注入在所述體區表面形成接觸注入層，所述接觸注入層的深度小于所述源區的深度;或者，在所述接觸孔刻蝕之后，采用所述接觸孔為自對準注入條件進行第二導電類型的接觸注入，所述接觸注入在所述體區表面形成接觸注入層，所述接觸注入層的深度小于所述源區的深度。
[0020]步驟九、在所述接觸孔中填充金屬，位于所述源區頂部的所述接觸孔在填充金屬后和所述接觸注入層形成歐姆接觸并將所述源區和所述體區引出。
[0021]進一步的改進是，步驟一中的所述半導體襯底為硅襯底。[〇〇22]進一步的改進是，步驟一中的所述硬質掩模層為氧化膜或氮化膜。
[0023]進一步的改進是，步驟五中所述自對準源注入為垂直注入，在所述自對準源注入之后對所述源區進行退火激活。
[0024]進一步的改進是，步驟七中所述體區注入為垂直注入，所述體區注入之后對所述體區進行退火激活。
[0025]進一步的改進是，對所述體區進行激活的退火工藝為快速熱退火。
[0026]進一步的改進是，步驟九中在所述接觸孔中填充的金屬為鎢。
[0027]進一步的改進是，在所述溝槽柵功率器件的導通區的外側還包括柵電極連接區；
[0028]所述柵電極連接區中形成有和所述導通區的溝槽相連通的溝槽，所述柵電極連接區中的溝槽在步驟一中同時形成。
[0029]所述柵電極連接區的溝槽中也形成有柵介質層和多晶硅柵，步驟二、三和四也同樣在所述柵電極連接區同時完成并形成所述柵電極連接區中的所述柵介質層和所述多晶娃柵。
[0030]步驟五中進行所述自對準源注入形成所述導通區中的所述源區之前，采用光刻工藝形成光刻膠將所述柵電極連接區保護，使得所述自對準源注入不在所述柵電極連接區中形成源區。
[0031]步驟七、八和九也同樣在所述柵電極連接區同時完成并在所述柵電極連接區中的所述多晶硅柵頂部形成引出所述多晶硅柵的接觸孔。[0〇32]進一步的改進是，還包括:
[0033]步驟十、形成正面金屬層，對所述正面金屬層進行光刻刻蝕形成柵極和源極;所述源區和所述體區通過頂部的所述接觸孔連接到所述源極;所述導通區中各所述原胞的所述多晶硅柵連接到所述柵電極連接區中的所述多晶硅柵并通過所述柵電極連接區中的所述多晶硅柵頂部的所述接觸孔連接到所述柵極。
[0034]步驟十一、在所述半導體襯底背面形成第一導電類型重摻雜的漏區，形成背面金屬層，所述背面金屬層和所述漏區接觸并作為漏極。
[0035]進一步的改進是，步驟四中所述柵介質層為柵氧化層，采用熱氧化層工藝形成。
[0036]進一步的改進是，通過調節步驟二中的所述自對準溝道注入調節所述溝槽柵功率器件的閾值電壓。
[0037]進一步的改進是，所述溝槽柵功率器件為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述溝槽柵功率器件為P型器件，第一導電類型為P型，第二導電類型為N型。
[0038]為解決上述技術問題，本發明提供的溝槽柵功率器件的導通區由多個原胞周期性排列組成，溝槽柵功率器件的導通區的各元胞包括:[0039 ]第一導電類型的半導體襯底，在所述半導體襯底中形成有由硬質掩模層定義的溝槽。
[0040]在所述溝槽的側面形成有由帶傾角的第二導電類型的自對準溝道注入形成的溝道區；所述自對準溝道注入的自對準邊界為所述硬質掩模層的用于定義所述溝槽的第一開口；所述溝槽底部的所述自對準溝道注入雜質被去除從而使所述溝槽的深度大于所述溝道區的深度。
[0041]在所述溝槽的底部表面和側面形成柵介質層，多晶硅柵由填充于所述溝槽中的多晶硅組成;所述多晶硅柵從側面覆蓋所述溝道區且被所述多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道。
[0042]所述溝道區的頂部表面形成有由第一導電類型重摻雜的自對準源注入形成的源區，所述自對準源注入的自對準邊界為所述硬質掩模層的第二開口，所述第二開口通過各向同性刻蝕后從所述第一開口擴大形成。
[0043]在所述硬質掩模層被去除的所述半導體襯底中形成有第二導電類型的體區，所述體區通過全面的體區注入形成，所述體區位于所述溝槽之間且所述體區的深度小于等于所述溝道區的深度。
[0044]自對準源注入形成的所述源區位于所述體區的表面兩側而使所述溝槽的中間區域的所述體區直接暴露于所述半導體襯底表面。
[0045]在所述半導體襯底的正面形成有層間膜;在所述源區的頂部形成有穿過所述層間膜的接觸孔，所述源區所對應的所述接觸孔的底部的所述半導體襯底不被過刻蝕而使所述接觸孔的底部不穿過所述源區的深度，所述源區所對應的所述接觸孔的形成有接觸注入層，所述接觸注入層的深度小于所述源區的深度;所述源區所對應的所述接觸孔的底部和所述源區接觸并通過所述接觸注入層連接所述體區。
[0046]進一步的改進是，在所述溝槽柵功率器件的導通區的外側還包括柵電極連接區。
[0047]所述柵電極連接區中形成有和所述導通區的溝槽相連通且同時形成的溝槽。
[0048]所述柵電極連接區的溝槽中也形成有柵介質層和多晶硅柵。
[0049]所述柵電極連接區中不進行自對準源注入。
[0050]所述柵電極連接區中的所述多晶硅柵頂部形成引出所述多晶硅柵的接觸孔。[0〇51]進一步的改進是，還包括:
[0052]由正面金屬層圖形化形成的柵極和源極;所述源區和所述體區通過頂部的所述接觸孔連接到所述源極;所述導通區中各所述原胞的所述多晶硅柵連接到所述柵電極連接區中的所述多晶硅柵并通過所述柵電極連接區中的所述多晶硅柵頂部的所述接觸孔連接到所述柵極。
[0053]在所述半導體襯底背面形成有第一導電類型重摻雜的漏區，背面金屬層和所述漏區接觸并作為漏極。[〇〇54] 本發明的溝道區單獨采用自對準溝道注入形成于溝槽的側面，而源區則也是通過自對準的源注入形成于溝道區頂部的溝槽的側面，由于源區和溝道區都是通過定義溝槽的硬質掩模層的開口進行自對準定義，而連接器件源漏的溝道是形成于被多晶硅柵覆蓋的溝道區的表面，所以本發明溝道區能夠通過自對準溝道注入本身實現對器件的閾值電壓的良好調節。
[0055]另外，由于本發明的源區和溝道區都是形成于溝槽的側面，這樣通過普注后形成的體區能夠在溝槽之間的半導體襯底表面直接暴露，而不是被源區覆蓋;這樣源區頂部的接觸孔在打開后不需要對穿過源區就能直接和體區接觸，且是通過深度小于源區的接觸注入層實現體區和接觸孔的歐姆接觸。相對于現有技術，由于本發明的源區所對應的接觸孔不需要對半導體襯底進行過刻蝕并穿過源區，故本發明的接觸孔只需要保證和源區以及體區實現良好接觸并將源區和體區引出到源極即可，不需要再考慮接觸孔和兩側的溝槽的間距，從而有利于縮小溝槽之間的平臺尺寸即溝槽之間的間距，所以本發明最后能縮小器件的單元尺寸，單元尺寸為器件的步進也即溝槽的寬度和間距和，并能通過降低器件的單元尺寸來降低導通電阻。
[0056]另外，相對于現有技術，現有技術中的溝道區直接由體區組成，也即由多晶硅柵側面覆蓋的體區表面形成溝道，而且現有技術中的接觸孔會穿過源區，且接觸孔底部會形成接觸注入層，由于源區底部的體區即組成了溝道區，這種穿入到源區底部的接觸孔和接觸注入層會對閾值電壓漂移的不利影響，而由于本發明的接觸孔不必在穿過源區，且接觸注入層的結深會小于源區的結深，故本發明能防止器件的閾值電壓的漂移，從而能改善器件的閾值電壓的穩定性。【附圖說明】
[0057]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0058]圖1是現有方法形成的溝槽柵功率器件結構示意圖；
[0059]圖2是本發明實施例溝槽柵功率器件的制造方法的流程圖；
[0060]圖3A-圖3S是本發明實施例溝槽柵功率器件的制造方法各步驟的器件結構意圖。【具體實施方式】
[0061]如圖2所示，是本發明實施例溝槽柵功率器件的制造方法的流程圖；如圖3A至圖3S 所示，是本發明實施例溝槽柵功率器件的制造方法各步驟的器件結構意圖，本發明實施例溝槽柵功率器件的制造方法中，溝槽柵功率器件的導通區由多個原胞周期性排列組成，在所述溝槽柵功率器件的導通區的外側還包括柵電極連接區；溝槽柵功率器件的導通區的各元胞的形成步驟包括:[〇〇62]步驟一、如圖3A所示，提供一半導體襯底1;較佳為，所述半導體襯底1為硅襯底且在表面形成有第一導電類型的半導體外延層2。[〇〇63]如圖3B所示，在第一導電類型的半導體襯底1表面形成硬質掩模層201。較佳為，所述硬質掩模層201為氧化膜或氮化膜。[〇〇64]如圖3C所示，采用光刻工藝形成光刻膠圖形202定義出柵極形成區域。[〇〇65]如圖3D所示，對所述柵極形成區域的所述硬質掩模層201進行刻蝕然后去除光刻膠圖形202。[〇〇66]如圖3E所示，對所述半導體襯底1進行刻蝕形成溝槽203。其中，位于柵極引出區中的溝槽單獨用標記203a標出。[〇〇67]步驟二、如圖3F所示，以所述硬質掩模層201為自對準條件進行帶傾角的第二導電類型的自對準溝道注入，所述自對準溝道注入到所述溝槽203的側面的雜質組成溝道區3。 本發明實施例方法中，通過調節所述自對準溝道注入調節所述溝槽柵功率器件的閾值電壓。[〇〇68]步驟三、如圖3G所示，以所述硬質掩模層201為掩膜對所述溝槽203底部的所述半導體襯底1進行繼續刻蝕使所述溝槽203的底部加深，用以去除所述自對準溝道注入到所述溝槽203底部表面的雜質。[〇〇69]步驟四、如圖3H所示，在所述溝槽203的底部表面和側面形成柵介質層4;較佳為， 所述柵介質層4為柵氧化層，采用熱氧化層工藝形成。[0〇7〇] 如圖3H所不，進彳丁多晶娃淀積多晶娃淀積，之后如圖31所不，進彳丁多晶娃回刻，通過多晶硅淀積和回刻工藝在所述溝槽203形成完全填充所述溝槽203的多晶硅柵5;所述多晶硅柵5從側面覆蓋所述溝道區3且被所述多晶硅柵5側面覆蓋的所述溝道區3表面用于形成溝道。[〇〇71]本發明實施例方法中，所述柵電極連接區的溝槽203a中也形成有柵介質層和多晶硅柵，上述步驟二、三和四也同樣在所述柵電極連接區同時完成并形成所述柵電極連接區中的所述柵介質層和所述多晶硅柵;所述柵電極連接區的多晶硅柵單獨用標記5a標出。 [〇〇72]步驟五、如圖3J所示，采用各向同性刻蝕工藝將所述硬質掩模層201進行繼續刻蝕并使所述硬質掩模層201的開口增加，令增加后的開口為第二開口，之前的為第一開口。 [〇〇73]如圖3K所示，以開口增加后的所述硬質掩模層201為自對準條件進行第一導電類型的自對準源注入并在所述溝道區3的頂部表面形成第一導電類型重摻雜的源區6。較佳為，所述自對準源注入為垂直注入，在所述自對準源注入之后對所述源區6進行退火激活。
[0074]本發明實施例方法中，自對準源注入時在柵極引出區采用光刻膠圖形204保護而使柵極引出區不形成源區。如圖3L所示，之后去除光刻膠圖形204 [〇〇75]步驟六、如圖3M所示，去除所述硬質掩模層201。[〇〇76]步驟七、如圖3N所示，進行全面的第二導電類型的體區注入，所述體區注入在所述溝槽203之間的所述半導體襯底1中形成體區7,所述體區7的深度小于等于所述溝道區3的深度。較佳為，所述體區注入為垂直注入，所述體區注入之后對所述體區7進行退火激活。對所述體區7進行激活的退火工藝為快速熱退火。
[0077]步驟八、如圖30所示，進行全面的第二導電類型的接觸注入，所述接觸注入在所述體區7表面形成接觸注入層8,所述接觸注入層8的深度小于所述源區6的深度。[〇〇78]如圖3P所示，在所述半導體襯底1的正面形成層間膜9。[〇〇79]如圖3Q所示，對所述層間膜9進行光刻刻蝕形成穿過所述層間膜9的接觸孔205,所述接觸孔205的底部的所述半導體襯底1不被過刻蝕而使所述所述接觸孔205的底部不穿過所述源區6的深度。
[0080]在其它實施例中，所述接觸注入層8也能放置在接觸孔205形成之后再形成，具體為:在所述接觸孔205刻蝕之后，采用所述接觸孔205為自對準注入條件進行第二導電類型的接觸注入，所述接觸注入在所述體區7表面形成接觸注入層8,所述接觸注入層8的深度小于所述源區6的深度。[〇〇81]步驟九、如圖3R所示，在所述接觸孔205中填充金屬，填充金屬后的接觸孔用標記 10表示。較佳為，在所述接觸孔10中填充的金屬為鎢。位于所述源區6頂部的所述接觸孔10 在填充金屬后和所述接觸注入層8形成歐姆接觸并將所述源區6和所述體區7引出。
[0082]步驟七、八和九也同樣在所述柵電極連接區同時完成并在所述柵電極連接區中的所述多晶硅柵5a頂部形成接觸孔10。[〇〇83]步驟十、如圖3S所示，形成正面金屬層11，對所述正面金屬層11進行光刻刻蝕形成柵極和源極;所述源區6和所述體區7通過頂部的所述接觸孔10連接到所述源極;所述導通區中各所述原胞的所述多晶硅柵5連接到所述柵電極連接區中的所述多晶硅柵5a并通過所述柵電極連接區中的所述多晶硅柵5頂部的所述接觸孔10連接到所述柵極。
[0084]步驟十一、如圖3S所示，在所述半導體襯底1背面形成第一導電類型重摻雜的漏區，形成背面金屬層，所述背面金屬層和所述漏區接觸并作為漏極。
[0085]本發明實施例方法中，所述溝槽柵功率器件為N型器件，第一導電類型為N型，第二導電類型為P型;或者，所述溝槽柵功率器件為P型器件，第一導電類型為P型，第二導電類型為N型。
[0086]如圖3S所示，本發明實施例溝槽柵功率器件的導通區由多個原胞周期性排列組成，溝槽柵功率器件的導通區的各元胞包括:
[0087]第一導電類型的半導體襯底1，在所述半導體襯底1中形成有由硬質掩模層定義的溝槽。較佳為，所述半導體襯底1為硅襯底。所述硬質掩模層為氧化膜或氮化膜。
[0088]在所述溝槽的側面形成有由帶傾角的第二導電類型的自對準溝道注入形成的溝道區3;所述自對準溝道注入的自對準邊界為所述硬質掩模層的用于定義所述溝槽的第一開口；所述溝槽底部的所述自對準溝道注入雜質被去除從而使所述溝槽的深度大于所述溝道區3的深度。
[0089]在所述溝槽的底部表面和側面形成柵介質層4,較佳為，所述柵介質層4為柵氧化層，采用熱氧化層工藝形成。
[0090]多晶硅柵5由填充于所述溝槽中的多晶硅組成;所述多晶硅柵5從側面覆蓋所述溝道區3且被所述多晶硅柵5側面覆蓋的所述溝道區3表面用于形成溝道。
[0091]所述溝道區3的頂部表面形成有由第一導電類型重摻雜的自對準源注入形成的源區6，所述自對準源注入的自對準邊界為所述硬質掩模層的第二開口，所述第二開口通過各向同性刻蝕后從所述第一開口擴大形成。通過調節所述自對準溝道注入調節所述溝槽柵功率器件的閾值電壓。
[0092]在所述硬質掩模層被去除的所述半導體襯底1中形成有第二導電類型的體區7,所述體區7通過全面的體區注入形成，所述體區7位于所述溝槽之間且所述體區7的深度小于等于所述溝道區3的深度。[〇〇93]自對準源注入形成的所述源區6位于所述體區7的表面兩側而使所述溝槽的中間區域的所述體區7直接暴露于所述半導體襯底1表面。
[0094]在所述半導體襯底1的正面形成有層間膜9;在所述源區6的頂部形成有穿過所述層間膜9的接觸孔10,所述源區6所對應的所述接觸孔10的底部的所述半導體襯底1不被過刻蝕而使所述接觸孔10的底部不穿過所述源區6的深度，所述源區6所對應的所述接觸孔10 的形成有接觸注入層8,所述接觸注入層8的深度小于所述源區6的深度;所述源區6所對應的所述接觸孔10的底部和所述源區6接觸并通過所述接觸注入層8連接所述體區7。
[0095]在所述溝槽柵功率器件的導通區的外側還包括柵電極連接區。
[0096]所述柵電極連接區中形成有和所述導通區的溝槽相連通且同時形成的溝槽；
[0097]所述柵電極連接區的溝槽中也形成有柵介質層和多晶硅柵，所述柵電極連接區的多晶硅柵單獨用標記5a表示。
[0098]所述柵電極連接區中不進行自對準源注入。[〇〇99]所述柵電極連接區中的所述多晶硅柵5a頂部形成引出所述多晶硅柵5a的接觸孔 10。通常，為了在所述多晶硅柵5a的頂部形成接觸孔10,所述柵電極連接區中的溝槽寬度會大于所述導通區中的溝槽的寬度，所述柵電極連接區中的溝槽深度也會大于所述導通區中的溝槽的深度。
[0100]由正面金屬層11圖形化形成的柵極和源極;所述源區6和所述體區7通過頂部的所述接觸孔10連接到所述源極;所述導通區中各所述原胞的所述多晶硅柵5連接到所述柵電極連接區中的所述多晶硅柵5并通過所述柵電極連接區中的所述多晶硅柵5頂部的所述接觸孔10連接到所述柵極；
[0101]在所述半導體襯底1背面形成有第一導電類型重摻雜的漏區，背面金屬層和所述漏區接觸并作為漏極。
[0102]本發明實施例器件中，所述溝槽柵功率器件為N型器件，第一導電類型為N型，第二導電類型為P型;或者，所述溝槽柵功率器件為P型器件，第一導電類型為P型，第二導電類型為N型。[〇1〇3]以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【主權項】
1.一種溝槽柵功率器件的制造方法，其特征在于，溝槽柵功率器件的導通區由多個原 胞周期性排列組成，溝槽柵功率器件的導通區的各元胞的形成步驟包括:步驟一、在第一導電類型的半導體襯底表面形成硬質掩模層;采用光刻工藝定義出柵 極形成區域;依次對所述柵極形成區域的所述硬質掩模層和所述半導體襯底進行刻蝕形成 溝槽；步驟二、以所述硬質掩模層為自對準條件進行帶傾角的第二導電類型的自對準溝道注 入，所述自對準溝道注入到所述溝槽的側面的雜質組成溝道區；步驟三、以所述硬質掩模層為掩膜對所述溝槽底部的所述半導體襯底進行繼續刻蝕使 所述溝槽的底部加深，用以去除所述自對準溝道注入到所述溝槽底部表面的雜質；步驟四、在所述溝槽的底部表面和側面形成柵介質層，采用多晶硅淀積和回刻工藝在 所述溝槽形成完全填充所述溝槽的多晶硅柵;所述多晶硅柵從側面覆蓋所述溝道區且被所 述多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道；步驟五、采用各向同性刻蝕工藝將所述硬質掩模層進行繼續刻蝕并使所述硬質掩模層 的開口增加，以開口增加后的所述硬質掩模層為自對準條件進行第一導電類型的自對準源 注入并在所述溝道區的頂部表面形成第一導電類型重摻雜的源區；步驟六、去除所述硬質掩模層；步驟七、進行全面的第二導電類型的體區注入，所述體區注入在所述溝槽之間的所述 半導體襯底中形成體區，所述體區的深度小于等于所述溝道區的深度；步驟八、在所述半導體襯底的正面形成層間膜，對所述層間膜進行光刻刻蝕形成穿過 所述層間膜的接觸孔;所述接觸孔的底部的所述半導體襯底不被過刻蝕而使所述所述接觸 孔的底部不穿過所述源區的深度；在形成所述層間膜之前進行全面的第二導電類型的接觸注入，所述接觸注入在所述體 區表面形成接觸注入層，所述接觸注入層的深度小于所述源區的深度;或者，在所述接觸孔 刻蝕之后，采用所述接觸孔為自對準注入條件進行第二導電類型的接觸注入，所述接觸注 入在所述體區表面形成接觸注入層，所述接觸注入層的深度小于所述源區的深度；步驟九、在所述接觸孔中填充金屬，位于所述源區頂部的所述接觸孔在填充金屬后和 所述接觸注入層形成歐姆接觸并將所述源區和所述體區引出。2.如權利要求1所述的溝槽柵功率器件的制造方法，其特征在于:步驟一中的所述半導 體襯底為硅襯底。3.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:步驟一中的所述 硬質掩模層為氧化膜或氮化膜。4.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:步驟五中所述自 對準源注入為垂直注入，在所述自對準源注入之后對所述源區進行退火激活。5.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:步驟七中所述體 區注入為垂直注入，所述體區注入之后對所述體區進行退火激活。6.如權利要求5所述的溝槽柵功率器件的制造方法，其特征在于:對所述體區進行激活 的退火工藝為快速熱退火。7.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:步驟九中在所述 接觸孔中填充的金屬為鎢。8.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:在所述溝槽柵功 率器件的導通區的外側還包括柵電極連接區；所述柵電極連接區中形成有和所述導通區的溝槽相連通的溝槽，所述柵電極連接區中 的溝槽在步驟一中同時形成；所述柵電極連接區的溝槽中也形成有柵介質層和多晶硅柵，步驟二、三和四也同樣在 所述柵電極連接區同時完成并形成所述柵電極連接區中的所述柵介質層和所述多晶硅柵；步驟五中進行所述自對準源注入形成所述導通區中的所述源區之前，采用光刻工藝形 成光刻膠將所述柵電極連接區保護，使得所述自對準源注入不在所述柵電極連接區中形成 源區；步驟七、八和九也同樣在所述柵電極連接區同時完成并在所述柵電極連接區中的所述 多晶硅柵頂部形成引出所述多晶硅柵的接觸孔。9.如權利要求8所述的溝槽柵功率器件的制造方法，其特征在于，還包括:步驟十、形成正面金屬層，對所述正面金屬層進行光刻刻蝕形成柵極和源極;所述源區 和所述體區通過頂部的所述接觸孔連接到所述源極;所述導通區中各所述原胞的所述多晶 硅柵連接到所述柵電極連接區中的所述多晶硅柵并通過所述柵電極連接區中的所述多晶 硅柵頂部的所述接觸孔連接到所述柵極；步驟十一、在所述半導體襯底背面形成第一導電類型重摻雜的漏區，形成背面金屬層， 所述背面金屬層和所述漏區接觸并作為漏極。10.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:步驟四中所述柵 介質層為柵氧化層，采用熱氧化層工藝形成。11.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:通過調節步驟二 中的所述自對準溝道注入調節所述溝槽柵功率器件的閾值電壓。12.如權利要求1或2所述的溝槽柵功率器件的制造方法，其特征在于:所述溝槽柵功率 器件為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述溝槽柵功率器件為P 型器件，第一導電類型為P型，第二導電類型為N型。13.—種溝槽柵功率器件，其特征在于，溝槽柵功率器件的導通區由多個原胞周期性排 列組成，溝槽柵功率器件的導通區的各元胞包括:第一導電類型的半導體襯底，在所述半導體襯底中形成有由硬質掩模層定義的溝槽；在所述溝槽的側面形成有由帶傾角的第二導電類型的自對準溝道注入形成的溝道區； 所述自對準溝道注入的自對準邊界為所述硬質掩模層的用于定義所述溝槽的第一開口；所 述溝槽底部的所述自對準溝道注入雜質被去除從而使所述溝槽的深度大于所述溝道區的 深度；在所述溝槽的底部表面和側面形成柵介質層，多晶硅柵由填充于所述溝槽中的多晶硅 組成;所述多晶硅柵從側面覆蓋所述溝道區且被所述多晶硅柵側面覆蓋的所述溝道區表面 用于形成溝道；所述溝道區的頂部表面形成有由第一導電類型重摻雜的自對準源注入形成的源區，所 述自對準源注入的自對準邊界為所述硬質掩模層的第二開口，所述第二開口通過各向同性 刻蝕后從所述第一開口擴大形成；在所述硬質掩模層被去除的所述半導體襯底中形成有第二導電類型的體區，所述體區通過全面的體區注入形成，所述體區位于所述溝槽之間且所述體區的深度小于等于所述溝 道區的深度；自對準源注入形成的所述源區位于所述體區的表面兩側而使所述溝槽的中間區域的 所述體區直接暴露于所述半導體襯底表面；在所述半導體襯底的正面形成有層間膜;在所述源區的頂部形成有穿過所述層間膜的 接觸孔，所述源區所對應的所述接觸孔的底部的所述半導體襯底不被過刻蝕而使所述接觸 孔的底部不穿過所述源區的深度，所述源區所對應的所述接觸孔的形成有接觸注入層，所 述接觸注入層的深度小于所述源區的深度;所述源區所對應的所述接觸孔的底部和所述源 區接觸并通過所述接觸注入層連接所述體區。14.如權利要求13所述的溝槽柵功率器件，其特征在于:所述半導體襯底為硅襯底。15.如權利要求13或14所述的溝槽柵功率器件，其特征在于:所述硬質掩模層為氧化膜 或氮化膜。16.如權利要求13或14所述的溝槽柵功率器件，其特征在于:在所述溝槽柵功率器件的 導通區的外側還包括柵電極連接區；所述柵電極連接區中形成有和所述導通區的溝槽相連通且同時形成的溝槽；所述柵電極連接區的溝槽中也形成有柵介質層和多晶硅柵；所述柵電極連接區中不進行自對準源注入；所述柵電極連接區中的所述多晶硅柵頂部形成引出所述多晶硅柵的接觸孔。17.如權利要求16所述的溝槽柵功率器件，其特征在于:還包括:由正面金屬層圖形化形成的柵極和源極;所述源區和所述體區通過頂部的所述接觸孔 連接到所述源極;所述導通區中各所述原胞的所述多晶硅柵連接到所述柵電極連接區中的 所述多晶硅柵并通過所述柵電極連接區中的所述多晶硅柵頂部的所述接觸孔連接到所述 柵極；在所述半導體襯底背面形成有第一導電類型重摻雜的漏區，背面金屬層和所述漏區接 觸并作為漏極。18.如權利要求13或14所述的溝槽柵功率器件，其特征在于:所述柵介質層為柵氧化 層，采用熱氧化層工藝形成。19.如權利要求13或14所述的溝槽柵功率器件，其特征在于:通過調節所述自對準溝道 注入調節所述溝槽柵功率器件的閾值電壓。20.如權利要求13或14所述的溝槽柵功率器件，其特征在于:所述溝槽柵功率器件為N 型器件，第一導電類型為N型，第二導電類型為P型；或者，所述溝槽柵功率器件為P型器件， 第一導電類型為P型，第二導電類型為N型。
【文檔編號】H01L21/336GK106024630SQ201610330470
【公開日】2016年10月12日
【申請日】2016年5月18日
【發明人】柯行飛
【申請人】上海華虹宏力半導體制造有限公司