一種氮化鎵肖特基二極管及其制作方法
【專利摘要】本發明公開了一種氮化鎵肖特基二極管及其制作方法，該方法包括如下步驟：1）提供一襯底；2）在襯底上依次生長N+氮化鎵層、N?氮化鎵層；3）將N?氮化鎵層所在的部分臺面蝕刻至暴露出N+氮化鎵層，并形成若干個直徑為50~200μm的N?氮化鎵島；4）淀積第一金屬層與第二金屬層；5）制作鈍化層；6）蝕刻形成鈍化層窗口；7）剔除不合格的N?氮化鎵島，覆蓋第三金屬層，并將第三金屬層分離形成里兩個相對獨立的正電極和負電極，從而完成肖特基二極管的制作。采用本發明的制作方法制作成的肖特基二極管，大大降低了器件工作時的漏電流，不存在器件不合格的情況，確保了器件的穩定性和可靠性，不會出現器件因存在缺陷而導致晶圓良率大大降低的情況發生。
【專利說明】
一種氮化鎵肖特基二極管及其制作方法
技術領域
[0001]本發明涉及半導體制造技術領域，具體涉及一種氮化鎵肖特基二極管及其制作方法。
【背景技術】
[0002]目前，在現有技術中，參見圖1、圖2所示，在襯底I上生長N+氮化鎵層2和N-氮化鎵層3后，蝕刻N-氮化鎵層3至N+氮化鎵層2，在N-氮化鎵層3上淀積第一金屬層4作為陽極，在N+氮化鎵層2上淀積第二金屬層5作為陰極，在上面覆蓋鈍化層6，蝕刻鈍化層6窗口，在上面淀積第三金屬層7并分離成兩個獨立的電極，即陽極和陰極，在分離的第三金屬層7上分別布線與外部封裝管腳相連。
[0003]該結構的缺點在于:由于氮化鎵外延層與襯底I材料的晶格不匹配，因此在生長后的外延層表面上產生很多缺陷，在制成器件后，這些缺陷就會在器件工作時導致漏電流的增加，從而降低器件的擊穿電壓，使得器件性能降低以及容易損壞。由于器件的面積較大，而一個或多個缺陷落在一個器件范圍內，就會使得該器件不合格甚至作廢，從而導致晶圓良率大大降低。
[0004]
【發明內容】
[0005]本發明的目的是提供一種氮化鎵肖特基二極管及其制作方法，采用該方法大大降低了器件的不合格率，降低了器件工作時的漏電流。
[0006]為達到上述目的，本發明采用的技術方案是:一種氮化鎵肖特基二極管的制作方法，包括如下步驟:
I)提供一襯底；
2 )在襯底上依次生長N+氮化鎵層、N-氮化鎵層；
3)將N-氮化鎵層所在的部分臺面蝕刻至暴露出N+氮化鎵層，并使N-氮化鎵層上未蝕刻的部分形成若干個直徑為50?200μπι的N-氮化鎵島；
4)在每個N-氮化鎵島背離襯底的一側淀積形成第一金屬層，在暴露的N+氮化鎵層上背離襯底的一側淀積形成第二金屬層；
5)在N-氮化鎵層背離襯底的一側面上覆蓋一層鈍化層，并使所述鈍化層覆蓋整個器件及所述第一金屬層和第二金屬層；
6)對第一金屬層和第二金屬層上的鈍化層分別蝕刻形成鈍化層窗口；
7)檢測各個N-氮化鎵島的合格情況，剔除不合格的N-氮化鎵島，在鈍化層及鈍化層窗口上背離襯底的一側面覆蓋第三金屬層，并將第三金屬層分離形成兩個相對獨立的正電極和負電極，從而完成肖特基二極管的制作。
[0007]優選地，步驟7)的具體操作如下:對不合格的N-氮化鎵島，采用打點器將絕緣膠液注入其鈍化層窗口內，待絕緣膠液固化后，在所有的鈍化層窗口及鈍化層的背離襯底的一側面上覆蓋第三金屬層，并將第三金屬層分離形成相互獨立的正電極和負電極，然后在正電極和負電極上分別布線與封裝管腳相連;或
在所有的鈍化層窗口及鈍化層的背離襯底的一側面上覆蓋第三金屬層，并將第三金屬層分離形成相互獨立的正電極和負電極，其中正電極也同時分離成各島獨立的正電極，在判斷每個N-氮化鎵島的合格性后，在合格的N-氮化鎵島的背離襯底的一側面的正電極和負電極上布線，并與封裝管腳相連。
[0008]優選地，所述的襯底為藍寶石、硅或碳化硅中的一種制成。
[0009]本發明的另一個目的是提供一種由上述制作方法制作成的氮化鎵肖特基二極管。
[0010]由于上述技術方案的運用，本發明中的氮化鎵肖特基二極管，將N-氮化鎵層蝕刻至N+氮化鎵層，未蝕刻的N-氮化鎵層形成多個N-氮化鎵島，并通過檢測N-氮化鎵島的正向導通和反向擊穿特性剔除不合格的N-氮化鎵島，從而使得在制作電極時避開了不合格的N-氮化鎵島，大大降低了器件工作時的漏電流，不存在器件不合格的情況，保證了肖特基二極管器件的穩定性和可靠性，不會出現如現有技術中器件因存在缺陷而導致晶圓良率大大降低的情況發生。
[0011]
【附圖說明】
[0012]附圖1是現有技術中氮化鎵肖特基二極管結構的橫向截面圖；
附圖2是現有技術中氮化鎵肖特基二極管結構的俯視圖；
附圖3是本發明所述的氮化鎵肖特基二極管結構中未覆蓋第三金屬層時的俯視圖； 附圖4是本發明所述的氮化鎵肖特基二極管結構俯視圖一；
附圖5是本發明所述的氮化鎵肖特基二極管結構的俯視圖二；
其中:1、襯底;2、N+氮化鎵層;3、N-氮化鎵層(N-氮化鎵島);4、第一金屬層;5、第二金屬層;6、鈍化層;61、鈍化層窗口； 7、第三金屬層;8、絕緣膠液;9、引線。
【具體實施方式】
[0013]下面結合附圖來對本發明的技術方案作進一步的闡述。
[0014]—種氮化鎵肖特基二極管的制作方法，包括如下步驟:
1)提供一襯底I，該襯底I為藍寶石、硅或碳化硅中的一種制成的；
2)在襯底I上依次生長N+氮化鎵層2、N-氮化鎵層3;
3)將N-氮化鎵層3所在的部分臺面蝕刻至暴露出N+氮化鎵層2，并使N-氮化鎵層3上未蝕刻的部分形成若干個直徑為50?200μπι的N-氮化鎵島3;
4)在N-氮化鎵島3背離襯底I的一側面上淀積形成第一金屬層4，在暴露的N+氮化鎵層2背離襯底I的一側面上淀積形成第二金屬層5;
5)在N-氮化鎵層3背離襯底I的一側面上覆蓋一層鈍化層6，并使該鈍化層6覆蓋整個器件及第一金屬層4和第二金屬層5 ；
6)對第一金屬層4和第二金屬層5上背離襯底I的一側面上的鈍化層6分別進行蝕刻形成鈍化層窗口 61 ；
7)測試每個N-氮化鎵島3的正向導通和反向擊穿特性，從而判斷每個N-氮化鎵島3的合格性，之后采用打點器向不合格的N-氮化鎵島3的鈍化層窗口 61內注入樹脂等絕緣膠液8，待絕緣膠液8固化后，在鈍化層窗口 61的上表面上覆蓋第三金屬層7，并將第三金屬層7分離成相互獨立的正電極和負電極。當然，也可在判斷每個N-氮化鎵島3的合格性后，在N-氮化鎵島3上第一金屬層4的背離襯底I的一側面的鈍化層窗口 61上覆蓋第三金屬層7作為陽極，在第二金屬層5的鈍化層窗口 61及鈍化層6的背離襯底I的一側面上覆蓋第三金屬層7作為陰極，最后在合格的N-氮化鎵島的正電極和負電極上分別布引線9與外部封裝管腳相連，完成肖特基二極管的制作;也可先在鈍化層窗口 61及鈍化層6的背離襯底I的側面上覆蓋第三金屬層7，然后將第三金屬層7分離形成相互獨立的正電極和負電極，其中正電極也同時分離形成各島獨立的正電極，之后再對每個N-氮化鎵島3的合格性進行判斷，在合格的N-氮化鎵島3的背離襯底I的側面的正電極和負電極上布線，并與封裝管腳相連。
[0015]本發明方法在制備肖特基二極管的過程中，將N-氮化鎵層3蝕刻形成若干直徑為50-200μπι的N-氮化鎵島3，可以使整個終端結構縮小面積，從而可在同樣面積的晶圓上生產更多的二極管器件芯片，同時將不合格的N-氮化鎵島3剔除，從而在制作電極時可避開不合格的N-氮化鎵島3，大大降低了器件工作時的漏電流，不存在器件不合格的情況，保證了二極管器件的穩定性和可靠性，不會出現如現有技術中，器件因存在缺陷而導致晶圓良率大大降低的情況發生。
[0016]上述實施例只為說明本發明的技術構思及特點，其目的在于讓熟悉此項技術的人士能夠了解本發明的內容并加以實施，并不能以此限制本發明的保護范圍，凡根據本發明精神實質所作的等效變化或修飾，都應涵蓋在本發明的保護范圍內。
【主權項】
1.一種氮化鎵肖特基二極管的制作方法，包括如下步驟: 1)提供一襯底； 2)在襯底上依次生長N+氮化鎵層、N-氮化鎵層； 3)將N-氮化鎵層所在的部分臺面蝕刻至暴露出N+氮化鎵層，并使N-氮化鎵層上未蝕刻的部分形成若干個直徑為50?200μπι的N-氮化鎵島； 4)在每個N-氮化鎵島背離襯底的一側淀積形成第一金屬層，在暴露的N+氮化鎵層上背離襯底的一側淀積形成第二金屬層； 5)在N-氮化鎵層背離襯底的一側面上覆蓋一層鈍化層，并使所述鈍化層覆蓋整個器件及所述第一金屬層和第二金屬層； 6)對第一金屬層和第二金屬層上的鈍化層分別蝕刻形成鈍化層窗口； 7)檢測各個N-氮化鎵島的合格情況，剔除不合格的N-氮化鎵島，在鈍化層及鈍化層窗口上背離襯底的一側面覆蓋第三金屬層，并將第三金屬層分離形成兩個相對獨立的正電極和負電極，從而完成肖特基二極管的制作。2.根據權利要求1所述的氮化鎵肖特基二極管的制作方法，其特征在于，步驟7)的具體操作如下:對不合格的N-氮化鎵島，采用打點器將絕緣膠液注入其鈍化層窗口內，待絕緣膠液固化后，在所有的鈍化層窗口及鈍化層的背離襯底的一側面上覆蓋第三金屬層，并將第三金屬層分離形成相互獨立的正電極和負電極，然后在正電極和負電極上分別布線與封裝管腳相連;或 在所有的鈍化層窗口及鈍化層的背離襯底的一側面上覆蓋第三金屬層，并將第三金屬層分離形成相互獨立的正電極和負電極，其中正電極也同時分離成各島獨立的正電極，在判斷每個N-氮化鎵島的合格性后，在合格的N-氮化鎵島的背離襯底的一側面的正電極和負電極上布線，并與封裝管腳相連。3.根據權利要求1所述的氮化鎵肖特基二極管的制作方法，其特征在于，所述的襯底為藍寶石、硅或碳化硅中的一種制成。4.根據權利要求1至3任一項權利要求所述的制作方法所制作成的氮化鎵肖特基二極管。
【文檔編號】H01L21/329GK106024623SQ201610494705
【公開日】2016年10月12日
【申請日】2016年6月29日
【發明人】張葶葶, 朱廷剛, 李亦衡, 王東盛, 苗操, 魏鴻源, 嚴文勝
【申請人】江蘇能華微電子科技發展有限公司