一種芯片封裝結構及其制備方法
【專利摘要】本發明涉及半導體技術領域，具體涉及一種芯片封裝結構及其制備方法。一種芯片封裝結構，包括，一引線框架體，引線框架體上包括：凹形基片，用于承載芯片；復數個引腳，位于凹形基片的外圍，每一引腳通過一金屬電極與芯片的輸入輸出焊接點連接。本發明通過設計固定芯片的凹形基片，在芯片和基片上表面沉積絕緣層并制作金屬電極以連接基片和芯片，實現芯片封裝，本發明采用金屬電極代替金屬引線，避免了金屬引線短路、塌陷等問題，提高了封裝良率，有利于降低芯片封裝成本。
【專利說明】
一種芯片封裝結構及其制備方法
技術領域
[0001]本發明涉及電子技術領域，具體涉及一種芯片封裝結構及其制備方法。
【背景技術】
[0002]引線框架型封裝結構是集成電路封裝的一種主要形式，現有技術的引線框架型封裝結構如圖1所示，包括封裝體1，與外部連接的引腳4，封裝體I內包括基座2、芯片3，芯片3粘接于基座2上，與引腳4通過金屬引線5連接；其中，金屬引線5通過金屬線互連芯片3的輸入輸出焊接點與引腳內腿，然而這種引線鍵合工藝容易存在焊球缺陷，金線變形，塌陷等問題，影響封裝合格率。
【發明內容】
[0003]本發明的目的在于，提供一種芯片封裝結構，解決以上技術問題；
[0004]本發明的目的還在于，提供一種芯片封裝結構的制備方法，解決以上技術問題。
[0005]本發明所解決的技術問題可以采用以下技術方案來實現:
[0006]—種芯片封裝結構，其中，包括，
[0007]一引線框架體，所述引線框架體上包括:
[0008]凹形基片，用于承載芯片；
[0009]復數個引腳，位于所述凹形基片的外圍，每一所述引腳通過一金屬電極與芯片的輸入輸出焊接點連接。
[0010]本發明通過設計固定芯片的凹形基片，采用金屬電極代替金屬引線，實現芯片的輸入輸出焊接點與每一引腳的連接，避免了金屬引線短路、塌陷等問題。
[0011]本發明的芯片封裝結構，每一引腳包括第一部和第二部，所述第一部用于與外部印制電路板連接，所述第二部通過所述金屬電極連接所述芯片的輸入輸出焊接點。
[0012]本發明的芯片封裝結構，所述凹形基片的凹陷深度大于所述芯片的厚度。
[0013]本發明的芯片封裝結構，所述芯片與所述凹形基片底部之間設有粘接薄膜層，所述粘接薄膜層的厚度與所述芯片的厚度之和等于所述凹形基片的凹陷深度。
[0014]本發明的芯片封裝結構，所述凹形基片的底部沿所述封裝結構的下表面設置。
[0015]本發明還提供一種芯片封裝結構的制備方法，用于制備上述的芯片封裝結構，包括以下步驟:
[0016]步驟1，通過半導體工藝形成一具有凹形基片的引線框架體，所述引線框架體上分布復數個引腳；
[0017]步驟2，通過一預定工藝將芯片固定于所述凹形基片中，所述芯片的邊緣與所述凹形基片的側壁之間形成間隙；
[0018]步驟3，于所述間隙中沉積絕緣層；
[0019]步驟4，于所述芯片和所述凹形基片的上表面沉積多個金屬電極，每一金屬電極用于連接所述芯片的輸入輸出焊接點與一所述引腳；
[0020]步驟5，采用封裝材料封裝。
[0021]本發明的半導體器件的封裝方法，步驟2中所述芯片通過粘合或焊接的方式連接于所述凹形基片上。
[0022]有益效果:由于采用以上技術方案，本發明通過設計固定芯片的凹形基片，利用絕緣層填充基片與芯片間隙，在芯片和基片上表面沉積絕緣層并制作金屬電極以連接基片和芯片，實現芯片封裝。采用金屬電極代替金屬引線，避免了金屬引線短路、塌陷等問題，提高了封裝良率，有利于降低芯片封裝成本。
【附圖說明】
[0023]圖1為現有技術的引線框架封裝結構示意圖；
[0024]圖2為本發明的封裝結構示意圖；
[0025]圖3為本發明的封裝流程示意圖；
[0026]圖4為本發明的封裝結構俯視圖。
【具體實施方式】
[0027]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0028]需要說明的是，在不沖突的情況下，本發明中的實施例及實施例中的特征可以相互組合。
[0029]下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。
[0030]參照圖2，一種芯片封裝結構，其中，包括，
[0031]一引線框架體，引線框架體上包括:
[0032]凹形基片11a，用于承載芯片2a ;
[0033]復數個引腳4a，位于凹形基片I Ia的外圍，每一引腳4a通過一金屬電極5a與芯片2a的輸入輸出焊接點連接。
[0034]本發明通過設計固定芯片的凹形基片，采用金屬電極代替金屬引線，實現芯片的輸入輸出焊接點與每一引腳的連接，避免了金屬引線短路、塌陷等問題。
[0035]本發明的芯片封裝結構，每一引腳包括第一部和第二部，第一部與外部印制電路板連接，第二部通過金屬電極5a連接芯片2a的輸入輸出焊接點。
[0036]本發明的芯片封裝結構，凹形基片Ila的凹陷深度大于芯片2a的厚度。
[0037]本發明的芯片封裝結構，芯片2a與凹形基片Ila底部之間設有粘接薄膜層6a，粘接薄膜層6a的厚度與芯片2a的厚度之和等于凹形基片Ila的深度。
[0038]本發明的芯片封裝結構，凹形基片Ila的底部沿封裝結構的表面設置。可以增加芯片與外部的散熱面積，有利于提升芯片封裝結構的熱性能。
[0039]本發明的芯片封裝結構，形成金屬電極5a后，通過封裝材料7a封裝以得到本發明的芯片封裝結構。
[0040]本發明還提供一種芯片封裝結構的封裝方法，用于制備上述的芯片封裝結構，包括以下步驟:
[0041]步驟1，通過半導體工藝形成一具有凹形基片的引線框架體，引線框架體上分布復數個引腳；
[0042]步驟2，通過一預定工藝將芯片固定于凹形基片中，芯片的邊緣與凹形基片的側壁之間形成間隙；
[0043]步驟3，于間隙中沉積絕緣層；
[0044]步驟4，于芯片和凹形基片的上表面沉積多個金屬電極，每一金屬電極用于連接芯片的輸入輸出焊接點與一引腳；
[0045]步驟5，采用封裝材料封裝。
[0046]具體步驟，參照圖3所示，將芯片粘接于凹形基片中，可以采用銀漿在常溫下將芯片與凹形基片粘接，再加熱固化處理，或者Au-Si合金焊接法等其他焊接方法；步驟si中，芯片與凹形基片之間的粘接薄膜層的高度應使得芯片粘接后上表面與凹形基片的側壁齊平;
[0047]步驟s2，于芯片和凹形基片的側壁之間的間隙中沉積絕緣層；
[0048]步驟S3，于芯片的第一設定位置處與相對應的引腳之間沉積第一金屬電極；
[0049]步驟s4，于芯片的第二設定位置處與相對應的引腳之間沉積第二金屬電極；
[0050]依據引腳的數量，會包含多次沉積步驟，實現芯片的輸入輸出焊接點與相對應的引腳，在此不做贅述。
[0051]步驟s5，于金屬電極之間沉積絕緣層。并于步驟s5之后，采用封裝材料封裝。
[0052]本發明采用金屬電極代替金屬引線，避免了金屬引線短路、塌陷等問題，提高了封裝良率，有利于降低芯片封裝成本。
[0053]以上所述僅為本發明較佳的實施例，并非因此限制本發明的實施方式及保護范圍，對于本領域技術人員而言，應當能夠意識到凡運用本發明說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護范圍內。
【主權項】
1.一種芯片封裝結構，其特征在于，包括， 一引線框架體，所述引線框架體上包括: 凹形基片，用于承載芯片； 復數個引腳，位于所述凹形基片的外圍，每一所述引腳通過一金屬電極與芯片的輸入輸出焊接點連接。2.根據權利要求1所述的芯片封裝結構，其特征在于，每一引腳包括第一部和第二部，所述第一部用于與外部印制電路板連接，所述第二部通過所述金屬電極連接所述芯片的輸入輸出焊接點。3.根據權利要求1所述的芯片封裝結構，其特征在于，所述凹形基片的凹陷深度大于所述芯片的厚度。4.根據權利要求1所述的芯片封裝結構，其特征在于，所述芯片與所述凹形基片底部之間設有粘接薄膜層，所述粘接薄膜層的厚度與所述芯片的厚度之和等于所述凹形基片的凹陷深度。5.根據權利要求1所述的芯片封裝結構，其特征在于，所述凹形基片的底部沿所述封裝結構的下表面設置。6.一種芯片封裝結構的制備方法，其特征在于，用于制備權利要求1至5任意一項所述的芯片封裝結構，包括以下步驟: 步驟1，通過半導體工藝形成一具有凹形基片的引線框架體，所述引線框架體上分布復數個引腳； 步驟2，通過一預定工藝將芯片固定于所述凹形基片中，所述芯片的邊緣與所述凹形基片的側壁之間形成間隙； 步驟3，于所述間隙中沉積絕緣層； 步驟4，于所述芯片和所述凹形基片的上表面沉積多個金屬電極，每一金屬電極用于連接所述芯片的輸入輸出焊接點與一所述引腳； 步驟5，采用封裝材料封裝。7.根據權利要求6所述的芯片封裝結構的制備方法，其特征在于，步驟2中所述芯片通過粘接或焊接的方式連接于所述凹形基片上。
【文檔編號】H01L23/495GK105990298SQ201510064082
【公開日】2016年10月5日
【申請日】2015年2月6日
【發明人】朱小榮
【申請人】展訊通信（上海）有限公司