半導體裝置及其制造方法

半導體裝置及其制造方法
【專利摘要】本發明提供一種半導體裝置及其制造方法。半導體裝置具備第1半導體基板、第2半導體基板、第1金屬層、第2金屬層、第3金屬層、第1合金層、以及第2合金層。第1半導體基板與第2半導體基板相互對向。第1金屬層設置在第1半導體基板的第2半導體基板側。第2金屬層設置在第2半導體基板的第1半導體基板側。第3金屬層配置在第1金屬層與第2金屬層之間。第1合金層配置在第1金屬層與第3金屬層之間，且包含第1金屬層的成分與第3金屬層的成分。第2合金層配置在第2金屬層與第3金屬層之間，且包含第2金屬層的成分與第3金屬層的成分。第1及第2金屬層的至少一方為中央部相比其周緣部而向遠離第3金屬層的方向凹陷。
【專利說明】半導體裝置及其制造方法
[0001][相關申請案]
[0002]本申請案享受以日本專利申請案2015-53864號(申請日:2015年3月17日)及日本專利申請案2015-110513號(申請日:2015年5月29日)為基礎申請案的優先權。本申請案通過參照所述基礎申請案而包含基礎申請案的所有內容。
技術領域
[0003]本發明的實施方式涉及一種半導體裝置及其制造方法。
【背景技術】
[0004]近年來，積層有多個半導體基板(芯片)的3維或2.5維的積層型半導體裝置就半導體的高功能化等的觀點而言受到矚目。在積層型半導體裝置的制造制程中，為了將微細且高密度的配線彼此連接，而利用由焊料與障壁層而構成的微小的微凸塊(microbump)而將半導體基板彼此接合。
[0005]若半導體基板的積層數增加，則積層型半導體裝置(封裝)的厚度變厚。為了抑制積層型半導體裝置的厚度，必須使半導體基板彼此的間隔變窄。為了使半導體基板彼此的間隔變窄，以往必須減少半導體基板彼此之間的焊料的量。然而，在焊料的量過少的情況下，由與障壁層的合金化而消耗焊料，由此確保半導體基板的接合所需要的焊料的量變得困難。
[0006]因此，在積層型半導體裝置中，要求抑制半導體裝置的厚度，且將半導體基板(芯片)彼此適當地接合。

【發明內容】

[0007]本發明的實施方式提供一種半導體裝置及其制造方法，能夠抑制厚度且適當地將半導體基板彼此接合。
[0008]本實施方式的半導體裝置具備第I半導體基板、第2半導體基板、第I金屬層、第2金屬層、第3金屬層、第I合金層、以及第2合金層。第I半導體基板與第2半導體基板相互對向。第I金屬層設置在第I半導體基板的第2半導體基板側。第2金屬層設置在第2半導體基板的第I半導體基板側。第3金屬層配置在第I金屬層與第2金屬層之間。第I合金層配置在第I金屬層與第3金屬層之間，且包含第I金屬層的成分與第3金屬層的成分。第2合金層配置在第2金屬層與第3金屬層之間，且包含第2金屬層的成分與第3金屬層的成分。第I及第2金屬層的至少一方為中央部相比其周緣部而向遠離第3金屬層的方向凹陷。
【附圖說明】
[0009]圖1是表示第I實施方式的半導體裝置I的概略剖視圖。
[0010]圖2是表示在第I實施方式中，與障壁層的中央部中的凹入的深度對應的焊料層的空隙的產生狀況的圖。
[0011]圖3A、3B是表示圖1的半導體裝置I的制造方法的概略剖視圖。
[0012]圖4A、4B是表示第I實施方式的第I變化例的半導體裝置I的制造方法的概略剖視圖。
[0013]圖5A、5B是表示第I實施方式的第2變化例的半導體裝置I的制造方法的概略剖視圖。
[0014]圖6A、6B是表示第I實施方式的第3變化例的半導體裝置I的制造方法的概略剖視圖。
[0015]圖7是表示第2實施方式的半導體裝置I的概略剖視圖。
[0016]圖8是表示第2實施方式的變化例的半導體裝置I的概略剖視圖。
【具體實施方式】
[0017]以下，參照附圖對本發明的實施方式進行說明。本實施方式并不限定本發明。
[0018](第丨實施方式)
[0019]圖1是表示第I實施方式的半導體裝置I的概略剖視圖。如圖1所示，半導體裝置I具備相互對向的第I半導體基板11與第2半導體基板12。
[0020]另外，半導體裝置I在第I半導體基板11的表面Ila(圖1中的上表面)依序具備第I焊墊電極121、作為絕緣層的一例的第I鈍化層131、第I基底金屬層141、以及作為第I金屬層的一例的第I障壁層151。第I障壁層151設置在第I半導體基板11，且面對第2半導體基板12。也就是說，第I障壁層151設置在第I半導體基板11的第2半導體基板12側。
[0021]另外，半導體裝置I在第2半導體基板12的表面12a(圖1中的下表面)依序具備第2焊墊電極122、第2鈍化層132、第2基底金屬層142、以及作為第2金屬層的一例的第2障壁層152。第2障壁層152設置在第2半導體基板12，且面對第I障壁層151。也就是說，第2障壁層152設置在第2半導體基板12的第I半導體基板11側。
[0022]另外，半導體裝置I在第I障壁層151與第2障壁層152之間，具備接合層16(接合部)。接合層16從第I障壁層151側起依序具備第I合金層161、作為第3金屬層的一例的焊料層163、及第2合金層162。也就是說，焊料層163配置在第I障壁層151與第2障壁層152之間。第I合金層161配置在第I障壁層151與焊料層163之間。第2合金層162配置在第2障壁層152與焊料層163之間。
[0023]第I焊墊電極121配置在第I半導體基板11的表面Ila上。第I焊墊電極121與形成在第I半導體基板11的未圖示的元件或配線電連接。同樣地，第2焊墊電極122配置在第2半導體基板12的表面12a上。第2焊墊電極122與形成在第2半導體基板12的未圖示的元件或配線電連接。第I及第2焊墊電極121、122例如也可為Cu電極等。
[0024]第I鈍化層131以被覆第I焊墊電極121的周緣部(周邊部)的方式配置在該周緣部上。同樣地，第2鈍化層132以被覆第2焊墊電極122的周緣部的方式配置在該周緣部上。第I及第2鈍化層131、132例如為SiN膜。第I及第2鈍化層131、132進而也可包含S12或聚酰亞胺樹脂。
[0025]第I基底金屬層141以被覆第I焊墊電極121的中央部及第I鈍化層131的方式，配置在該中央部及第I鈍化層131上。同樣地，第2基底金屬層142以被覆第2焊墊電極122的中央部及第2鈍化層132的方式，配置在該中央部及第2鈍化層132上。
[0026]通過將第I鈍化層131配置在第I焊墊電極121的周緣部上，而位于第I鈍化層131的上層的第I基底金屬層141的周緣部(周邊部)相對于第I基底金屬層141的中央部向焊料層163側突出。同樣地，通過將第2鈍化層132配置在第2焊墊電極122的周緣部上，而位于第2鈍化層132的上層的第2基底金屬層142的周緣部相對于第2基底金屬層142的中央部向焊料層163側突出。基底金屬層141、142的周緣部的突出形狀反映于下述障壁層151、152的周緣部151a、152a的突出形狀。
[0027]第I及第2基底金屬層141、142例如也可為Au層等。
[0028]第I障壁層151以被覆第I基底金屬層141的方式配置在第I基底金屬層141上。第I障壁層151防止焊料層163向第I基底金屬層141側擴散。第2障壁層152以被覆第2基底金屬層142的方式配置在第2基底金屬層142上。第2障壁層152防止焊料層163向第2基底金屬層142側擴散。第I及第2障壁層151、152例如也可為Ni層。
[0029]焊料層163例如也可由成分中包含Sn、Pb等低熔點材料的共晶合金而構成。具體而言，焊料層163也可為SnAg、SnCu、SnPb等。
[0030]第I合金層161包含第I障壁層151的成分與焊料層163的成分。具體而言，第I合金層161是在利用焊料層163將第I障壁層151(第I半導體基板11)與第2障壁層152(第2半導體基板12)接合時，通過將第I障壁層151的一部分與焊料層163的一部分合金化而形成的層。同樣地，第2合金層162包含第2障壁層152的成分與焊料層163的成分。具體而言，第2合金層162是在利用焊料層163將第I障壁層151與第2障壁層152接合時，通過將第2障壁層152的一部分與焊料層163的一部分合金化而形成的層。
[0031]第I合金層161的材質與第2合金層162的材質也可相互相同。例如，第I及第2合金層161、162也可為焊料與Ni的合金層。此外，在第I障壁層151與第2障壁層152在材質上互不相同的情況下，第I合金層161與第2合金層162也在材質上互不相同。
[0032]第I障壁層151在其周緣部(周邊部)151a向焊料層163側突出。也就是說，第I障壁層151為中央部151b相比周緣部151a而向遠離焊料層163的方向凹陷。若進而換句話說，則第I障壁層151具有在中央部151b向第I半導體基板11側凹入的凹階差形狀。
[0033]第I障壁層151在其周緣部151a配置在第I鈍化層131的上方。也就是說，第I障壁層151的周緣部151a被覆向焊料層163側突出的第I基底金屬層141的周緣部。通過被覆第I基底金屬層141的周緣部，即便第I障壁層151的周緣部151a相對于中央部151b而厚度不厚，也能夠向焊料層163側突出。因此，不需要調整第I障壁層151的厚度也可簡便地形成周緣部151a的突出形狀。
[0034]第2障壁層152在其周緣部(周邊部)152a向焊料層163側突出。也就是說，第2障壁層152為中央部152b相比周緣部152a而向遠離焊料層163的方向凹陷。若進而換句話說，則第2障壁層152具有在中央部152b向第2半導體基板12側凹入的凹階差形狀。
[0035]第2障壁層152在其周緣部152a配置在第2鈍化層132的上方(圖1中的下方)。也就是說，第2障壁層152的周緣部152a被覆向焊料層163側突出的第2基底金屬層142的周緣部。通過被覆第2基底金屬層142的周緣部，即便第2障壁層152的周緣部152a相對于中央部152b而厚度不厚，也能夠向焊料層163側突出。因此，也能夠簡便地形成周緣部152a的突出形狀。
[0036]就充分確保焊料層163的厚度的觀點而言，第I障壁層151的中央部151b與第2障壁層152的中央部152b之間隔dl優選為8μπι以上。另外，就抑制第I半導體基板11與第2半導體基板12之間隔(也就是說，半導體裝置I的厚度)的觀點而言，第I障壁層151的周緣部151a與第2障壁層152的周緣部152a之間隔d2優選為未達8μπι。
[0037]在若接合層16僅由合金層161、162構成的情況下，難以將第I半導體基板11與第2半導體基板12適當地接合。原因在于，由合金層161、162與障壁層151、152的合金化而消耗焊料層163，另外，在合金化時產生空隙或裂縫，所以電氣、機械性的連接功能變差。另外，在若障壁層151、152的表面兩者均平坦的情況下，為了在障壁層151、152彼此之間確保充分的厚度(量)的焊料層163，而必須擴大障壁層151、152彼此的間隔。然而，通過將障壁層151、152彼此的間隔擴大，而難以抑制半導體裝置I的厚度。另外，若焊料層163的厚度增加，則焊料層163從障壁層151、152間流出而到達周圍的其他焊料層163，由此產生焊墊電極121彼此的短路的風險提尚。
[0038]相對于此，在本實施方式中，由于能夠在第I合金層161與第2合金層162之間保留合金化未消耗的焊料層163，所以能夠將第I半導體基板11與第2半導體基板12適當地接合(電氣、機械性地連接)。另外，在本實施方式中，通過使障壁層151、152的中央部151b、152b凹入，即便縮小障壁層151、152的周緣部151a、152a彼此的間隔d2，也能夠在中央部151b、152b彼此之間穩定地保持充分的厚度的焊料層163。
[0039]因此，根據本實施方式的半導體裝置I，抑制半導體裝置I的厚度，且能夠將半導體基板11、12彼此適當地接合。
[0040]圖2是表示在第I實施方式中，與障壁層151、152的中央部151b、152b中的凹入的深度d3對應的焊料層163的空隙V(參照圖1)的產生狀況的圖。此外，圖2的“〇”表示焊料層163未產生空隙V。圖2的“Λ”表示焊料層163的一部分產生了空隙V。圖2的“X”表示焊料層163的大部分產生了空隙V。如圖2所示，若深度d3為4.Ομπι，則存在中央部151b與152b間的焊料層163的一部分產生空隙V的情況。另外，若深度d3為4.2μπι以上，則存在中央部151b與152b間的焊料層163的大部分產生空隙的情況，另外，也存在產生裂縫的情況。相對于此，若深度d3為3.5μπι以下，則幾乎不產生空隙或裂縫。因此，就抑制空隙或裂縫的觀點而言，障壁層151、152的中央部15比、15213中的凹入的深度(13優選為3.54111以下。
[0041]其次，對具有所述構成的半導體裝置I的制造方法進行說明。圖3是表示圖1的半導體裝置I的制造方法的概略剖視圖。具體而言，圖3Α是表示利用焊料層163接合前的半導體基板11、12的概略剖視圖。圖3Β是表示利用焊料層163接合后的半導體基板11、12的概略剖視圖。
[0042]首先，如圖3Α所示，使在障壁層151、152的表面151(3、152(:形成有焊料層163的半導體基板11、12彼此在未圖示的回流焊爐內相互對向。此外，焊料層163例如也可由電解鍍敷制程而形成。障壁層151、152與焊料層163也可構成微凸塊。
[0043]其次，在使形成在障壁層151、152的焊料層163彼此接觸的狀態下，將兩焊料層163加熱而熔融。然后，通過將已熔融的焊料層163冷卻并固化，而如圖3Β所示，利用焊料層163將半導體基板11、12彼此接合。
[0044]此時，第I障壁層151的一部分與第I障壁層151側的焊料層163的部位合金化為第I合金層161。另外，第2障壁層152的一部分與第2障壁層152側的焊料層163的部位合金化為第2合金層162。另一方面，通過使障壁層151、152的中央部151b、152b凹入，而中央部151b、152b彼此之間的焊料層163的厚度較厚。由于厚度較厚，即便中央部151b、152b彼此之間的焊料層163—部分與障壁層151、152合金化，而剩余部分未合金化也能夠維持充分的厚度。另外，由于能夠避免焊料層163向第I障壁層151的側方流出而到達周邊的第I焊墊電極121，所以能夠防止相鄰的第I焊墊電極121彼此的短路。
[0045]如以上所述，根據第I實施方式的半導體裝置I的制造方法，通過使障壁層151、152的中央部151b、152b凹陷(也就是說，使障壁層151、152的周緣部151a、152a突出)，而抑制半導體裝置I的厚度，且能夠將半導體基板11、12彼此適當地接合。
[0046](第I變化例)
[0047]其次，作為第I實施方式的第I變化例，對第2障壁層152的表面平坦的半導體裝置I的例進行說明。此外，在說明第I變化例時，關于與圖1對應的構成部使用相同的符號而省略重復的說明。圖4是表示第I實施方式的第I變化例的半導體裝置I的制造方法的概略剖視圖。具體而言，圖4A是表示利用焊料層163接合前的半導體基板11、12的概略剖視圖。圖4B是表示利用焊料層163接合后的半導體基板11、12的概略剖視圖。
[0048]如圖4所示，第I變化例的半導體裝置I相對于圖1的半導體裝置I，在第2障壁層152的表面152c平坦(也就是說，中央部不凹陷)的方面不同。另外，如圖4A所示，在第I變化例中，在半導體基板11、12的接合前，在第2障壁層152的表面152c設置Au等高導電率的金屬層17來代替焊料層163。
[0049]在第I變化例中，第I障壁層151的中央部151b凹陷。因此，如圖4B所示，在半導體基板11、12的接合后，抑制障壁層151、152彼此的間隔，且在障壁層151、152的中央部151b、152b彼此之間能夠確保合金化未消耗的充分的厚度的焊料層163。
[0050]因此，在第I變化例中，也抑制半導體裝置I的厚度，且能夠將半導體基板11、12彼此適當地接合。另外，在第I變化例中，通過使焊料層163包含高導電率的金屬層17的成分，也能夠提高焊料層163的導電率。另外，由于金屬層17與焊料層163相比厚度較薄，所以能夠進一步抑制半導體裝置I的厚度。
[0051](第2變化例)
[0052]其次，作為第I實施方式的第2變化例，對將鈍化層131、132形成得較厚的半導體裝置I的例進行說明。此外，在說明第2變化例時，關于與圖1對應的構成部使用相同的符號而省略重復的說明。圖5是表示第I實施方式的第2變化例的半導體裝置I的制造方法的概略剖視圖。具體而言，圖5A是表示利用焊料層163接合前的半導體基板11、12的概略剖視圖。圖5B是表示利用焊料層163接合后的半導體基板11、12的概略剖視圖。
[0053]如圖5所示，第2變化例的半導體裝置I相對于圖1的半導體裝置I，在將鈍化層131、132形成得較厚的方面不同。
[0054]在第2變化例中，障壁層151、152也是在中央部151b、152b凹入。因此，如圖5B所示，在半導體基板11、12的接合后，抑制障壁層151、152彼此的間隔，且在障壁層151、152的中央部151b、152b彼此之間，能夠確保合金化未消耗的充分的厚度的焊料層163。因此，在第2變化例中，也抑制半導體裝置I的厚度，且能夠將半導體基板11、12彼此適當地接合。
[0055](第3變化例)
[0056]其次，作為第I實施方式的第3變化例，對將第I變化例與第2變化例組合的半導體裝置I的例進行說明。此外，在說明第3變化例時，關于與圖1對應的構成部使用相同的符號而省略重復的說明。圖6是表示第I實施方式的第3變化例的半導體裝置I的制造方法的概略剖視圖。具體而言，圖6A是表示利用焊料層163接合前的半導體基板11、12的概略剖視圖。圖6B是表示利用焊料層163接合后的半導體基板11、12的概略剖視圖。
[0057]如圖6所示，第3變化例的半導體裝置I相對于圖1的半導體裝置I，在第2障壁層152的表面152c平坦，且鈍化層131、132較厚的方面不同。另外，如圖6A所示，在第3變化例中，在半導體基板11、12的接合前，在第2障壁層152的表面152c，設置Au等高導電率的金屬層17來代替焊料層163 ο也就是說，第3變化例是第I變化例與第2變化例的組合。
[0058]根據第3變化例，能夠發揮第I變化例與第2變化例的兩者的效果。
[0059](第2實施方式)
[0060]其次，作為第2實施方式，對具備貫通電極的半導體裝置I的實施方式進行說明。此夕卜，在說明第2實施方式時，關于與第I實施方式對應的構成部使用相同的符號而省略重復的說明。圖7是表示第2實施方式的半導體裝置I的概略剖視圖。
[0061 ]如圖7所示，第2實施方式的半導體裝置I具有第1、第2貫通電極1501、1502來代替障壁層151、152，作為第1、第2金屬層。第I貫通電極1501貫通第I半導體基板11。第2貫通電極1502貫通第2半導體基板12。在貫通電極1501、1502與半導體基板11、12之間，形成有障壁金屬膜 1503、1504。
[0062]如圖7所示，第I貫通電極1501在周緣部(周邊部)1501a，向焊料層163側突出。也就是說，第I貫通電極1501為中央部1501b相比周緣部1501a而向遠離焊料層163的方向凹陷。若進而換句話說，則第I貫通電極1501具有在中央部1501b向第I半導體基板11側凹入的凹階差形狀。
[0063]第2貫通電極1502在周緣部(周邊部)1502a，向焊料層163側突出。也就是說，第2貫通電極1502為中央部1502b相比周緣部1502a而向遠離焊料層163的方向凹陷。若進而換句話說，則第2貫通電極1502具有在中央部1502b向第2半導體基板12側凹入的凹階差形狀。
[0064]根據第2實施方式的半導體裝置I，即便是貫通電極1501、1502的周緣部1501a、1502a彼此的間隔變窄，也能夠在貫通電極1501、1502的中央部1501b、1502b彼此之間，確保合金化未消耗的充分的厚度的焊料層163。因此，根據第2實施方式，在使用貫通電極1501、1502的三維安裝中，抑制半導體裝置I的厚度，且能夠將半導體基板11、12彼此適當地接合。此外，在第2實施方式中，也可將貫通電極1501、1502的一方變更為焊墊電極等貫通電極1501、1502以外的電極。
[0065](變化例)
[0066]其次，作為第2實施方式的變化例，對利用硅穿孔(TSV)的三維安裝的例進行說明。此外，在說明本變化例時，關于與圖7對應的構成部使用相同的符號而省略重復的說明。圖8是表示第2實施方式的變化例的半導體裝置I的概略剖視圖。
[0067]如圖8所示，本變化例的半導體裝置I具備BGA(Ball Grid Array，球柵陣列)基板
101、以及在BGA基板101上隔著凸塊107、108而搭載(接合、連接)的多層(3個以上)的硅芯片
102、103_1?6、104(半導體基板)。各硅芯片102、103_1?6、104以在半導體裝置1的厚度方向D具有間隔的方式積層配置。可在各硅芯片102、103_1?6、104，形成未圖示的配線或半導體元件(元件)。
[0068]在BGA基板101的上表面，形成有IC(integrated circuit，集成電路)芯片106。另一方面，在BGA基板101的下表面，形成有凸塊105。
[0069]多層硅芯片中最下層的硅芯片102(以下，也稱為連接配線芯片)在下表面，具備用以與BGA基板101連接的配線109。配線109隔著第I凸塊107而與BGA基板101的上表面連接。另外，配線109隔著第2凸塊108而與形成在BGA基板101的上表面的IC芯片106連接。另外，連接配線芯片102由TSV15_1貫通。
[0070]連接配線芯片102的上層的多層硅芯片103_1、103_2、103_3、103_4、103_5、103_6(以下，也稱為中間芯片)位于上層的硅芯片與下層的硅芯片之間(中間)。各中間芯片103_1?6由TSV15_2?7貫通。
[0071 ] 最上層的硅芯片104(以下，也稱為基礎芯片)不具備TSV。
[0072]在厚度方向D(上下)相鄰的TSV彼此由與圖7相同的接合層16接合。
[0073]在厚度方向D相鄰的TSV中下層側的TSV為圖7所示的第I貫通電極1501的一例。另一方面，上層側的TSV為第2貫通電極1502的一例。例如，TSV15_2相對于下層的TSV15_1為第2貫通電極1502，相對于上層的TSV15_3為第I貫通電極1501。
[0074]另外，由下層側的TSV貫通的硅芯片為第I半導體基板11的一例，由上層側的TSV貫通的硅芯片為第2半導體基板12的一例。也就是說，第I半導體基板11及第2半導體基板12為3個以上的半導體基板(硅芯片102、101 j?6、104)中的相鄰的任意的2個半導體基板。例如，娃芯片103_1相對于下層(厚度方向D的一側)的娃芯片102為第2半導體基板12，相對于上層(厚度方向D的另一側)的硅芯片103_2為第I半導體基板11。
[0075]另外，在相鄰的硅芯片之間，設置有樹脂1010。另外，樹脂1010間的空間由密封樹脂1010-2填充。
[0076]此種半導體裝置I能夠隔著凸塊105而搭載未圖示的電路基板。
[0077]根據本變化例的半導體裝置I，即便使相鄰的TSV15的周緣部彼此的間隔變窄，也能夠在TSV15的中央部彼此之間，確保合金化未消耗的充分的厚度的焊料層163。因此，根據本變化例，在使用TSV的三維安裝中，抑制半導體裝置I的厚度，能夠將硅芯片彼此適當地連接。
[0078]對本發明的幾個實施方式進行了說明，但這些實施方式是作為例而提示的，并不意圖限定發明的范圍。這些實施方式能夠以其他的各種方式實施，在不脫離發明的主旨的范圍內，能夠進行各種省略、置換、變更。這些實施方式或實施方式的變化與包含在發明的范圍或主旨同樣地，包含在權利要求書所記載的發明與其均等的范圍中。
[0079][符號的說明]
[0080]I半導體裝置[0081 ] 11 第I半導體基板
[0082]12第2半導體基板
[0083]151第I障壁層
[0084]152第2障壁層
[0085]161第I合金層
[0086]162第2合金層
[0087]163焊料層
【主權項】
1.一種半導體裝置，其特征在于具備: 相互對向的第I及第2半導體基板； 第I金屬層，設置在所述第I半導體基板的所述第2半導體基板側； 第2金屬層，設置在所述第2半導體基板的所述第I半導體基板側； 第3金屬層，配置在所述第I金屬層與所述第2金屬層之間； 第I合金層，配置在所述第I金屬層與所述第3金屬層之間，且包含所述第I金屬層的成分與所述第3金屬層的成分；以及 第2合金層，配置在所述第2金屬層與所述第3金屬層之間，且包含所述第2金屬層的成分與所述第3金屬層的成分;且 所述第I及第2金屬層的至少一方為中央部相比其周緣部而向遠離所述第3金屬層的方向凹陷。2.根據權利要求1所述的半導體裝置，其特征在于具備: 焊墊電極，配置在面對所述第2半導體基板的所述第I半導體基板的表面上、與面對所述第I半導體基板的所述第2半導體基板的表面上的至少一方； 絕緣層，配置在所述焊墊電極的周緣部上；以及 基底金屬層，配置在所述焊墊電極的中央部上及所述絕緣層上;且 所述第3金屬層為焊料層， 所述第I及第2金屬層的至少一方為配置在所述基底金屬層上的障壁層， 所述障壁層為中央部相比其周緣部而向遠離所述第3金屬層的方向凹陷。3.根據權利要求2所述的半導體裝置，其特征在于:所述障壁層在其周緣部配置在所述絕緣層的上方。4.根據權利要求1所述的半導體裝置，其特征在于:所述第3金屬層為焊料層， 所述第I及第2金屬層的至少一方為貫通所述第I或第2半導體基板的貫通電極。5.根據權利要求1所述的半導體裝置，其特征在于:所述第I及第2金屬層的至少一方含有Ni。6.根據權利要求1所述的半導體裝置，其特征在于具備相互對向的3個以上的半導體基板， 所述第I及第2半導體基板為所述3個以上的半導體基板中的相鄰的任意2個半導體基板。7.一種半導體裝置的制造方法，其特征在于具備: 將具有第I金屬層的第I半導體基板、與具有第2金屬層的第2半導體基板，利用配置在所述第I金屬層與所述第2金屬層之間的第3金屬層予以接合；以及 形成半導體裝置，該半導體裝置具有第I合金層、第2合金層及所述第3金屬層的剩余部分，所述第I合金層是將所述第I金屬層的一部分與所述第I金屬層側的所述第3金屬層的部位合金化而成，所述第2合金層是將所述第2金屬層的一部分與所述第2金屬層側的所述第3金屬層的部位合金化而成;且 所述第I及第2金屬層的至少一方為中央部相比其周緣部而向遠離所述第3金屬層的方向凹陷。
【文檔編號】H01L21/60GK105990292SQ201510849120
【公開日】2016年10月5日
【申請日】2015年11月27日
【發明人】右田達夫, 小木曾浩二
【申請人】株式會社東芝