半導體結構與其制備方法

半導體結構與其制備方法
【專利摘要】本發明公開了一種半導體結構與其制備方法。該半導體結構包含基板、第一穿孔與第二穿孔。第一穿孔設置在基板中并填充導電材料，而第二穿孔同樣設置在基板中并填充絕緣材料，且絕緣材料的楊氏模量小于導電材料的楊氏模量以平衡導電材料產生的應力。借此，絕緣材料可具有優異的彈性以平衡或抵消導電材料產生的應力并防止基板產生翹曲。
【專利說明】
半導體結構與其制備方法
技術領域
[0001]本發明涉及一種半導體結構，特別涉及一種能防止晶圓產生翹曲的半導體結構。
【背景技術】
[0002]為提高集成電路的性能與功能性，三維(three-dimens1nal, 3D)堆疊技術已廣泛用在次世代的集成電路封裝。其中，娃穿孔(through silicon vias, TSV's)通常用于建立三維堆疊結構，并還在接合后對三維堆疊結構進行切割或研磨工藝過程。
[0003]然而，在熱循環階段時，基板與制備在其中的內部元件之間熱性質的差異將造成界面性質的下降，并使晶圓產生翹曲，這將會顯著影響內部元件的電性能。
[0004]因此，業界亟需一種改良的半導體結構與其制備方法，以降低晶圓翹曲的風險，進而增加半導體結構的良率。

【發明內容】

[0005]本發明的目的之一在于，提供一種半導體結構與其制備方法，以降低晶圓翹曲的風險，進而增加半導體結構的良率。
[0006]本發明的一個方面在于，提供一種半導體結構，其包含基板、第一穿孔與第二穿孔。第一穿孔設置在基板中并填充導電材料，而第二穿孔同樣設置在基板中并填充絕緣材料，且絕緣材料的楊氏模量小于導電材料的楊氏模量以平衡導電材料產生的應力。
[0007]根據本發明部分實施方式，導電材料包含銅、鎢、多晶硅或其組合。
[0008]根據本發明部分實施方式，導電材料的楊氏模量大于llOGPa。
[0009]根據本發明部分實施方式，絕緣材料的楊氏模量小于lOOGPa。
[0010]根據本發明部分實施方式，絕緣材料的楊氏模量介于約5GPa至約10GPa之間。
[0011]根據本發明部分實施方式，絕緣材料的楊氏模量介于約5GPa至約50GPa之間。
[0012]根據本發明部分實施方式，絕緣材料包含旋涂式玻璃、旋涂式介電材料、聚酰亞胺、二氧化硅或其組合。
[0013]根據本發明部分實施方式，第二穿孔填充具有不同楊氏模量的絕緣材料，以在第二穿孔中形成多層結構。
[0014]根據本發明部分實施方式，第一穿孔與第二穿孔具有相同的深度。
[0015]根據本發明部分實施方式，第一穿孔與第二穿孔具有不同的深度。
[0016]根據本發明部分實施方式，基板包含第一表面以及與第一表面相對的第二表面。
[0017]根據本發明部分實施方式，第一穿孔與第二穿孔自第一表面延伸至第二表面。
[0018]根據本發明部分實施方式，第一穿孔與第二穿孔自第二表面延伸至第一表面。
[0019]根據本發明部分實施方式，第二穿孔環繞第一穿孔。
[0020]本發明的另一個方面在于，提供一種半導體結構，其包含基板、主動穿孔以及虛設穿孔。基板具有主動區以及環繞主動區的虛設區，主動穿孔設置在主動區中并填充導電材料，虛設穿孔則設置在虛設區中并填充絕緣材料，且絕緣材料的楊氏模量小于lOOGPa。
[0021]本發明的另一個方面在于，提供一種制備半導體結構的方法，包含下列步驟。先在基板中形成第一穿孔與第二穿孔，并在第二穿孔中填充絕緣材料，且絕緣材料的楊氏模量小于lOOGPa，且還在第一穿孔中填充導電材料。
[0022]根據本發明部分實施方式，在基板中形成第一穿孔與第二穿孔包含下列步驟。先在基板上形成遮罩，并通過遮罩移除部分基板以形成第一穿孔與第二穿孔。
[0023]根據本發明部分實施方式，在第一穿孔中填充導電材料與在第二穿孔填充絕緣材料包含下列步驟。在第一穿孔上覆蓋光阻，并在第二穿孔中填充絕緣材料。接著移除光阻，接著在第一穿孔中填充導電材料。
[0024]根據本發明部分實施方式，在第一穿孔中填充導電材料與在第二穿孔填充絕緣材料包含下列步驟。在第一穿孔與第二穿孔中填充絕緣材料，接著在第二穿孔上覆蓋光阻。再移除第一穿孔中的絕緣材料，并且在第一穿孔中填充導電材料。
[0025]根據本發明部分實施方式，第一穿孔與第二穿孔同時形成。
[0026]本發明提供的半導體結構的特征在于使用第二穿孔以平衡填充導電材料時產生的應力，且第二穿孔中填充的絕緣材料的楊氏模量小于lOOGPa。借此，絕緣材料可具有優異的彈性以平衡或抵消導電材料產生的應力并防止基板產生翹曲。
【附圖說明】
[0027]為讓本發明的上述和其他目的、特征、優點與實施例能更明顯易懂，附圖的詳細說明如下:
[0028]圖1為依據本發明的部分實施方式中，一種半導體結構的俯視圖；
[0029]圖2A為依據本發明的部分實施方式中，圖1的半導體結構沿著AA剖線的剖視圖；
[0030]圖2B為依據本發明的其他部分實施方式中，圖1的半導體結構沿著AA剖線的剖視圖；
[0031]圖2C為依據本發明的其他部分實施方式中，圖1的半導體結構沿著AA剖線的剖視圖；
[0032]圖3A至3G為依據本發明的部分實施方式中，圖2A的半導體結構在工藝過程各個階段的剖面圖；
[0033]圖4A至4G為依據本發明的其他部分實施方式中，圖2A的半導體結構在工藝過程各個階段的剖面圖；以及
[0034]圖5A至為依據本發明的部分實施方式中，半導體結構在工藝過程各個階段的剖面圖。
【具體實施方式】
[0035]之后將以示例附圖以詳細描述本發明的各種實施方式，且在附圖和說明書中使用相同的元件符號以指代相同或相似的部分。
[0036]以下將以附圖公開本發明的多個實施方式，為明確說明起見，許多具體的細節將在以下敘述中一并說明。然而，應了解到，這些具體的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些具體的細節是非必要的。此外，為簡化附圖起見，一些現有慣用的結構與元件在附圖中將以簡單示意的方式表示。
[0037]請參閱圖1，圖1為依據本發明的部分實施方式中，一種半導體結構的俯視圖。半導體結構100包含基板110、第一穿孔120與第二穿孔130。基板110具有主動區112以及環繞主動區112的虛設區114，其中第一穿孔120設置在基板110的主動區112中，而第二穿孔130設置在基板110的虛設區114中。
[0038]繼續參閱圖2A，圖2A為依據本發明的部分實施方式中，圖1的半導體結構沿著AA剖線的剖視圖。如圖2A所示，基板具有第一表面113以及與第一表面113相對的第二表面115，而第一穿孔120與第二穿孔130自第一表面113往第二表面115延伸，但不以此為限。在本發明的其他實施方式中，第一穿孔120與第二穿孔130自第二表面115往第一表面113延伸。
[0039]再者，由于第一穿孔120與第二穿孔130在相同的工藝過程步驟中形成，第一穿孔120與第二穿孔130會具有相同的深度D，但不以此為限。圖2B為依據本發明的其他部分實施方式中，圖1的半導體結構沿著AA剖線的剖視圖。如圖2B所示，第一穿孔120具有第一深度D1，而第二穿孔130具有第二深度D2。在此實施方式中，第一穿孔120與第二穿孔130在不同的工藝過程步驟中形成，因此第一深度Dl并不同于第二深度D2。
[0040]繼續參閱圖2A，第一穿孔120中填充導電材料122，而第二穿孔130中填充絕緣材料132。需注意的是，基板110為半導體晶片，其包含底層、半導體元件位于底層上，多條金屬導線連接至該半導體元件，以及內金屬介電層(inter-metal dielectric (IMD) layer)覆蓋這些金屬導線。在本發明的部分實施方式中，底層的材質為硅，而導電材料122填充至第一穿孔120中以在主動區112中形成主動娃穿孔(through silicon via, TSV)，且絕緣材料132填充至第二穿孔130中以在虛設區114中形成虛設硅穿孔。此外，第一穿孔120中的導電材料122還接觸前述的金屬導線，以將半導體元件的信號傳遞至外部裝置。在本發明的部分實施方式中，導電材料122包含銅、鎢、多晶硅或其組合，但不以此為限，其他合適的導電材料亦可用于填充第一穿孔120。
[0041]然而，在填充導電材料122時通常會造成基板110的翹曲，這是由于基板110與導電材料122間的熱膨脹系數不同，因而在后續工藝過程中會產生不平衡的應力造成基板110翹曲。為解決此問題，本發明通過形成第二穿孔130以平衡填充導電材料122時所產生的應力。如前所述，絕緣材料132填充至第二穿孔130中，其中絕緣材料132的楊氏模量E2小于導電材料122的楊氏模量El以平衡導電材料122產生的應力。楊氏模量的計算方式為將拉伸應力σ除以拉伸應變ε，在施加相同的拉伸應力σ，楊氏模量較小的絕緣材料132將具有較大拉伸應變ε，這代表絕緣材料的材質較軟且有彈性，因而能平衡或抵消導電材料122產生的應力以防止基板110產生翹曲。
[0042]由于絕緣材料132的楊氏模量Ε2小于導電材料122的楊氏模量El，借此楊氏模量Ε2夠小而能達到優異的彈性。在本發明的部分實施方式中，導電材料122的楊氏模量El大于llOGPa，而絕緣材料132的楊氏模量E2小于lOOGPa。在本發明的其他部分實施例中，絕緣材料132的楊氏模量E2介于約5GPa至約10GPa之間。在本發明的其他部分實施例中，絕緣材料132的楊氏模量E2介于約5GPa至約50GPa之間。
[0043]如前所述，第二穿孔130中填充絕緣材料132以形成虛設硅穿孔，且虛設硅穿孔并未連接至基板中的任何內部元件。在本發明的部分實施方式中，絕緣材料132包含旋涂式玻璃、旋涂式介電材料、聚酰亞胺、二氧化硅或其組合。另一方面，這些第二穿孔130(虛設硅穿孔)可如圖1所示環繞著第一穿孔120(主動硅穿孔)，但不以此為限。在本發明的其他部分實施方式中，第二穿孔130可位于虛設區114中的任何位置，例如位于基板110的四個角落。
[0044]請繼續參閱圖2C，圖2C為依據本發明的其他部分實施方式中，圖1的半導體結構沿著AA剖線的剖視圖。如圖2C所示，第一穿孔120與第二穿孔130自第一表面113往第二表面115延伸，且具有楊氏模量El的導電材料122填充至第一穿孔122中。圖2A與圖2C的差別在于，圖2C的第二穿孔130中填充多種絕緣材料，且這些絕緣材料具有不同的楊氏模量以在第二穿孔130中形成多層結構。如圖2C所示，第一絕緣材料132與第二絕緣材料134均填充至第二穿孔130中以在其中形成雙層結構。第二絕緣材料134環繞第一絕緣材料132，且第一絕緣材料132的楊氏模量E2與第二絕緣材料134的楊氏模量E3均小于導電材料122的楊氏模量El。借此，第一絕緣材料132與第二絕緣材料134的材質較軟且有彈性，因而能平衡或抵消導電材料122產生的應力以防止基板110產生翹曲。
[0045]在本發明的部分實施方式中，楊氏模量E2與楊氏模量E3均小于lOOGPa。在本發明的其他部分實施例中，楊氏模量E2與楊氏模量E3均介于約5GPa至約10GPa之間。在本發明的其他部分實施例中，楊氏模量E2與楊氏模量E3均介于約5GPa至約50GPa之間。
[0046]此外，楊氏模量E2不同于楊氏模量E3。如圖2C所示，環繞第一絕緣材料132的第二絕緣材料134具有較大的楊氏模量。借此，第二絕緣材料134可作為緩沖層以防止第一絕緣材料132產生瞬間形變，進而增加半導體結構100的效率。在本發明的其他實施方式中，楊氏模量E2亦可大于楊氏模量E3。
[0047]請接著參閱圖3A至3G以進一步理解圖2A中的半導體結構的制備過程。圖3A至3G為依據本發明的部分實施方式中，圖2A的半導體結構在工藝過程各個階段的剖面圖。
[0048]如圖3A所示，在基板110中形成第一穿孔120與第二穿孔130。可使用合適的工藝過程，包含光刻工藝過程與蝕刻工藝過程，以在基板110中制備第一穿孔120與第二穿孔130。光刻工藝過程可包含形成覆蓋在基板110上的光阻層(未示出)，并對光阻層進行曝光以形成圖案，接著進行曝光后烘烤工藝過程，再顯影此圖案以在基板110上形成遮罩。之后，前述的遮罩將用于保護部分的基板110，并以蝕刻工藝過程移除基板110的暴露部分以形成第一穿孔120與第二穿孔130。在本發明的部分實施方式中，第一穿孔120與第二穿孔130同時形成。
[0049]繼續參閱圖3B，在第一穿孔120上覆蓋光阻310。光阻310形成在基板110上且填充至第一穿孔120中，并暴露第二穿孔130。換句話說，光阻310保護主動區112中的第一穿孔120。
[0050]繼續參閱圖3C，填充絕緣材料132至第二穿孔130中。絕緣材料132形成在基板110上，且部分的絕緣材料132位于基板110與光阻310上，而另一部分的絕緣材料132位于第二穿孔130中以完全填滿第二穿孔130。此外，光阻310與絕緣材料132共同在基板110上形成厚度Tl。在本發明的部分實施方式中，以化學氣相沉積(CVD)、物理氣相沉積(PVD)或涂布工藝過程形成絕緣材料132，但不以此為限。
[0051]繼續參閱圖3D，減少基板110上的光阻310與絕緣材料132共同形成的厚度。在此步驟中，使用化學機械研磨(CMP)工藝過程或蝕刻工藝過程以移除部分的光阻310與絕緣材料132，并使基板110上的厚度自Tl減少至T2。再者，此步驟還移除光阻310上的絕緣材料132以暴露光阻310。在本發明的部分實施方式中，化學機械研磨工藝過程完全移除基板110上的光阻310與絕緣材料132以將厚度自Tl減少至O。之后，即移除光阻310而形成如圖3E所示的結構。在圖3E中，移除光阻310使第一穿孔120暴露出來。
[0052]繼續參閱圖3F，填充導電材料122至第一穿孔120中。導電材料122形成在基板110上，且部分的導電材料位于基板110與絕緣材料132上，而另一部分的導電材料則位于第一穿孔120中以完全填滿第一穿孔120。在本發明的部分實施方式中，以電鍍、濺鍍或沉積工藝過程以形成導電材料122，但不以此為限。
[0053]繼續參閱圖3G，移除基板110上的導電材料122與絕緣材料132。在此步驟中，使用化學機械研磨工藝過程以完全移除基板110上的導電材料122與絕緣材料132，而形成圖2A所示的半導體結構。
[0054]接著參閱圖4A至4G以進一步理解圖2A中的半導體結構的制備過程。圖4A至4G為依據本發明的其他部分實施方式中，圖2A的半導體結構在工藝過程各個階段的剖面圖。
[0055]如圖4A所示，在基板110中形成第一穿孔120與第二穿孔130。可使用合適的工藝過程，如圖3A中所述的光刻工藝過程與蝕刻工藝過程，以在基板110中制備第一穿孔120與第二穿孔130，細節在此不再詳述。在本發明的部分實施方式中，第一穿孔120與第二穿孔130同時形成。
[0056]繼續參閱圖4B，填充絕緣材料132至第一穿孔120與第二穿孔130中。絕緣材料132形成在基板110上，且部分的絕緣材料132位于第一穿孔120與第二穿孔130中以完全填滿第一穿孔120與第二穿孔130。在本發明的部分實施方式中，以化學氣相沉積(CVD)、物理氣相沉積(PVD)或涂布工藝過程形成絕緣材料132，但不以此為限。
[0057]繼續參閱圖4C，移除基板110上的絕緣材料132。在此步驟中，使用化學機械研磨工藝過程或蝕刻工藝過程以完全移除位于基板I1上方的絕緣材料132。
[0058]繼續參閱圖4D，在第二穿孔130上覆蓋光阻410。光阻410形成在基板110上以保護第二穿孔130中的絕緣材料132。換句話說，光阻410暴露第一穿孔120中的絕緣材料132。
[0059]接著參閱圖4E，移除第一穿孔120中的絕緣材料132以使第一穿孔120中無任何填充物。由于光阻410暴露第一穿孔120中的絕緣材料132，因此可使用濕蝕刻工藝過程以完全移除第一穿孔120中的絕緣材料132，但在光阻410的保護下，第二穿孔130中的絕緣材料132不會被移除而仍余留在第二穿孔130中。在濕蝕刻工藝過程之后，即移除光阻410。
[0060]繼續參閱圖4E，填充導電材料122至第一穿孔120中。導電材料122形成在基板110上，其中部分的導電材料122位于基板110與絕緣材料132上，而另一部分的導電材料122則位于第一穿孔120中以完全填滿第一穿孔120。在本發明的部分實施方式中，以電鍍、濺鍍或沉積工藝過程以形成導電材料122，但不以此為限。
[0061]最后參閱圖4G，移除位于基板110上的導電材料122。在此步驟中，使用化學機械研磨工藝過程以完全移除基板I1上的導電材料122，而形成圖2A所示的半導體結構。
[0062]如前所述，第一穿孔120與第二穿孔130亦可自第二表面115往第一表面113延伸。具體而言，第一穿孔120與第二穿孔130制備在基板110的背面。請參閱圖5A至f5D以進一步理解第一穿孔120與第二穿孔130制備在基板110的背面的實施方式。圖5A至f5D為依據本發明的其他部分實施方式中，半導體結構在工藝過程各個階段的剖面圖。
[0063]如圖5A所示，提供基板110。基板110具有相對的第一表面113與第二表面115。需注意的是，圖5A至f5D為后鉆孔(via last)工藝過程，內連線結構(interconnect) 520已經制備在基板110的第一表面113上，再接著在后續的工藝過程中在基板110的背面形成第一穿孔120與第二穿孔130。此工藝過程先研磨基板110的第二表面115以減少基板110的厚度，并在第二表面115下形成氧化層150。之后，使用雙重鑲嵌蝕刻工藝過程移除部分的氧化層510與部分的基板110，而形成如圖5B所示的暴露內連線結構520的第一穿孔120與第二穿孔130。
[0064]繼續參閱圖5C，填充絕緣材料132至第二穿孔130中。舉例來說，可使用光阻(未示出)保護第一穿孔120，再形成絕緣材料132至第二表面115以完全填充第二穿孔130。此外，還可使用化學機械研磨工藝過程以移除第二表面115上多余的絕緣材料132，并接著移除第一穿孔120中的光阻。
[0065]繼續參閱圖5D，填充導電材料至第一穿孔120中。在移除光阻后即形成導電材料122至第二表面115以完全填充第一穿孔120。借此，導電材料122接觸暴露在第一穿孔120中的內連線結構520而形成電性連接。再者，使用化學機械研磨工藝過程以移除第二表面115上多余的導電材料122，而形成具有主動穿孔與虛設穿孔在其背面的半導體結構。
[0066]由上述本發明實施例可知，本發明優于現有的半導體結構與制備方法，并總結這些優點如下。本發明使用第二穿孔以平衡填充導電材料時產生的應力，且第二穿孔中填充的絕緣材料的楊氏模量小于lOOGPa。借此，絕緣材料可具有優異的彈性以平衡或抵消導電材料產生的應力并防止基板產生翹曲。
[0067]本發明已經相當詳細地描述某些實施方式，但其他的實施方式亦為可能的。因此，所附權利要求的精神和范疇不應限于本文所描述的實施方式。
[0068]雖然本發明已經以實施方式公開如上，然其并非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和范圍內，當可作各種變動與潤飾，因此本發明的保護范圍當視權利要求所界定者為準。
【主權項】
1.一種半導體結構，其特征在于，所述半導體結構包含: 基板； 第一穿孔，其設置在所述基板中并填充導電材料；以及 第二穿孔，其設置在所述基板中并填充絕緣材料，且所述絕緣材料的楊氏模量小于所述導電材料的楊氏模量以平衡導電材料產生的應力。2.如權利要求1所述的半導體結構，其特征在于，所述導電材料包含銅、鎢、多晶硅或其組合。3.如權利要求1所述的半導體結構，其特征在于，所述導電材料的楊氏模量大于IlOGPa04.如權利要求1所述的半導體結構，其特征在于，所述絕緣材料的楊氏模量小于10GPa05.如權利要求4所述的半導體結構，其特征在于，所述絕緣材料的楊氏模量介于5GPa至10GPa之間。6.如權利要求5所述的半導體結構，其特征在于，所述絕緣材料的楊氏模量介于5GPa至50GPa之間。7.如權利要求1所述的半導體結構，其特征在于，所述絕緣材料包含旋涂式玻璃、旋涂式介電材料、聚酰亞胺、二氧化硅或其組合。8.如權利要求1所述的半導體結構，其特征在于，所述第二穿孔填充具有不同楊氏模量的絕緣材料，以在所述第二穿孔中形成多層結構。9.如權利要求1所述的半導體結構，其特征在于，所述第一穿孔與所述第二穿孔具有相同的深度。10.如權利要求1所述的半導體結構，其特征在于，所述第一穿孔與所述第二穿孔具有不同的深度。11.如權利要求1所述的半導體結構，其特征在于，所述基板包含第一表面以及與所述第一表面相對的第二表面。12.如權利要求11所述的半導體結構，其特征在于，所述第一穿孔與所述第二穿孔自所述第一表面延伸至所述第二表面。13.如權利要求11所述的半導體結構，其特征在于，所述第一穿孔與所述第二穿孔自所述第二表面延伸至所述第一表面。14.如權利要求1所述的半導體結構，其特征在于，所述第二穿孔環繞所述第一穿孔。15.一種半導體結構，其特征在于，所述半導體結構包含: 基板，其具有主動區以及虛設區，所述虛設區環繞所述主動區； 主動穿孔，其設置在所述主動區中并填充導電材料；以及 虛設穿孔，其設置在所述虛設區中并填充絕緣材料，且所述絕緣材料的楊氏模量小于10GPa016.一種制備半導體結構的方法，其特征在于，所述制備半導體結構的方法包含: 在基板中形成第一穿孔與第二穿孔； 在所述第二穿孔中填充絕緣材料，且所述絕緣材料的楊氏模量小于10GPa ;以及 在所述第一穿孔中填充導電材料。17.如權利要求16所述的制備半導體結構的方法，其特征在于，在所述基板中形成所述第一穿孔與所述第二穿孔包含: 在所述基板上形成遮罩；以及 通過所述遮罩移除部分所述基板以形成所述第一穿孔與所述第二穿孔。18.如權利要求16所述的制備半導體結構的方法，其特征在于，在所述第一穿孔中填充所述導電材料與在所述第二穿孔中填充所述絕緣材料包含: 在所述第一穿孔上覆蓋光阻； 在所述第二穿孔中填充所述絕緣材料； 移除所述光阻；以及 在所述第一穿孔中填充所述導電材料。19.如權利要求16所述的制備半導體結構的方法，其特征在于，在所述第一穿孔中填充所述導電材料與在所述第二穿孔中填充所述絕緣材料包含: 在所述第一穿孔與所述第二穿孔中填充所述絕緣材料； 在所述第二穿孔上覆蓋光阻； 移除所述第一穿孔中的所述絕緣材料；以及 在所述第一穿孔中填充所述導電材料。20.如權利要求16所述的制備半導體結構的方法，其特征在于，所述第一穿孔與所述第二穿孔同時形成。
【文檔編號】H01L23/48GK105990285SQ201510425590
【公開日】2016年10月5日
【申請日】2015年7月20日
【發明人】施信益, 吳鐵將
【申請人】華亞科技股份有限公司