Mim電容器及其制備方法
【專利摘要】本發明的MIM電容器及其制備方法，包括：提供半導體襯底；在半導體襯底上依次沉積第一底層金屬層、第二底層金屬層以及介質層，第一底層金屬層與第二底層金屬層形成下極板；選擇性刻蝕介質層以及第二底層金屬層，在介質層以及第二底層金屬層中形成若干暴露出第一底層金屬層的溝槽；沉積頂層金屬層，頂層金屬層填充溝槽，并覆蓋介質層，頂層金屬層形成上極板；去除溝槽所在區域內的頂層金屬層以及第一底層金屬層。本發明中，刻蝕介質層以及第二底層金屬層，形成溝槽，頂層金屬層填充溝槽，使得第一底層金屬層與頂層金屬層連接，將第一底層金屬層與第二底層金屬層中聚集的電荷通過頂層金屬層釋放掉，從而避免形成的MIM電容器中產生電弧放電缺陷。
【專利說明】
MIM電容器及其制備方法
技術領域
[0001] 本發明涉及半導體技術領域，尤其涉及一種Μ頂電容器及其制備方法。
【背景技術】
[0002] 隨著半導體技術的迅猛發展，器件特征尺寸不斷縮小，不僅在單個互連層中形成 器件之間的高性能、高密度的連接，而且要在多層之間進行互連。目前，器件之間的連接大 量采用多層互連結構，其中多個互連金屬層互相堆疊，并且層間絕緣層置于其間，然后在層 間絕緣層中形成互連溝槽和連接孔，并采用導電材料例如銅、鎢填充互連溝槽和連接孔，以 形成互連多層金屬層的互連金屬導線。在高端工藝中，由于互連層為金屬互連結構，多層互 連結構的各個金屬層和層間電介質也構成了許多電容，這些電容中即包括在形成多層互連 結構時形成的金屬引線之間、金屬層與層間電介質之間的雜散電容，也包括互連金屬和絕 緣層之間形成的電容。由于互連層的導體為金屬結構，因此在互連層之間形成的電容主要 采用具有金屬-絕緣體-金屬結構的Μ頂電容器。因為金屬-絕緣體-金屬電容器具有較 低的接點阻抗，故其RC值較低，常用于要求高速的集成電路中，其也常見于類比電路、混合 電路等不同應用中。
[0003] 然而，電容器下極板的金屬層表面由于晶界而凹凸不平，在電容器上極板的金屬 層生長過程中，下極板金屬層表面的凹凸不平使得凸出的表面聚集電荷，并且中間的絕緣 層難以將電荷轉移，使得局部聚集的電荷產生尖端放電，形成電弧缺陷，從而影響電容器的 性能，影響產品的良率。
[0004] 為了解決上述問題，一種方法是改變生長過程中采用的功率或者溫度，以減小金 屬晶粒的尺寸，使得金屬層表面的平整度更好，但后續的工藝會在器件表面形成更多的殘 留物；另一種方法是采用介電常數更高的介質層作為中間的絕緣層，從而提高絕緣層的擊 穿電壓，避免尖端放電的影響，但是改變絕緣層會使得Μ頂電容器的電容產生偏移。
【發明內容】
[0005] 本發明的目的在于，提供一種Μ頂電容器及其制備方法，避免Μ頂電容器的電弧放 電缺陷，從而提尚器件的成品率。
[0006] 為解決上述技術問題，本發明提供一種Μ頂電容器及其制備方法，包括：
[0007] 提供半導體襯底；
[0008] 在所述半導體襯底上依次沉積第一底層金屬層、第二底層金屬層以及介質層，所 述第一底層金屬層與所述第二底層金屬層用于形成ΜΙΜ電容器的下極板；
[0009] 選擇性刻蝕所述介質層以及所述第二底層金屬層，在所述介質層以及所述第二底 層金屬層中形成若干暴露出所述第一底層金屬層的溝槽；
[0010] 沉積頂層金屬層，所述頂層金屬層填充所述溝槽，并覆蓋所述介質層，所述頂層金 屬層用于形成Μ頂電容器的上極板；
[0011] 去除溝槽所在區域內的所述頂層金屬層以及所述第一底層金屬層。
[0012] 可選的，所述溝槽的寬度為1. 0 μπι~3. 0 μπι。
[0013] 可選的，所述第一底層金屬層為鋁金屬層，所述第一底層金屬層的厚度為 4000Α-5000Α,
[0014] 可選的，所述第二底層金屬層為氮化鈦，所述第二底層金屬層的厚度為 500Α-800Α。
[0015] 可選的，采用物理氣相沉積的方法生長所述第一底層金屬層與所述第二底層金屬 層。
[0016] 可選的，所述頂層金屬層包括第一頂層金屬層和第二頂層金屬層。
[0017] 可選的，所述第一頂層金屬層為鋁金屬層，所述第一頂層金屬層的厚度為 1000Λ-2000Α,
[0018] 可選的，所述第二頂層金屬層為氮化鈦，所述第二頂層金屬層的厚度為 5Q〇A-80〇A"
[0019] 可選的，所述介質層為氮化硅層，所述介質層的厚度為300A-500A。
[0020] 可選的，所述溝槽位于所述半導體襯底的晶圓切割道區域上。
[0021] 相應的，本發明還提供一種Μ頂電容器，采用上述Μ頂電容器的制備方法形成，Μ頂 電容器包括：
[0022] 半導體襯底；
[0023] 下極板，所述下極板包括依次位于部分所述半導體襯底上的第一底層金屬層和第 二底層金屬層，并且，所述下極板在所述半導體襯底上間隔分布；
[0024] 介質層，所述介質層覆蓋所述下極板；
[0025] 上極板，所述上極板包括依次覆蓋所述介質層的第一頂層金屬層和第二頂層金屬 層。
[0026] 本發明提供的Μ頂電容器及其制備方法，刻蝕介質層以及第二底層金屬層，形成 溝槽，頂層金屬層填充溝槽，使得第一底層金屬層與頂層金屬層連接，將第一底層金屬層中 聚集的電荷通過頂層金屬層釋放掉，從而避免形成的ΜΙΜ電容器中產生電弧放電缺陷。
【附圖說明】
[0027] 圖1為本發明Μ頂電容器制備方法的流程圖；
[0028] 圖2-圖5為本發明Μ頂電容器的制備方法一實施例中各步驟對應的半導體結構 的剖面圖；
[0029] 圖6為本發明Μ頂電容器制備方法另一實施例中形成溝槽結構的剖面圖；
[0030] 圖7為本發明Μ頂電容器制備方法再一實施例中Μ頂電容器的剖面圖。
【具體實施方式】
[0031] 下面將結合示意圖對本發明的Μ頂電容器及其制備方法進行更詳細的描述，其中 表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍 然實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道， 而并不作為對本發明的限制。
[0032] 本發明的核心思想在于，刻蝕介質層以及第二底層金屬層，形成溝槽，頂層金屬層 填充溝槽，使得第一底層金屬層與頂層金屬層連接，將第一底層金屬層與第二底層金屬層 中聚集的電荷通過頂層金屬層釋放掉，避免第一底層金屬層表面局部聚集電荷而產生尖端 放電，從而避免形成的Μ頂電容器中產生電弧放電缺陷，提高器件的成品率。
[0033] 本發明的Μ頂電容器制備方法的流程圖參考圖1所示，并且下文結合圖2-圖7對 本發明的Μ頂電容器及其制備方法進行具體說明。
[0034] 執行步驟S1，參考圖2所示，提供半導體襯底10,在本實施例中，所述半導體襯底 10中不同的區域可以形成有阱區、源區、漏區、淺溝槽隔離結構等，以實現不同的功能，此為 本領域技術人員都可以理解的，在此不在贅述。
[0035] 執行步驟S2,繼續參考圖2所示，在所述半導體襯底10上依次沉積第一底層金屬 層21、第二底層金屬層22以及介質層30,所述第一底層金屬層21與所述第二底層金屬層 22形成Μ頂電容器的下極板20。本發明中，采用物理氣相沉積的方法生長所述第一底層 金屬層21和所述第二底層金屬層22。所述第一底層金屬層21優選為鋁金屬層，并且，所 述第一底層金屬層21還可以含有0. 5%的銅金屬，從而增強導電性。所述第一底層金屬層 21的厚度為4000Α-5000Α,優選為4500Α。所述第二底層金屬層22優選為氮化鈦層，覆 蓋所述第一底層金屬層21，用于改善第一底層金屬層21的接觸性能，所述第二底層金屬層 22的厚度為5()0_Λ-800Α。本實施例中，采用化學氣相沉積的方法生長所述介質層30,優選 的，所述介質層30為氮化硅，所述介質層的厚度為300 Α-500Α。需要說明的是，第一底層 金屬層21的表面由于晶界的作用，使得表面形成圖2中的所示的突起211。
[0036] 執行步驟S3,參考圖3所示，選擇性刻蝕所述介質層30以及所述第二底層金屬層 22至所述第一底層金屬層21，在所述介質層30以及所述第二底層金屬層22中形成若干溝 槽40,并暴露出所述第一底層金屬層21。所述溝槽40的寬度為1.0 μπι-3.0μπι。可以理 解的是，在晶圓結構的制備過程中，并不是每個區域中都需要形成Μ頂電容器，因此，本發 明中，可以在不需要形成Μ頂電容器結構的部分區域形成溝槽40,在后續的工藝中，可以將 溝槽40部分去除。并且，本領域的技術人員可以理解的是，所述溝槽40的寬度并不局限于 1. 0 μ m-3. 0 μ m，還可以為5 μ m、10 μ m等，此為根據實際需要進行設定的。
[0037] 執行步驟S3,參考圖4所示，沉積頂層金屬層50,所述頂層金屬50包括第一頂層 金屬層51和第二頂層金屬層52,所述頂層金屬層50形成Μ頂電容器的上極板。所述頂層 金屬層50填充所述溝槽40,并覆蓋所述介質層30。同樣的，在本實施中，采用物理氣相沉 積的方法生長所述第一頂層金屬層51和所述第二頂層金屬層52,其中，所述第一頂層金屬 層51為錯金屬層，第一頂層金屬層51的厚度為1000Α-2000Α,第二頂層金屬層52為氮化 鈦，第二頂層金屬層52的厚度為500Λ-80?蓋。可以理解的是，在沉積所述第一頂層金屬層 51的過程中，由于等離子體的作用使得第一底層金屬層21表面的突起211的尖端聚集電 荷從而產生尖端放電。然而，本發明中，通過溝槽40將第一底層金屬層21與第一頂層金屬 層51連接，使得第一底層金屬層21表面聚集的電荷可以通過第一頂層金屬層51釋放掉， 從而避免第一底層金屬層21中形成尖端放電，避免產生電弧放電缺陷。
[0038] 需要說明的是，本發明中，參考圖5所示，所述溝槽40所在的位置是預先設定的， 一般位于晶圓結構中不需要形成Μ頂電容器的部分，或者位于后續晶圓切割道的區域上， 因此，在沉積所述頂層金屬層50之后，還執行步驟S5,需要將所述溝槽40所在區域中的第 二頂層金屬層52、第一頂層金屬層51以及第一底層金屬層21進行刻蝕，從而去除第一頂 層金屬層51與第一底層金屬層21相連接的部分。可以理解的是，刻蝕過程中還同時去除 所述溝槽40周圍的第二頂層金屬層52、第一頂層金屬層51、介質層30、第二底層金屬層22 以及第一底層金屬層21，使得刻蝕之后形成的間隔區域大于溝槽所在的區域。經過刻蝕之 后，使得下極板20 (在此由第一底層金屬層21及第二底層金屬層22形成）與上極板（在 此由第一頂層金屬層51和第二頂層金屬層52形成）不相連，從而形成ΜΙΜ電容器結構60。 因此，本發明可以在不影響形成的Μ頂電容器結構的情形下，通過將第一底層金屬層21與 第一頂層金屬層51連接，將聚集的電荷釋放掉，避免尖端放電的現象。
[0039] 本發明的另一實施例參考圖6所示，在刻蝕介質層30以及第二底層金屬層22時， 同時刻蝕掉第一底層金屬層21表面的部分，形成溝槽40。然而，在后續的方法與上述的方 法相同，在此不再贅述。在本實施例中，刻蝕掉第一底層金屬層21表面的部分，保證第一頂 層金屬層51與第一底層金屬層21之間的接觸更好，從而將聚集的電荷釋放掉。
[0040] 本發明的再一實施例參考圖7所示，刻蝕溝槽40所在區域第二頂層金屬層52、第 一頂層金屬層51、介質層30以及第一底層金屬層21等結構，形成ΜΙΜ電容器結構60時，還 可以將半導體襯底10表面的部分刻蝕掉，此為根據實際要求進行選擇的，本領域技術人員 都是可以理解的，在此不在贅述。
[0041] 相應的，本發明還提供一種如圖5或圖7所示的Μ頂電容器，包括：
[0042] 半導體襯底1〇 ;
[0043] 下極板20,所述下極板20包括依次位于部分所述半導體襯底10上的第一底層金 屬層21和第二底層金屬層22,并且，所述下極板20在所述半導體襯底10上間隔分布；
[0044] 介質層30,所述介質層30覆蓋所述下極板20 ;
[0045] 上極板50,所述上極板50包括依次覆蓋所述介質層30的第一頂層金屬層51和第 二頂層金屬層52。
[0046] 綜上所述，本發明提供的Μ頂電容器及其制備方法中，刻蝕介質層以及第二底層 金屬層，形成溝槽，頂層金屬層填充溝槽，使得第一底層金屬層與頂層金屬層連接，將第一 底層金屬層與第二底層金屬層中聚集的電荷通過頂層金屬層釋放掉，從而避免形成的ΜΙΜ 電容器中產生電弧放電缺陷。
[0047] 顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精 神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍 之內，則本發明也意圖包含這些改動和變型在內。
【主權項】
1. 一種MIM電容器的制備方法，其特征在于，包括： 提供半導體襯底； 在所述半導體襯底上依次沉積第一底層金屬層、第二底層金屬層W及介質層，所述第 一底層金屬層與所述第二底層金屬層用于形成MIM電容器的下極板； 選擇性刻蝕所述介質層W及所述第二底層金屬層，在所述介質層W及所述第二底層金 屬層中形成若干暴露出所述第一底層金屬層的溝槽； 沉積頂層金屬層，所述頂層金屬層填充所述溝槽，并覆蓋所述介質層，所述頂層金屬層 用于形成MIM電容器的上極板； 去除溝槽所在區域內的所述頂層金屬層W及所述第一底層金屬層。2. 如權利要求1所述的MIM電容器的制備方法，其特征在于，所述溝槽的寬度為 1. O Ji m ~3. O Ji m。3. 如權利要求1所述的MIM電容器的制備方法，其特征在于，所述第一底層金屬層為侶 金屬層，所述第一底層金屬層的厚度為4000A-5000A。4. 如權利要求1所述的MIM電容器的制備方法，其特征在于，所述第二底層金屬層為氮 化鐵，所述第二底層金屬層的厚度為500A-800A。5. 如權利要求1所述的MIM電容器的制備方法，其特征在于，采用物理氣相沉積的方法 生長所述第一底層金屬層與所述第二底層金屬層。6. 如權利要求1所述的MIM電容器的制備方法，其特征在于，所述頂層金屬層包括第一 頂層金屬層和第二頂層金屬層。7. 如權利要求6所述的MIM電容器的制備方法，其特征在于，所述第一頂層金屬層為侶 金屬層，所述第一頂層金屬層的厚度為10OOA-200 OA。8. 如權利要求6所述的MIM電容器的制備方法，其特征在于，所述第二頂層金屬層為氮 化鐵，所述第二頂層金屬層的厚度為500A-800A。9. 如權利要求1所述的MIM電容器的制備方法，其特征在于，所述介質層為氮化娃層， 所述介質層的厚度為3餅)蓋-5沿0.克。10. 如權利要求1所述的MIM電容器的制備方法，其特征在于，所述溝槽位于所述半導 體襯底的晶圓切割道區域上。11. 一種MIM電容器，采用如權利要求1-10中任意一項所述的制備方法制備而成，其特 征在于，包括： 半導體襯底； 下極板，所述下極板包括依次位于部分所述半導體襯底上的第一底層金屬層和第二底 層金屬層，并且，所述下極板在所述半導體襯底上間隔分布； 介質層，所述介質層覆蓋所述下極板； 上極板，所述上極板包括依次覆蓋所述介質層的第一頂層金屬層和第二頂層金屬層。
【文檔編號】H01L23/64GK105990095SQ201510080421
【公開日】2016年10月5日
【申請日】2015年2月13日
【發明人】郭海波, 唐永進
【申請人】中芯國際集成電路制造(上海)有限公司