電源系統、等離子體處理裝置和電源控制方法

電源系統、等離子體處理裝置和電源控制方法
【專利摘要】本發明的電源系統、等離子體處理裝置和電源控制方法能夠抑制電子相對伴隨向下部電極的高頻電力的供給在被處理體上產生的等離子體鞘的彈回而導致的上部電極側的放電。電源系統包括：對用于載置被處理體的下部電極供給等離子體生成用的高頻電力的高頻電源；直流電源，對與下部電極相對地配置的上部電極供給負的第一直流電壓或絕對值比第一直流電壓的絕對值大的負的第二直流電壓；控制部，執行電源控制處理，交替地反復供給高頻電力和停止供給，在供給高頻電力期間中的、自高頻電力的供給開始時起的第一期間停止供給第一直流電壓和第二直流電壓，并在該期間中的除第一期間外的第二期間供給第一直流電壓，在停止高頻電力的供給期間供給第二直流電壓。
【專利說明】
電源系統、等離子體處理裝置和電源控制方法
技術領域
[0001]本發明的各方面和實施方式涉及電源系統、等離子體處理裝置和電源控制方法。 【背景技術】
[0002]在半導體器件的制造工序中，作為對半導體晶片等的被處理體進行加工的等離子體處理裝置，具有通過對被處理體照射等離子體，對被處理體進行蝕刻的等離子體蝕刻裝置。作為等離子體蝕刻裝置，例如，電容耦合型平行平板等離子體蝕刻裝置被廣泛使用。
[0003]在電容耦合型平行平板等離子體蝕刻裝置中，例如，在處理容器內設置有一對平行平板電極、即上部電極和下部電極。被處理體被載置在下部電極上。并且，通過向處理容器內供給處理氣體，對上部電極或下部電極供給高頻電力，在上部電極與下部電極之間的空間產生等離子體，通過所生成的等離子體對下部電極上的被處理體實施蝕刻處理。
[0004]近年來，在半導體器件的制造工序中，希望對被處理體進行加工實現更高的縱橫比的孔。公知當縱橫比變高時，正離子滯留在孔的底部，正離子在孔內的直進性降低。其結果是，難以形成良好的蝕刻形狀。
[0005]相對于此，為了對滯留在孔的底部的正離子進行電中和，提案有通過對上部電極供給負的直流電壓，將從上部電極釋放的電子向被處理體加速，將被加速了的電子供給到孔的底部的方法。
[0006]但是，存在基于電子的供給的正離子的中和，由于被處理體上產生的等離子體鞘被阻礙的情況。即，因為伴隨著向下部電極的高頻電力的供給，在被處理體上產生等離子體鞘，所以電子在等離子體鞘彈回，難以到達孔的底部。其結果是，有可能不能通過電子的供給來充分地中和正離子。[〇〇〇7]因此，提案有使被供給的電子進一步增加的等離子體蝕刻裝置。該等離子體蝕刻裝置通過使高頻電源按規定的周期接通、斷開，交替地反復進行對下部電極的等離子體生成用的高頻電力的供給和供給的停止。并且，等離子體蝕刻裝置在被供給高頻電力的期間， 將絕對值相對較小的負的直流電壓供給到上部電極，在停止高頻電力的供給的期間，將絕對值相對較大的負的直流電壓供給到上部電極。這里，在停止高頻電力的供給的期間，等離子體消失，被處理體上的等離子體鞘縮減或者消失。在該期間中，由于對上部電極供給絕對值相對較大的負的直流電壓，所以在被處理體上的等離子體鞘縮減或者消失的狀態下，更多的電子被供給到孔的底部。由此，能夠將滯留在孔底部的正離子有效地中和。
[0008]現有技術文獻
[0009]專利文獻[〇〇1〇] 專利文獻1:日本特開2010-219491號公報
【發明內容】

[0011]發明想要解決的技術問題
[0012]但是，在現有技術中，并沒有考慮到要抑制由于伴隨著向下部電極供給高頻電力產生的電子相對于在被處理體上產生的等離子體鞘的彈回而導致在上部電極側的放電。
[0013]S卩，在現有技術中，在停止高頻電力的供給的期間，將絕對值相對較大的負直流電壓供給到上部電極，而再次開始高頻電力的供給時，與高頻電力的供給的開始同時對上部電極供給絕對值相對較小的負的直流電壓。因此，在現有技術中，在伴隨向下部電極的高頻電力的供給在被處理體上還未完全產生等離子體鞘的狀態下，對上部電極供給負的直流電壓，由此將從上部電極釋放的電子向被處理體加速。如此一來，被加速后的電子由于向遠離被處理體、即向接近上部電極的方向成長的等離子體鞘而向接近上部電極的方向彈回。其結果是，在現有技術中，有可能由于彈回的電子而在上部電極側產生放電。
[0014]用于解決技術問題的技術方案
[0015]本發明一個方面的電源系統，其包括:對用于載置被處理體的下部電極供給等離子體生成用的高頻電力的高頻電源;直流電源，其對以與所述下部電極相對的方式配置的上部電極供給負的第一直流電壓、或者絕對值比所述第一直流電壓的絕對值大的負的第二直流電壓;和控制部，其執行電源控制處理，交替地反復進行所述高頻電力的供給和該供給的停止，在供給所述高頻電力的期間之中的、自所述高頻電力的供給開始時起的第一期間， 停止所述第一直流電壓和所述第二直流電壓的供給，并且在該期間之中的除所述第一期間外的第二期間供給所述第一直流電壓，在停止所述高頻電力的供給的期間供給所述第二直流電壓。
[0016]發明效果
[0017]依據本發明各個方面和實施方式提供一種電源系統、等離子體處理裝置和電源控制方法，能夠抑制電子相對伴隨向下部電極的高頻電力的供給在被處理體上產生的等離子體鞘的彈回而導致的在上部電極側的放電。【附圖說明】
[0018]圖1是概略表示具備一個實施方式的電源系統的等離子體蝕刻裝置的截面圖。
[0019]圖2是表示一個實施方式的電源系統的結構的圖。
[0020]圖3是表示一個實施方式的直流電源的結構的電路圖。
[0021]圖4是表示一個實施方式的電源控制處理的流程圖的一例的圖。[〇〇22]圖5是用于說明現有的電源控制處理的圖。[〇〇23]圖6是用于說明基于一個實施方式的電源控制處理的放電抑制的機理的圖。
[0024]圖7是表示成為電壓停止期間Ala的候補的多個候補期間和與各候補期間對應的 Vpp變動率的關系的實驗結果的一例的圖。
[0025]圖8A是表示成為電壓停止期間Ala的候補的多個候補期間和與各候補期間對應的蝕刻速度降低率的關系的實驗結果的一例的圖。
[0026]圖8B是用于說明圖8A所示的電壓停止占有率與蝕刻速度的關系的圖。
[0027]圖8C是用于說明圖8A所示的電壓停止占有率與蝕刻速度降低率的關系的圖。
[0028]圖9是表示在一個實施方式的電源控制處理中使第二高頻電力變化的情況下的放電的有無的一例的圖。
[0029]圖10是表示一個實施方式的電源控制處理的流程的一例的流程圖。
[0030]圖11是表示一個實施方式的第一校準處理的流程的一例的流程圖。
[0031]圖12是表示一個實施方式的第二校準處理的流程的一例的流程圖。[〇〇32] 附圖標記說明 [〇〇33]1等離子體蝕刻裝置
[0034]10處理容器[〇〇35]16下部電極[〇〇36]34上部電極[〇〇37]66處理氣體供給部[〇〇38]90電源系統[〇〇39]91直流電源
[0040]92第一高頻電源[〇〇41 ]93第二高頻電源
[0042]94控制部[〇〇43]101第一直流電源部
[0044]102第二直流電源部
[0045]103選擇電路
[0046]104放電電路
[0047]105開關電路
[0048]109 接點
[0049]C1?C6控制信號 [〇〇5〇] VI第一直流電壓 [〇〇51 ] V2第二直流電壓 [〇〇52] W半導體晶片。【具體實施方式】
[0053]以下，參照附圖對本發明的各種實施方式進行詳細的說明。此外，在各圖中，對相同或者相應的部分標注相同的附圖標記。
[0054]圖1是示意性地概略表示具備一個實施方式的電源系統的等離子體蝕刻裝置的截面圖。圖1所示的等離子體蝕刻裝置1為電容耦合型平行平板等離子體蝕刻裝置，具有大致圓筒狀的處理容器10。處理容器10例如由其表面被陽極氧化處理了的氧化鋁構成。該處理容器10被安全接地。[〇〇55]在處理容器10的底部上設置有由陶瓷等構成的絕緣板12,在該絕緣板12上配置有圓柱狀的基座支承臺14。在該基座支承臺14之上，設置有例如鋁制的作為基座的下部電極 16。在一個實施方式中，下部電極16構成在其之上載置有作為被處理體的半導體晶片W的載置臺。在等離子體蝕刻裝置1中，以沿著這些基座支承臺14的側面和下部電極16的側面的方式設置有筒狀的內壁部件26。內壁部件26例如為石英制。
[0056]在下部電極16的上表面，設置有利用靜電力吸附保持半導體晶片W的靜電卡盤18。 該靜電卡盤18具有在一對絕緣層或者絕緣片之間配置有作為導電膜的電極20的構造。電極 20與直流電源22電連接。該靜電卡盤18能夠利用由來自直流電源22的直流電壓產生的庫倫力等的靜電力吸附保持半導體晶片W。
[0057]在下部電極16的上表面并且是在靜電卡盤18的周圍，配置有聚焦環(修正環)24。 聚焦環24是具有導電性的部件，例如能夠由硅構成。該聚焦環24能夠使蝕刻的均勻性提高。 [〇〇58]在基座支承臺14的內部設置有冷卻介質室28。在冷卻介質室28,從設置在外部的導管單元經由配管30a、30b循環供給規定溫度的冷卻介質、例如冷卻水。通過控制如上述方式被循環供給的冷卻介質的溫度，能夠控制載置在下部電極16上的半導體晶片W的溫度。
[0059]另外，在等離子體蝕刻裝置1，設置有氣體供給管32。氣體供給管32將來自導熱氣體供給機構的導熱氣體、例如He氣體供給到靜電卡盤18的上表面與半導體晶片W的背面之間。
[0060]在下部電極16的上方，以與下部電極16相對的方式設置有上部電極34。下部電極 16和上部電極34相互大致平行地配置。在上部電極34和下部電極16之間，劃分成用于對作為被處理體的半導體晶片W進行等離子體蝕刻的處理空間E。上部電極34與下部電極16上的半導體晶片W相對，形成與作為等離子體生成空間的處理空間E相接觸的面、即相對面。 [〇〇61]上部電極34隔著絕緣性的遮蔽部件42支承于處理容器10的上部。上部電極34能夠包括電極板36和電極支承體38。電極板36構成與下部電極16的相對面，劃分有多個氣體排出孔37。電極板36能夠由焦耳熱少的低電阻的導電體或者半導體構成。從后述的強化抗蝕劑的觀點考慮，電極板36可以由娃或者SiC這樣的含娃物質構成。
[0062]電極支承體38是將電極板36以可自由地安裝拆卸的方式支承的部件，例如由氧化鋁這樣的導電性材料構成。該電極支承體38能夠具有水冷構造。在該電極支承體38的內部設置有氣體擴散室40。與氣體排出孔37連通的多個氣體流通孔41從該氣體擴散室40向下方延伸。另外，在電極支承體38形成有向氣體擴散室40導入處理氣體的氣體導入口 62，在該氣體導入口 62連接有氣體供給管64。[〇〇63]在氣體供給管64連接有處理氣體供給部66。在氣體供給管64，從上游側起依次設置有質量流量控制器(MFC)68和開閉閥70。此外，可以設置FCS來代替MFC。處理氣體供給部 66作為用于蝕刻的處理氣體例如供給含有C4F8氣體這樣的氟碳類氣體(CxFy)的氣體。來自處理氣體供給部66的處理氣體從氣體供給管64到達氣體擴散室40,經由氣體流通孔41和氣體排出孔37排出到處理空間E。即，上部電極34作為用于供給處理氣體的噴淋頭發揮作用。
[0064]另外，等離子體蝕刻裝置1還能夠具有接地導體10a。接地導體10a是大致圓筒狀的接地導體，以從處理容器10的側壁延伸到比上部電極34的高度位置靠上方的方式設置。
[0065]該等離子體蝕刻裝置1具有一實施方式的電源系統90。該電源系統90對下部電極 16施加高頻電力，對上部電極34施加直流電壓。關于該電源系統90的詳細內容在后文敘述。
[0066]另外，在等離子體蝕刻裝置1中，沿著處理容器10的內壁以能夠自由地安裝拆卸的方式設置有沉積物屏蔽件11。另外，在內壁部件26的外周也設置有沉積物屏蔽件11。沉積物屏蔽件11是用于防止在處理容器10附著蝕刻副產物(沉積物)的部件，能夠由在氧化鋁部件覆蓋Y203等的陶瓷構成。[〇〇67]在處理容器10的底部側，在內壁部件26和處理容器10的內壁之間設置有排氣板 83。排氣板83例如能夠由在氧化鋁部件覆蓋Y2〇3等的陶瓷構成。在該排氣板83的下方，在處理容器10設置有排氣口 80。在排氣口 80經由排氣管82連接有排氣裝置84。排氣裝置84具有渦輪分子栗等的真空栗，能夠將處理容器10中減壓到所希望的真空度。另外，在處理容器10 的側壁設置有半導體晶片W的搬入搬出口 85,該搬入搬出口 85能夠通過閘閥86開閉。
[0068]另外，在處理容器10的內壁，設置有導電性部件(GND模塊)。導電性部件88以在高度方向上與半導體晶片W大致相同高度的位置設置在處理容器10的內壁。該導電性部件88 以DC方式被接地連接，發揮防止異常放電的效果。此外，導電性部件88也可以設置在等離子體生成區域中，其設置位置并不限定于圖1所示的位置。例如，導電性部件88可以設置在下部電極16的周圍等，也可以設置在下部電極16側，或者在上部電極34的外側設置成環狀等， 也可以設置在上部電極34附近。
[0069]等離子體蝕刻裝置1的各構成部，例如構成為電源系統、氣體供給系統、驅動系統和電源系統90等與包括微處理器(計算機)的主控制裝置100連接而被控制。另外，在主控制裝置100連接有操作者為了管理等離子體蝕刻裝置1而進行命令的輸入操作等的鍵盤、將等離子體蝕刻裝置1的工作狀況可視化地顯示的顯示器等構成的用戶接口 l〇〇a。
[0070]另外，在主控制裝置100連接有保存了處理方案的存儲部100b，該處理方案即:用于通過主控制裝置100的控制實現由等離子體蝕刻裝置1執行的各種處理的控制程序、用于根據處理條件在等離子體蝕刻裝置1的各構成部執行處理的程序。處理方案被存儲在存儲部100b中的存儲介質中。存儲介質可以是硬盤或者半導體存儲器，也可以是⑶R0M、DVD、閃存等的可移動性的介質。另外，也可以從其他的裝置經由例如專用線路適當地傳輸方案。
[0071]并且，根據需要，利用來自用戶接口 l〇〇a的指示等從存儲部100b調出任意的處理方案在主控制裝置100中執行，由此，在主控制裝置100的控制下，進行在等離子體蝕刻裝置 1中的所希望的處理。
[0072]以下，參照圖2,對電源系統90進行詳細的說明。圖2是表示一個實施方式的電源系統的結構的圖。如圖2所示，電源系統90包括直流電源91、第一高頻電源92、第二高頻電源93 和控制部94。另外，電源系統90包括低通濾波器(LPF)96、第一匹配器97和第二匹配器98。另夕卜，電源系統90包括Vpp測定部99和蝕刻速度(E/R;EtchingRate)取得部110。[〇〇73]第一高頻電源92產生等離子體生成用的第一高頻電力，將該第一高頻電力經由配線L1輸出到第一匹配器97。第一高頻電源92輸出27?100MHz的頻率，在一例中例如輸出 40MHz的第一高頻電力。第一高頻電源92經由第一匹配器97與下部電極16連接。第一匹配器 97是用于使負載阻抗與第一高頻電源92的內部(或輸出)阻抗匹配的匹配器。第一匹配器97 在處理容器10內生成等離子體時使第一高頻電源92的輸出阻抗與負載阻抗一致，將第一高頻電力經由配線L2輸出到下部電極16。第一高頻電源92是對下部電極16供給等離子體生成用的高頻電力的高頻電源的一例。
[0074]第二高頻電源93對半導體晶片W施加偏壓，產生用于將離子引入到半導體晶片W的第二高頻電力，將該第二高頻電力經由配線L3輸出到第二匹配器98。第二高頻電源93輸出 400kHz?13.56MHz范圍內的頻率，在一例中例如輸出3MHz的第二高頻電力。第二高頻電源 93經由第二匹配器98與下部電極16連接。第二匹配器98是用于使負載阻抗與第二高頻電源 93的內部(或輸出)阻抗匹配的匹配器。第二匹配器98在處理容器10內生成等離子體時使第二高頻電源93的輸出阻抗與負載阻抗一致，將第二高頻電力經由配線L4輸出到下部電極 16。第二高頻電源93是對下部電極16供給離子引入用的高頻電力的另一高頻電源的一例。 [〇〇75] 直流電源91、高頻電源92、93和匹配器97、98與控制部94連接，被該控制部94控制。 控制部94包括未圖示的中央處理裝置(CPU)和存儲器這樣的存儲裝置，基于從主控制裝置 100輸入的控制信號，讀取并執行存儲在存儲裝置中的程序，由此在電源系統90中執行所希望的處理。例如，控制部94執行用于對下部電極16施加高頻電力、對上部電極34供給直流電壓的電源控制處理。另外，例如，控制部94執行對用于停止向上部電極34的直流電壓的供給的期間進行修正的第一校準(calibrat1n)處理和第二校準處理。此外，由控制部94執行的電源控制處理、第一校準處理和第二校準處理的詳細內容分別在后文敘述。[〇〇76] 控制部94包括系統控制部94a和脈沖產生部94b。系統控制部94a與脈沖產生部94b 連接。系統控制部94a基于從主控制裝置100輸入的控制信號，對脈沖產生部94b輸出用于使脈沖信號產生的信號。[〇〇77] 脈沖產生部94b與第一高頻電源92、第二高頻電源93、第一匹配器97和第二匹配器 98連接。脈沖產生部94b基于從系統控制部94a輸入的信號，輸出具有規定頻率和占空比的幾個脈沖信號。這里，脈沖信號是在其振幅中交替地取得第一電平和第二電平的信號。以下，以第一電平是比第二電平高的電平繼續進行說明，但也可以是第二電平是比第一電平高的電平。另外，在下文中，將第一電平記作“H電平”，將第二電平記作“L電平”。[〇〇78] 控制部94控制第一高頻電源92的接通、斷開。因此，控制部94將從脈沖產生部94b 輸出的脈沖信號之一作為控制信號Cl通過配線L5供給到第一高頻電源92。該控制信號Cl是一個實施方式的第一控制信號。第一高頻電源92根據控制信號C1的電平進行第一高頻電力的輸出和該輸出的停止。例如，第一高頻電源92在控制信號C1為H電平時輸出第一高頻電力，當控制信號C1為L電平時停止第一高頻電力的輸出。由此，在處理容器10內，等離子體存在的狀態和等離子體消失的狀態交替地形成。[〇〇79]另外，控制部94控制第二高頻電源93的接通、斷開。具體而言，控制部94控制第二高頻電源93的接通、斷開，以使得在第一高頻電源92輸出第一高頻電力的期間由第二高頻電源93輸出第二高頻電力、在第一高頻電源92停止第一高頻電力的輸出的期間，使第二高頻電源93的第二高頻電力的輸出停止。因此，控制部94將從脈沖產生部94輸出的脈沖信號之一作為控制信號C2通過配線L6供給到第二高頻電源93。第二高頻電源93根據控制信號C2 的電平，進行第二高頻電力的輸出和該輸出的停止。例如，第二高頻電源93在控制信號C2為 H電平時輸出第二高頻電力，在控制信號C2為L電平時停止第二高頻電力的輸出。
[0080]此外，供給到第一高頻電源92的控制信號C1與供給到第二高頻電源93的控制信號 C2也可以同步。即，也可以使控制信號C1的相位與控制信號C2的相位一致。另外，作為控制信號C1和控制信號C2可以使用相同脈沖信號。也可以與此不同，在控制信號C1與控制信號 C2之間設定規定的相位差。即，也可以在控制信號C1與控制信號C2之間設定規定的相位差， 使得第一高頻電源92在輸出第一高頻電力的期間中的一部分期間中通過第二高頻電源93 輸出第二高頻電力，第一高頻電源92在停止第一高頻電力的輸出的期間中的一部分期間中，使第二高頻電源93的第二高頻電力的輸出停止。
[0081]另外，控制部94控制第一匹配器97,使得第一匹配器97的匹配動作與第一高頻電源92的接通、斷開同步。為此，控制部94將從脈沖產生部94b輸出的脈沖信號之一作為控制信號C3通過配線L7供給到第一匹配器97。另外，控制部94控制第二匹配器98,使得第二匹配器98的匹配動作與第二高頻電源93的接通、斷開同步。為此，控制部94將從脈沖產生部94b 輸出的脈沖信號之一作為控制信號C4通過配線L8供給到第二匹配器98。[〇〇82]在第一匹配器97不能與第一高頻電源92的接通、斷開相配合的情況下，控制部94 能夠進行控制使得第一匹配器97不工作。即，控制部94控制第一匹配器97,使得將第一高頻電源92為接通時的匹配狀態在第一高頻電源為斷開時也維持。另外，在第二匹配器98不能與第二高頻電源93的接通、斷開相配合的情況下，控制部94進行控制使第二匹配器98不工作。即，控制部94可以控制第二匹配器98,使得第二高頻電源93為接通時的匹配狀態在第二高頻電源為斷開時也維持。但是，在第一匹配器87和第二匹配器98的動作充分迅速的情況下，也可以控制第一匹配器97以使第一高頻電源92的內部阻抗與包含處理容器10內的等離子體的負載阻抗一致。同樣地，也可以控制第二匹配器98以使第二高頻電源93的內部阻抗與包含處理容器10內的等離子體的負載阻抗一致。
[0083]如圖2所示，直流電源91對上部電極34提供作為負的直流電壓的輸出電壓。直流電源91通過配線L9a、L9b與控制部94連接，并且通過配線L10與LPF96連接。并且，LPF96通過配線L11與上部電極34連接。以下，參照圖2和圖3對直流電源91進一步進行說明。圖3是表示一個實施方式的直流電源的構成的電路圖。圖3所示的直流電源91包括第一直流電源部101、 第二直流電源部102、選擇電路103和放電電路104。
[0084]第一直流電源部101與選擇電路103電連接，產生作為負的直流電壓的第一直流電壓。第一直流電壓設定為例如0?-800V之間。在一個實施方式中，在第一直流電源部101與選擇電路103之間設置有用于使第一直流電壓的值穩定的電路部106。該電路部106具有電容器106a和電阻元件106b。電阻元件106b的一端與第一直流電源部101連接，該電阻元件 106b的另一端與選擇電路103連接。另外，電容器106a的一端與接地電位連接，電容器106a 的另一端與第一直流電源部101和電阻元件l〇6b之間的接點連接。電容器106a例如具有lyF 的電容，電阻元件1 〇6b例如具有50 Q的電阻值。[〇〇85] 第二直流電源部102與選擇電路103電連接，產生第二直流電壓。第二直流電壓為負的直流電壓，其絕對值比第一直流電壓的絕對值大。第二直流電壓的絕對值越大越好，沒有上限。但是，考慮到等離子體蝕刻裝置1的耐性，第二直流電壓可以設定為絕對值比-2000V小的電壓。在第二直流電源部102與選擇電路103之間設置有用于使第二直流電壓的值穩定的電路部107。該電路部107具有電容器107a和電阻元件107b。電阻元件107b的一端與第二直流電源部102連接，該電阻元件107b的另一端與選擇電路103連接。另外，電容器 107a的一端與接地電位連接，電容器107a的另一端與第二直流電源部102和電阻元件107b 之間的接點連接。電容器l〇7a例如具有lyF的電容，電阻元件107b例如具有50 Q的電阻值。 [〇〇86] 選擇電路103將第一直流電源部101和第二直流電源部102選擇性地與上部電極34 連接。在一個實施方式中，選擇電路103具有開關元件103a、開關元件103b和開關元件103c。 開關元件103a、開關元件103b和開關元件103c分別具有第一端子、第二端子和控制端子。開關元件103c的第一端子與第一直流電源部101電連接。開關元件103b的第一端子與開關元件103c的第二端子電連接。開關元件103a的第一端子與第二直流電源部102電連接。開關元件103a的第二端子和開關元件103b的第二端子交替地被電連接，這些輸出端子之間的接點通過LPF96與上部電極34連接。此外，LPF96是用于對后述的來自第一高頻電源92和第二高頻電源93的高頻進行陷波(trap)的部件，例如能夠由LR濾波器或者LC濾波器構成。另外，開關元件103a、開關元件103b和開關元件103c分別并聯連接有整流元件103d、整流元件103e 和整流元件103f。[〇〇87]開關元件103a的控制端子、開關元件103b的控制端子和開關元件103c的控制端子經由電路部108與控制部94的脈沖產生部94b連接。電路部108具有反向電路108a、非反向電路108b、反向電路108c和AND門(與門)108d。反向電路108a與開關元件103a連接。非反向電路108b與AND門108d的2個輸入端子之中的一個輸入端子連接。反向電路108c與AND門108d 的2個輸入端子之中的另一個輸入端子連接。AND門108d，僅在從非反向電路108b輸入的控制信號的電平為H、且從反向電路108c輸入的控制信號的電平為H的情況下，將振幅的電平為H電平的控制信號向開關元件103b、103c輸出。從控制部94的脈沖產生部94b輸出的脈沖信號之一作為控制信號C5被供給到直流電源91，從控制部94的脈沖產生部94b輸出的脈沖信號的另一個作為控制信號C6被供給到直流電源91。控制信號C6的頻率與控制信號C5的頻率相同，并且控制信號C6的占空比比控制信號C5的占空比小。另外，控制信號C5的頻率和控制信號C6的頻率與被供給到第一高頻電源92的控制信號C1的頻率和被供給到第二高頻電源93的控制信號C2的頻率相同。[〇〇88]2個控制信號中的控制信號C6控制開關元件103b、103c和后述的開關電路105,使得在從第一高頻電源92供給第一高頻電力的期間中的、從第一高頻電力的供給開始時起的規定的期間，切斷第一直流電源部101和第二直流電源部102的連接，并且將放電電路104與選擇電路103和上部電極34的接點109連接。以下，將從第一高頻電力的供給開始時起的規定期間稱為“電壓停止期間”。電壓停止期間是第一期間的一例。電壓停止期間根據控制信號C6的占空比而增減。換言之，電壓停止期間根據控制信號C6的脈沖幅度的增減而增減。控制信號C5與控制信號C6協作控制開關元件103a、103b、103c，使得從第一高頻電源92供給第一高頻電力的期間中的、除了電壓停止期間的期間中，使第一直流電源部101與上部電極34 連接，在從第一高頻電源92的第一高頻電力的供給停止的期間，將第二直流電源部102與上部電極34連接。除了電壓停止期間的期間為第二期間的一例。例如，當控制信號C6取得H電平時，開關電路105閉合，放電電路104與接點109連接，無論控制信號C5是否取得H電平或者 L電平的任一者，開關元件103a、103b、103c打開。另外，例如控制信號C6取得L電平、并且控制信號C5取得H電平時，開關元件103b、103c閉合，第一直流電源部101與上部電極34連接。 另外，例如，控制信號C6取得L電平、并且控制信號C5取得L電平時，開關元件103a閉合，第二直流電源部102與上部電極34連接。當這樣的控制信號C5、C6被供給到直流電源91時，從反向電路108a對開關元件103a的控制端子供給控制信號C5的反轉脈沖信號。另外，控制信號 C5的非反轉脈沖信號從非反向電路108經由AND門108d供給到開關元件103b、103c的控制端子。另外，控制信號C6的反轉脈沖信號從反向電路108c經由AND門108d供給到開關元件 103b、103c的控制端子。并且，控制信號C6本身被供給到開關電路105。
[0089] 放電電路104經由開關電路105與選擇電路103和上部電極34的接點109連接。放電電路104在第一直流電源部101和第二直流電源部102與上部電極34的連接被切斷時，將上部電極34的電場相對接地電位放電，由此將上部電極34的電壓設定為0。一個實施方式中， 放電電路104包括電阻元件104a。該電阻元件104a的一端與接地電位連接，另一端與接點 109連接。電阻元件104a具有50 Q的電阻值。開關電路105設置在放電電路104與接點109之間。開關電路105并聯連接有整流元件105a。開關電路105能夠將放電電路104經由接點109 與上部電極34有選擇地連接。具體而言，在第一直流電源部101或第二直流電源部102與上部電極34連接的情況下，開關電路105切斷放電電路104與接點109的連接。另一方面，第一直流電源部101和第二直流電源部102與上部電極34的連接被切斷的情況下，開關電路105 將放電電路104與接點109連接。這樣的開關電路105的控制能夠通過來自控制部94的控制信號C6被實施。
[0090] 返回圖2的說明。Vpp的測定部99與第二匹配器98連接，測定與離子引入用的第二高頻電力對應的電壓的振幅、即Vpp(Volt peak topeak:電壓峰峰值)的值。Vpp測定部99將所測定的Vpp的值輸出到控制部94。[0091 ] E/R取得部110取得作為被處理體的半導體晶片W的蝕刻速度。例如E/R取得部110 取得由等離子體蝕刻裝置1的使用者向用戶接口 l〇〇a輸入的半導體晶片W的蝕刻速度。E/R 取得部110將所取得的蝕刻速度輸入到控制部94。[〇〇92]接著，對由圖2所示的控制部94執行的電源控制處理進行說明。圖4是表示一個實施方式的電源控制處理的時序圖的一例的圖。[〇〇93]在圖4中，“HF”是表示供給到第一高頻電源92的控制信號C1的波形的時序圖。“LF” 是表示供給到第二高頻電源93的控制信號C2的波形的時序圖。“Top DC(-)”是表示從直流電源91供給到上部電極34的直流電壓的波形的時序圖。“SW1、4”是表示控制開關元件103b 和開關元件103c的開閉的控制信號的波形的時序圖。“SW2”是表示控制開關元件103a的開閉的控制信號的波形的時序圖。“SW3”是表示控制開關電路105的開閉的控制信號的波形的時序圖。“C5”是表示供給到直流電源91的控制信號C5的波形的時序圖。“C6”是表示供給到直流電源91的控制信號C6的波形的時序圖。
[0094]如圖4所示，控制部94使對下部電極16的高頻電力的供給和供給的停止交替反復進行。
[0095]具體而言，控制部94,在期間A1中使用取得H電平的控制信號C1，從第一高頻電源 92向下部電極16供給等離子體生成用的第一高頻電力，使用取得H電平的控制信號C2,從第二高頻電源93向下部電極16供給離子引入用的第二高頻電力。由此，生成被供給到上部電極34與下部電極16之間的處理空間E中的處理氣體的等離子體，在半導體晶片W上開始等離子體鞘的生長。另一方面，控制部94，在期間A2中，使用取得L電平的控制信號C1，停止來自第一高頻電源92的等離子體生成用的第一高頻電力的供給，使用取得L電平的控制信號C2， 停止來自第二高頻電源93的離子引入用的第二高頻電力的供給。由此，等離子體消失，半導體晶片W上的等離子體鞘縮減或者消失。[〇〇96]并且，控制部94在供給高頻電力的期間A1之中的自高頻電力的供給開始時起的規定期間、即電壓停止期間Ala中，停止向上部電極34的第一直流電壓VI和第二直流電壓V2的供給。這里，電壓停止期間Ala是從在半導體晶片W上開始等離子體鞘的生長到生長完成為止所需要的規定期間。
[0097]具體而言，控制部94,使用取得H電平的控制信號C6,在電壓停止期間Ala中控制選擇電路103(開關元件103a、103b、103c)，使得第一直流電源部101和第二直流電源部102與上部電極34的連接切斷，并且，控制開關電路105將放電電路104與接點109連接。由此，以在半導體晶片W上要產生的等離子體鞘未完全生長的狀態，將上部電極34的電壓設定為0。 [〇〇98]另外，控制部94在供給高頻電力的期間A1之中的除了電壓停止期間Ala的期間Alb 中，向上部電極34供給第一直流電壓VI。
[0099]具體而言，控制部94使用取得L電平的控制信號C6和取得H電平的控制信號C5,在除了電壓停止期間Ala的期間Alb中，控制選擇電路103(開關元件103a、103b、103c)，將第一直流電源部101與上部電極34連接。由此，以在半導體晶片W上產生的等離子體鞘的生長已完成了的狀態，向上部電極34供給第一直流電壓VI，通過正離子對上部電極34的碰撞而釋放出的電子被向著半導體晶片W加速。
[0100]并且，控制部94在停止高頻電力的供給的期間A2中，向上部電極34供給第二直流電壓V2。
[0101]具體而言，控制部94使用取得L電平的控制信號C6和取得L電平的控制信號C5,在期間A2中控制選擇電路103(開關元件103a、103b、103c)，將第二直流電源部102與上部電極 34連接。由此，以在半導體晶片W上產生的等離子體鞘縮減或者消失了的狀態，通過正離子對上部電極34的碰撞而釋放出的電子被向著下部電極16上的半導體晶片W加速。
[0102]像這樣，在一個實施方式的等離子體蝕刻裝置1中按以下方式執行電源控制處理: 交替地反復進行高頻電力的供給和該供給的停止，在供給高頻電力的期間A1之中的自高頻電力的供給開始時起的規定期間、即電壓停止期間Ala中，停止第一直流電壓VI和第二直流電壓V2的供給，在該期間A1之中的除了電壓停止期間Ala的期間Alb中供給第一直流電壓 VI，在高頻電力的供給停止的期間A2中供給第二直流電壓V2。由此，能夠抑制電子相對伴隨著向下部電極16的高頻電力的供給在半導體晶片W上產生的等離子體鞘的彈回。其結果是， 根據一個實施方式的等離子體蝕刻裝置1，能夠抑制上部電極34側的放電。
[0103]此外，根據圖4所示的各時序圖的關系，控制信號C5的占空比由(電壓停止期間Ala +期間Alb)/(供給高頻電力的期間A1+停止高頻電力的供給的期間A2)定義。另外，控制信號 C6的占空比由(電壓停止期間Ala)/(供給高頻電力的期間A1+停止高頻電力的供給的期間 A2)定義。即，控制信號C6的占空比比控制信號C5的占空比小。[〇1〇4] 這里，對于基于一個實施方式的電源控制處理的抑制放電的機理進行詳細的說明。在對基于一個實施方式的電源控制處理的抑制放電的機理進行說明之前，作為其前提， 對現有的電源控制處理進行說明。圖5是用于說明現有的電源控制處理的圖。在圖5中，電子由“e”表示，正離子由“+”表示。[〇1〇5]控制部94在停止向下部電極16的高頻電力的供給的期間A2,對上部電極34供給第二直流電壓V2。如此一來，如圖5的(1)所示，以在半導體晶片W上的等離子體鞘縮減或者消失了的狀態，由正離子與上部電極34碰撞而釋放出的電子被向著下部電極16上的半導體晶片W加速。這里，在期間A2中，與第一直流電壓V2相比較絕對值大的負的第二直流電壓V2被供給到上部電極34,因此與期間A1相比較，大量的電子被向半導體晶片W供給。其結果是，滯留在半導體晶片W的孔的底部的正離子被有效地中和。此外，在圖5的(1)中，正離子的箭頭的大小表示正離子達到上部電極34,電子的箭頭的大小表示電子達到下部電極16上的半導體晶片W。[〇1 〇6]控制部94當向下部電極16的高頻電力的供給再開始時，與高頻電力的供給同時地將第一直流電壓VI供給到上部電子34,如此一來，如圖5的(2)所示，在向下部電極16供給高頻電力的期間A1中，以伴隨著向下部電極16的高頻電力的供給在半導體晶片W上產生的等離子體鞘S還未完全生長的狀態，使正離子對上部電極34的碰撞加速。這時，正離子與上部電極34碰撞而釋放出的電子被向著半導體晶片W加速。這時，被加速的電子由于向著與半導體晶片W遠離的方向、即在接近上部電極34的方向S1上生長的等離子體鞘S，在接近上部電極34的方向S1彈回。通過在接近上部電極34的方向S1上生長的等離子體鞘S，在接近上部電極34的方向S1上彈回的電子具有較大的動能被加速。其結果是，在現有的電源控制處理中，有可能由彈回的高能量電子在上部電極34側產生放電。此外，在圖5的(2)中，正離子的箭頭的大小表示正離子達到上部電極34,電子的箭頭的大小表示電子在等離子體鞘S表面被彈回。[〇1〇7]相對于此，說明基于一個實施方式的電源控制處理的抑制放電的機理。圖6是用于說明基于一個實施方式的電源控制處理的抑制放電的機理的圖。在圖6中，電子由“e”表示， 正尚子由“+”表不。此外，在圖6的(1)?(3)中，電子的箭頭的大小和正尚子的箭頭的大小均表示被賦予加速時的電子或者正離子的動能。[〇1〇8]控制部94在向下部電極16的高頻電力的供給停止的期間A2中，對上部電極34供給第二直流電壓V2。由此，如圖6(1)所示，在半導體晶片W上的等離子體鞘縮減或者消失了的狀態下，正離子碰撞上部電極34而釋放出電子，向著下部電極16上的半導體晶片W被加速。 這里，在期間A2中，由于與第一直流電壓VI相比較絕對值較大的負的第二直流電壓V2被供給到上部電極34,因此與期間A1相比，大量的電子向半導體晶片W被供給。其結果是，滯留在半導體晶片W的孔的底部的正離子被有效地中和。[〇1〇9]控制部94當向下部電極16的高頻電力的供給再次開始時，在自高頻電力的供給開始時起的規定期間即電壓停止期間Ala中，停止向上部電極34的第一直流電壓VI和第二直流電壓V2的供給。由此，如圖6的(2)所示，以在半導體晶片W上產生的等離子體鞘S未完全生長的狀態，將上部電極34的電壓設定為0,因此正離子對上部電極34的沖突被抑制。如此一來，在電壓停止期間Ala中，能夠抑制來自上部電極34的電子的釋放。因此，在電壓停止期間 Ala中，通過在半導體晶片W上在接近上部電極34的方向S1上生長的等離子體鞘S，能夠避免電子彈回的狀況。其結果是，能夠抑制在電壓停止期間Ala中在上部電極34側的放電。
[0110]控制部94在供給高頻電力的期間A1之中的除了電壓停止期間Ala的期間Alb，對上部電極34供給第一直流電壓VI。由此，如圖6的(3)所示，正離子與上部電極34碰撞而釋放出的電子被向著半導體晶片W的方向加速。被加速的電子的一部分通過向接近上部電極34的方向S1上已生長完成的等離子體鞘S，在接近上部電極34的方向S1上彈回。這里，在期間Alb 中，在半導體晶片W上產生的等離子體鞘S的生長已完成。因此，在期間Alb中，在接近上部電極34的方向S1上彈回的電子沒有被加速。其結果是，在除了電壓停止期間Ala的期間Alb中， 能夠抑制在上部電極34側的放電。
[0111]接著，對如圖2所示，通過控制部94執行的第一校準處理進行說明。適用于電源控制處理的電壓停止期間Ala如上所述，是自在半導體晶片W上等離子體鞘的生長開始至生長完成為止所需要的規定期間。在半導體晶片W上的等離子體鞘的生長速度根據對應于離子引入用的第二高頻電力的電壓的振幅即Vpp值的變動而變動。另一方面，因為已經確認了異常放電產生時Vpp值急劇升高(跳起)，所以能夠通過確認Vpp值的變動的程度，選擇不產生異常放電的電壓停止期間Ala的適當期間。因此，在一個實施方式的等離子體蝕刻裝置1中， 使用Vpp值，執行將電壓停止期間Ala修正成不產生異常放電的適當期間的第一校準處理。
[0112]控制部94首先在將電壓停止期間Ala切換為作為電壓停止期間Ala的候補的多個候補期間的同時執行電源控制處理。控制部94從Vpp測定部99接收Vpp值的輸入。控制部94 按每個候補期間計算出表示Vpp值的變動的程度的Vpp變動率。Vpp變動率是根據異常放電的產生頻率變大的參數。Vpp變動率例如理由以下的式(1)計算。通過將所算出的Vpp變動率與各候補期間相對應，生成表示Vpp變動率與候補期間的對應關系的參數。
[0113] Vpp變動率=100 X (Vpp_max_Vpp_ave)/Vpp_ave…(1)[〇114]其中，Vpp_max是表示規定時間T中的Vpp值的最大值，Vpp_ave是表示規定時間T中的Vpp值的平均值。
[0115]接著，控制部94參照表示Vpp變動率與候補期間的對應關系的參數，確定Vpp變動率成為預先決定的允許值以下的候補期間，將電壓停止期間Ala修正成所確定的候補期間。 控制部94在Vpp變動率成為預先決定的允許值以下的候補期間存在多個的情況下，將電壓停止期間Ala修正成Vpp變動率為最低的候補期間。
[0116]像這樣，在一個實施方式的等離子體蝕刻裝置1中，執行將電壓停止期間Ala修正成表示Vpp值的變動程度的Vpp變動率成為預先決定的允許值以下的候補期間的第一校準處理。由此，能夠將電壓停止期間Ala修正成在半導體晶片W上等離子體鞘的生長完成了的適當期間。因此，在電壓停止期間Ala中，通過在半導體晶片W上在接近上部電極34的方向上生長的等離子體鞘，能夠可靠地避免電子彈回的情況。其結果是，在電壓停止期間Ala能夠可靠地抑制在上部電極34側的放電。
[0117]圖7是表示成為電壓停止期間Ala的候補的多個候補期間和與各候補期間對應的 Vpp變動率的關系的實驗結果的一例的圖。在圖7所示的各圖表中，橫軸表示時間(sec)，縱軸表示Vpp變動率(％)。另外，在圖7中，“延遲時間”表示成為電壓停止期間Ala的候補的多個候補期間(ysec)，“壓力”表示處理容器10內的壓力(mTorr)。
[0118]此外，在圖7中，作為其它的條件，使用處理氣體:C4F6/C4F8/02/Ar/C4F6 = 85/88/ 170/400/5SCCm;來自第一高頻電源92的第一高頻電力:2000W;來自第二高頻電源93的第二高頻電力:14kW;第一和第二高頻電力的頻率:5kHz ;第一和第二高頻電力的占空比:20 % ; 對上部電極34的直流電壓:(第一直流電壓Vl)/(第二直流電壓V2)=-500/-1000V;和處理時間:6〇sec。另外，在以下的說明中，所謂Vpp變動率是指除了與第一高頻電源92和第二高頻電源93的接通、斷開的切換的時刻對應的Vpp變動率外的Vpp變動率。
[0119]根據圖7的實驗結果可知，在候補期間為0的情況下(S卩、沒有設定電壓停止期間 Ala的情況)，Vpp變動率為最大，隨著候補期間從0增加，Vpp變動率降低。基于該實驗結果，
【發明人】重新進一步進行了深入研究。其結果是，如圖7的虛線的框501所示，如果候補期間小于5ysec，則Vpp變動率大約超過2.0%，如圖7的實線框502所示，如果候補期間為5ysec以上，則Vpp變動率被抑制為大約2.0%以下。并且可知，如果Vpp變動率為2.0%以下，則在上部電極34側的放電被抑制。因此，電壓停止期間Ala優選為與圖7的實線的框502對應的5y sec以上的期間。因此，在一個實施方式中，控制部94確定Vpp變動率成為預先決定的允許值 (例如2.0%)以下的候補期間(例如，5iiSec以上的期間)，將電壓停止期間Ala修正成所確定的候補期間。由此，在電壓停止期間Ala中在上部電極34側的放電被可靠地抑制。[〇12〇]接著，對于由如圖2所示的控制部94執行的第二校準處理進行說明。適用于電源控制處理的電壓停止期間Ala，從抑制在上部電極34側的放電的觀點來看，例如優選為5ysec 以上的期間，但是可以沒有特別設定的上限。但是，如果過度增加電壓停止期間Ala，則從上部電極34釋放被向半導體晶片W加速的電子的量減少。當向半導體晶片W被加速的電子的量減少，則等離子體密度減少，因此有可能增大半導體晶片W的蝕刻速度降低的情況。因此，在一個實施方式的等離子體蝕刻裝置1中，從規定電壓停止期間Ala的上限的觀點來看，使用半導體晶片W的蝕刻速度，執行修正電壓停止期間Ala的第二校準處理。
[0121]控制部94首先在將電壓停止期間Ala切換為成為電壓停止期間Ala的候補的多個候補期間的同時執行電源控制處理。控制部94從E/R取得部110接收蝕刻速度的輸入。控制部94按每個候補期間計算出表示蝕刻速度的變動的程度的蝕刻速度降低率。蝕刻速度降低率例如使用以下的式(2)計算。通過將所計算出的蝕刻速度降低率與各候補期間對應，生成表示蝕刻速度降低率與候補期間的對應關系的數據。
[0122]蝕刻速度降低率=100 X (/ERO-ER) /ER0 …(2)
[0123]其中，ER0是表示候補期間(S卩、電壓停止期間Ala)為0的情況的半導體晶片W的蝕亥鍵度，ER表示候補期間(即電壓停止期間Ala)為0以外的情況的半導體晶片W的蝕刻速度。
[0124]接著，控制部94參照表示蝕刻速度降低率與候補期間的對應關系的數據，確定蝕刻速度降低率成為預先確定的允許值以下的候補期間，將電壓停止期間Ala修正成所確定的候補期間。
[0125]像這樣，在一個實施方式的等離子體蝕刻裝置1中，執行將電壓停止期間Ala修正成蝕刻速度降低率成為預先決定的允許值以下的候補期間的第二校準處理。由此，能夠以抑制蝕刻速度的降低的程度的方式，規定電壓停止期間Ala的上限。其結果是，能夠在抑制上部電極34側的放電的同時，維持所希望的蝕刻速度。
[0126]此外，在一個實施方式中，表示了控制部94執行第二校準處理的例子，但是等離子體蝕刻裝置1的使用者也可以執行第二校準處理的一部分或者全部。
[0127]圖8A是表示成為電壓停止期間Ala的候補的多個候補期間和與各候補期間對應的蝕刻速度降低率的關系的實驗結果的一例的圖。在圖8A中，“膜種類”表示被蝕刻的半導體晶片W上的膜的種類，“Poly”對應于多晶硅膜，“0X”對應于Si02膜。另外，“接通時間”表示向下部電極16供給高頻電力的期間AUiisec)。另外，“延遲時間”表示成為電壓停止期間Ala的候補的多個候補期間(ysec)另外，“電壓停止占有率”表示相對于期間A1電壓停止期間Ala 所占的比率(％ )。另外，“E/R”表示半導體晶片W的蝕刻速度(nm/min)。另外，“E/R降低率”表示對應于各候補期間的蝕刻速度降低率(％ )。
[0128]此外，在圖8A中，作為實驗條件使用:第一高頻電力和第二高頻電力的頻率: 10kHz;第一高頻電力和第二高頻電力的占空比:60%。
[0129]圖8B是用于說明圖8A所示的電壓停止占有率與蝕刻速度的關系的說明圖，圖8C是用于說明圖8A所示的電壓停止占有率和蝕刻速度降低率的關系的說明圖。在圖8B和圖8C 中，橫軸表示電壓停止占有率(％)。另外，在圖8B中，左側的縱軸表示半導體晶片W上的Si02 膜的蝕刻速度(nm/min)，右側的縱軸表示半導體晶片W上的多晶娃膜的蝕刻速度(nm/min)。 另外，圖8C中，左側的縱軸表示半導體晶片W上的Si02膜的蝕刻速度降低率(％ )，右側的縱軸表示半導體晶片W上的多晶硅膜的蝕刻速度降低率(％ )。
[0130]另外，在圖8B中，圖形601是表示半導體晶片W上的多晶硅膜的蝕刻速度的圖形，圖形602是表示半導體晶片W上的Si02膜的蝕刻速度的圖形。另外，在圖8C中，圖形701是半導體晶片W上的多晶硅膜的蝕刻速度降低率的圖形，圖形702是表示半導體晶片W上的Si02膜的蝕刻速度降低率的圖形。[〇131]如圖8A和圖8B所示，在電壓停止占有率為0的情況下(S卩，沒有設定電壓停止期間 Ala的情況)，多晶硅膜和Si02膜的蝕刻速度均為最大，隨著電壓停止占有率從0開始增加， 多晶硅膜和Si02膜的蝕刻速度均降低。
[0132]如圖8A和圖8C所示，隨著電壓停止占有率從0開始增加，多晶硅膜和Si02膜的蝕刻速度降低率均增大。并且，多晶硅膜和Si02膜的蝕刻速度降低率大致為相同的值。
[0133]根據圖8A?圖8C的實驗結果可知，只要電壓停止占有率為40%以下，多晶硅膜和 Si〇2膜的蝕刻速度降低率均大致被抑制為6%以下。因此，優選電壓停止占有率，S卩，電壓停止期間Ala相對于向下部電極16供給高頻電力的期間A1所占的比率為40%以下。因此，在一個實施方式中，控制部94確定蝕刻速度降低率為預先決定的允許值即6%以下的候補期間， 將電壓停止期間Ala修正成所確定的候補期間。由此，能夠在抑制上部電極34側的放電的同時，維持所希望的蝕刻速度。
[0134]接著，對一個實施方式中的電源控制處理中使第二高頻電力變化的情況下的放電的有無進行說明。圖9是表示一個實施方式的電源控制處理中使第二高頻電力變化的情況下的放電的有無的一例的圖。在圖9中，“DC接通延遲15us”表示一個實施方式的電源控制處理中使第二高頻電力從12kW向15kW變化的情況下的放電的有無的結果。另外，“STD DC電源”表示比較例的電源控制處理中使第二高頻電力從12kW變化到15kW的情況下的放電的有無額結果。“DC接通延遲15us”作為電壓停止期間Ala使用15ysec，對于“STD DC電源”，沒有設定電壓停止期間Ala。另外，在“DC接通延遲15us”和“STD DC電源”中“X”表示Vpp變動率超過預先決定的允許值即2.0%，即表示有放電。另外，“〇”表示Vpp變動率為預先決定的允許值2.0 %以下，即表示沒有放電。
[0135]此外，在圖9中，作為其他的條件使用:處理氣體:C4F6/C4F8/02/Ar/C4F6 = 85/88/ 170/400/5SCCm;來自第一高頻電源92的第一高頻電力:2000W;第一和第二高頻電力的頻率:4?10kHz;第一和第二高頻電力的占空比:20?60%;向上部電極34的直流電壓:(第一直流電壓VI)/(第二直流電壓V2) =-500/-1000;和處理時間:60sec。
[0136] 如圖9所示，“DC接通延遲15us”與“STD DC電源”相比較，放電的產生被抑制。即，根據圖9的結果可知，在一個實施方式的電源控制處理中，通過使用電壓停止期間Ala，能夠使第二高頻電力增大。
[0137]接著，說明使用圖1所示的等離子體蝕刻裝置1的電源控制處理的流程的一例。圖 10是表示一個實施方式的電源控制處理的流程的一例的流程圖。
[0138]如圖10所示，當處理開始時刻到來時(步驟S101:是)，例如，半導體晶片W被搬入處理容器10內，載置在下部電極16上，利用排氣裝置84的真空栗對處理容器10內進行排氣，當從處理氣體供給部66向處理容器10內供給處理氣體時，控制部94對下部電極16供給等離子體生成用的第一高頻電力(步驟S102)。另外，控制部94對下部電極16供給離子引入用的第二高頻電力。
[0139]控制部94在供給高頻電力的期間A1之中、在電壓停止期間Ala，停止向上部電極34 的第一直流電壓VI和第二直流電壓V2的供給(步驟103)。
[0140]控制部94在自高頻電力的供給開始時起沒有經過電壓停止期間Ala的情況下(步驟S104:否)，將處理返回步驟S103。
[0141]另一方面，控制部94在自高頻電力的供給開始時起經過了電壓停止期間Ala的情況下(步驟S104:是)，在除了電壓停止期間Ala的期間Alb，向上部電極34供給第一直流電壓 VI(步驟 S105)。
[0142]控制部94停止向下部電極16的等離子體生成用的第一高頻電力的供給(步驟S106)。另外，控制部94停止向下部電極16的離子引入用的第二高頻電力的供給。
[0143]控制部94在停止高頻電力的供給的期間A2中，向上部電極34供給第二直流電壓V2 (步驟 S107)。
[0144]控制部94在處理結束時刻還未到來的情況下(步驟S108:否)，將處理返回步驟 S102，當處理結束時刻到來時(步驟S108:是)，結束電源控制處理。
[0145]接著，對使用圖1所示的等離子體蝕刻裝置1的第一校準處理的流程的一例進行說明。圖11表示一個實施方式的第一校準處理的流程的一例的流程圖。此外，圖11所示的第一校準處理如理在圖10所示的電源控制處理開始之前，使用虛擬晶片代替半導體晶片W來執行。
[0146]如圖11所示，當處理開始時刻到來時(步驟S111:是)，控制部94將電壓停止期間 Ala設定為候補期間的初始值(步驟S112)。控制部94執行圖10所示的電源控制處理(步驟 S113)〇
[0147]控制部94計算出Vpp變動率(步驟S114)。控制部94在電壓停止期間Ala沒有被切換到全部的候補期間的情況下(步驟S115:否)，將電壓停止期間Ala切換到下一個候補期間 (步驟S116)，將處理返回到步驟S113。
[0148]另一方面，控制部在將電壓停止期間Ala已切換到全部的候補期間的情況下(步驟 S115肯定)，確定Vpp變動率成為預先決定的允許值以下的候補期間，將電壓停止期間Ala修正成所確定的候補期間(步驟S117)。
[0149]接著，對使用圖1所示的等離子體蝕刻裝置1的第二校準處理的流程的一例進行說明。圖12是表示一個實施方式的第二校準處理的流程的一例的流程圖。此外，圖12所示的第二校準處理例如在圖10所示的電源控制處理開始之前執行。
[0150]如圖12所示，當處理開始時刻到來時(步驟S121:是)，控制部94將電壓停止期間 Ala設定為候補期間的初始值(步驟S122)。控制部94執行圖10所示的電源控制處理(步驟 S123)。
[0151]控制部94計算出蝕刻速度降低率(步驟S124)。控制部94在沒有將電壓停止期間切換到全部的候補期間的情況下(步驟S125:否)，將電壓停止期間Ala切換到下一個候補期間 (步驟S126)，將處理返回步驟S123。[〇152]另一方面，控制部在已將電壓停止期間Ala已切換到全部的候補期間的情況下(步驟S125:是)，確定蝕刻速度降低率成為預先決定的允許值以下的候補期間，將電壓停止期間Ala修正成所確定的候補期間(步驟S127)。
[0153]此外，圖12所示的第二校準處理的一部分或者全部也可以由等離子體蝕刻裝置1 的使用者執行。
[0154]如上所述，在一個實施方式的等離子體蝕刻裝置1中執行電源控制處理:交替地反復進行高頻電力的供給和該供給的停止，在供給高頻電力的期間A1之中的、自高頻電力的供給開始時起的規定期間即電壓停止期間Ala，停止第一直流電壓VI和第二直流電壓V2的供給，在該期間A1之中的除了電壓停止期間Ala的期間Ala供給第一直流電壓VI，在停止高頻電力的供給的期間A2供給第二直流電壓V2。由此，能夠抑制伴隨著向下部電極16的高頻電力的供給在半導體晶片W上產生的相對等離子體鞘的電子的彈回。其結果是，根據一個實施方式的等離子體蝕刻裝置1，能夠抑制在上部電極34側的放電。
[0155]另外，在一個實施方式的等離子體蝕刻裝置1中，執行將電壓停止期間Ala修正成表示Vpp值的變動程度的Vpp變動率成為預先決定的允許值以下的候補期間的第一校準處理。由此，能夠將電壓停止期間Ala修正成在半導體晶片W上等離子體鞘的生長完成的適當期間。因此，在電壓停止期間Ala，通過在半導體晶片W上在接近上部電極34的方向上生長的等離子體鞘，能夠避免電子彈回的狀況。其結果是，在電壓停止期間Ala，上部電極34側的放電被可靠地抑制。
[0156]另外，在一個實施方式的等離子體蝕刻裝置1中，執行將電壓停止期間Ala修正成蝕刻速度降低率成為預先決定的允許值以下的候補期間的第二校準處理。由此，能夠規定電壓停止期間Ala的上限，使得蝕刻速度的降低的程度被抑制。其結果是，在抑制上部電極 34側的放電的同時，能夠維持所希望的蝕刻速度。
【主權項】
1.一種電源系統，其特征在于，包括:對用于載置被處理體的下部電極供給等離子體生成用的高頻電力的高頻電源；直流電源，其對以與所述下部電極相對的方式配置的上部電極供給負的第一直流電 壓、或者絕對值比所述第一直流電壓的絕對值大的負的第二直流電壓;和控制部，其執行電源控制處理，交替地反復進行所述高頻電力的供給和該供給的停止， 在供給所述高頻電力的期間之中的、自所述高頻電力的供給開始時起的第一期間停止所述 第一直流電壓和所述第二直流電壓的供給，并且在該期間之中的除所述第一期間外的第二 期間供給所述第一直流電壓，在停止所述高頻電力的供給的期間供給所述第二直流電壓。2.如權利要求1所述的電源系統，其特征在于，還包括:對所述下部電極供給與所述高頻電力不同的離子引入用的高頻電力的另一高頻電源； 和Vpp值測定部，其測定作為與所述離子引入用的高頻電力對應的電壓的振幅值的Vpp 值，所述控制部執行第一校準處理，在將所述第一期間切換為成為該第一期間的候補的多 個候補期間的同時執行所述電源控制處理，按每個所述候補期間計算出表示所述Vpp值的 變動的程度的Vpp變動率，確定所述多個候補期間之中的、所述Vpp變動率成為預先決定的 允許值以下的所述候補期間，將所述第一期間修正成所確定的該候補期間。3.如權利要求1或2所述的電源系統，其特征在于，還包括:取得所述被處理體的蝕刻速度的蝕刻速度取得部，所述控制部執行第二校準處理，在將所述第一期間切換為成為該第一期間的候補的多 個候補期間的同時執行所述電源控制處理，按每個所述候補期間計算出表示所述蝕刻速度 的降低的程度的蝕刻速度降低率，確定所述蝕刻速度降低率成為預先決定的允許值以下的 所述候補期間，將所述第一期間修正成所確定的該候補期間。4.如權利要求1?3中任一項所述的電源系統，其特征在于:所述第一期間在供給所述高頻電力的期間所占的比率為40%以下。5.如權利要求1?4中任一項所述的電源系統，其特征在于:所述第一期間為5y sec以上的期間。6.如權利要求1?5中任一項所述的電源系統，其特征在于:所述直流電源包括:產生所述第一直流電壓的第一直流電源部；產生所述第二直流電壓的第二直流電源部；有選擇地將所述第一直流電源部和所述第二直流電源部與所述上部電極連接的選擇 電路;和經由開關電路連接到所述選擇電路與所述上部電極的接點的放電電路，所述控制部在執行所述電源控制處理的情況下，在供給所述高頻電力的期間之中的所 述第一期間，控制所述選擇電路以將所述第一直流電源部和所述第二直流電源部與所述上 部電極的連接切斷，并且控制所述開關電路以將所述放電電路與所述接點連接，在所述第 二期間，控制所述選擇電路以將所述第一直流電源部與所述上部電極連接，在停止所述高 頻電力的供給的期間，控制所述選擇電路以將所述第二直流電源部與所述上部電極連接。7.—種等離子體處理裝置，其特征在于，包括:處理容器；向所述處理容器內供給處理氣體的氣體供給部；配置在所述處理容器內的、用于載置被處理體的下部電極；以與所述下部電極相對的方式配置在所述處理容器內的上部電極;和 電源系統，其包括:對所述下部電極供給等離子體生成用的高頻電力的高頻電源;直流 電源，其對所述上部電極供給負的第一直流電壓、或者絕對值比所述第一直流電壓的絕對 值大的負的第二直流電壓;和控制部，其執行電源控制處理，交替地反復進行所述高頻電力 的供給和該供給的停止，在供給所述高頻電力的期間之中的、自所述高頻電力的供給開始 時起的第一期間，停止所述第一直流電壓和所述第二直流電壓的供給，并且在該期間之中 的除所述第一期間外的第二期間供給所述第一直流電壓，在停止所述高頻電力的供給的期 間供給所述第二直流電壓。8.—種使用電源系統的電源控制方法，其特征在于:所述電源系統包括:對用于載置被處理體的下部電極供給等離子體生成用的高頻電力 的尚頻電源;和直流電源，其對以與所述下部電極相對的方式配置的上部電極供給負的第一直流電 壓、或者絕對值比所述第一直流電壓的絕對值大的負的第二直流電壓，所述電源控制方法按以下方式執行電源控制處理:交替地反復進行所述高頻電力的供 給和該供給的停止，在供給所述高頻電力的期間之中的、自所述高頻電力的供給開始時起 的第一期間，停止所述第一直流電壓和所述第二直流電壓的供給，并且在該期間之中的除 所述第一期間外的第二期間供給所述第一直流電壓，在停止所述高頻電力的供給的期間供 給所述第二直流電壓。9.如權利要求8所述的電源控制方法，其特征在于:取得所述被處理體的蝕刻速度，執行修正處理，在將所述第一期間切換為成為該第一期間的候補的多個候補期間的同 時執行所述電源控制處理，按每個所述候補期間計算出表示所述蝕刻速度的降低的程度的 蝕刻速度降低率，確定所述蝕刻速度降低率成為預先決定的允許值以下的所述候補期間， 將所述第一期間修正成所確定的該候補期間。
【文檔編號】H01J37/32GK105990088SQ201610168860
【公開日】2016年10月5日
【申請日】2016年3月23日
【發明人】平野太, 平野太一, 石橋淳治, 伊藤惠貴, 佐藤邦纮
【申請人】東京毅力科創株式會社