低暗電流pin探測器及其加工方法
【專利摘要】本發明揭示了一種低暗電流PIN探測器，包括襯底，所述襯底的上端面生長有P型歐姆接觸層，所述P型歐姆接觸層上設置有至少一個與之觸接的P型歐姆接觸電極，所述襯底上端面生長有針對不同波長的特定厚度的增透膜，所述襯底的上端面開設有兩個用于實現器件內部電場與器件邊緣阻斷的隔離溝槽，所述隔離溝槽位于所述P型歐姆接觸層的兩側，所述隔離溝槽內填充有阻隔材料，所述襯底的上端面除所述形槽外的區域均覆蓋有阻隔層，所述襯底的下端面由上至下依次覆蓋生長有N型歐姆接觸層及N型歐姆接觸電極。本發明能夠有效減少器件內部的暗電流，使用效果優異，具有很高的使用及推廣價值。
【專利說明】
低暗電流PIN探測器及其加工方法
技術領域
[0001]本發明涉及一種光電探測器，具體涉及一種低暗電流PIN探測器，屬于半導體光電器件領域。【背景技術】
[0002]PIN探測器作為實現光信號探測的重要“載體”，具有工藝簡單、探測效率高、性能穩定等優點，在遙控傳感、工業、軍事國防、醫療、航空航天、深空探測等應用領域里起到重要支撐作用，是各個國家搶占的制高點。例如在安檢、醫療等高能射線成像中，PIN光電探測器與閃爍體配合，實現將弱光信號轉換為電信號并輸出成像的過程。
[0003]PIN探測器的暗電流，根據與器件尺寸的關系可以分為:與周長相關的線暗電流和與面積相關的面暗電流，以及與尺寸無關的暗電流補償。線暗電流主要由側壁漏電流決定， 面暗電流則由器件內部的擴散電流、熱激發電流、產生一復合電流等因素決定。隨著集成度的提高，光電探測器的尺寸在不斷縮小，集成度不斷提高，同時降低了系統的功率損耗和成本。但是實驗數據表明，當器件總面積小于1 _2時，其線暗電流是面暗電流的25倍以上。
[0004]具體而言，線暗電流主要來源于側壁漏電，劃片工藝或側壁鈍化不良等因素均會提高器件的線暗電流。由于PIN探測器一般工作在低偏壓甚至零偏壓下，因此由其內部電場引起的側壁漏電在線暗電流中占主要部分。又因為PIN探測器的結深較深，因此傳統的離子注入工藝難以直接適用于PIN探測器的生產加工。
[0005]綜上所述，如何設計出一種新型的PIN探測器，從結構上減小器件的暗電流，同時盡可能地隔離與電場相關的線暗電流，就成為了本領域內的工作人員亟待解決的問題。
【發明內容】
[0006]鑒于現有技術存在上述缺陷，本發明的目的是提出一種低暗電流PIN探測器。
[0007]本發明的目的，將通過以下技術方案得以實現:一種低暗電流PIN探測器，可用于紅外、可見光、紫外或太赫茲波段范圍內的光線探測， 包括襯底，所述襯底上生長有P型歐姆接觸層，所述P型歐姆接觸層上覆蓋有增透膜，所述增透膜上設置有至少一個與所述P型歐姆接觸層觸接的P型歐姆接觸電極，所述襯底的上端面開設有一圈用于實現器件內部電場與器件邊緣阻斷的隔離溝槽，所述隔離溝槽位于所述P 型歐姆接觸層的外周側，所述隔離溝槽內填充有阻隔材料，所述襯底的上端面除所述形槽外的區域均覆蓋有阻隔層，所述阻隔層的上端面覆蓋有增透膜，所述襯底的下端面由上至下依次覆蓋生長有N型歐姆接觸層及N型歐姆接觸電極。
[0008]優選地，所述襯底的材質為 S 1、GaAs、GaN、I nP、Ge、S i C、SO I 或 GO I。
[0009]優選地，所述增透膜上開設有至少一個用于將所述P型歐姆接觸層裸露出來的電極通孔，所述P型歐姆接觸電極借助所述電極通孔與所述P型歐姆接觸層觸接。
[0010]優選地，所述P型歐姆接觸電極設置于所述P型歐姆接觸層上端面的兩側端部位置。
[0011]優選地，所述低暗電流PIN探測器包括一用于感光的有源區，所述有源區位于所述 P型歐姆接觸電極以內。
[0012]優選地，所述隔離溝槽下端面所在的平面低于所述P型歐姆接觸層下端面所在的平面。
[0013]優選地，所述增透膜的材質為SiNx或Si〇2,所述增透膜的厚度為60?160nm。
[0014]優選地，所述阻隔材料的材質為Si02,所述阻隔層的材質為Si02,所述阻隔層的厚度為400~600nm。
[0015]本發明還揭示了一種用于制備上述低暗電流PIN探測器的加工方法，其特征在于， 包括如下步驟:步驟1、根據加工需要對電阻率2000 n/cm以上襯底的材質進行選擇，并對所述襯底進行化學清洗，保證所述襯底的潔凈度以免影響后期工藝，在所述襯底的上端面淀積一層400 ?600nm的Si02,隨后在所述襯底的上端面進行光刻，之后在光刻區域刻蝕出一圈隔離溝槽， 刻蝕深度為2?6mi;步驟2、對所述襯底的上端面進行熱氧化處理，使所述襯底的上端面形成一層20nm的致密的Si02層，隨后在所述襯底的上端面淀積一層2?6mi的Si02,以保證所述隔離溝槽被完全填充，之后對所述襯底的上端面進行化學機械拋光，去除多余的氧化物；步驟3、在所述襯底的上端面淀積一層400?600nm的Si02,隨后在所述襯底的上端面進行光刻，并向所述光刻區域離子注入B，使所述襯底的上端面形成P型歐姆接觸層，并保證其摻雜濃度為1X1019?1X102Q cm—3;步驟4、對所述襯底進行高溫退火處理，以將注入的雜質離子激活，退火溫度為900? 1100°C，退火時間為30?60min;步驟5、在所述襯底的上端面淀積一層60?160nm的SiN或Si〇2作為增透膜；步驟6、在所述襯底的上端面進行光刻并在所述增透膜上刻蝕出電極通孔，隨后在所述電極通孔的上方淀積500nm?2wii的A1以形成P型歐姆接觸電極，并進行光刻，腐蝕電極，露出用于感光的有源區；步驟7、將所述襯底倒扣，使所述襯底的下端面向上，并向其下端面離子注入P，形成n型歐姆接觸層，并保證其摻雜濃度為IX 1019?IX 102() cm3,隨后對所述襯底進行低溫退火處理；步驟8、在所述n型歐姆接觸層上再淀積一層300nm?2wii的A1，形成n型歐姆接觸電極，進而完成器件加工。[〇〇16]優選地，所述淀積加工方法包括磁控濺射或PECVD生長;所述刻蝕加工方法包括干法刻蝕工藝或濕法腐蝕工藝。
[0017]本發明的突出效果為:與傳統PIN探測器相比，本發明的探測波長范圍更廣，可廣泛適用于紅外、可見光、紫外或太赫茲波段，而且本發明可通過結構改動來滿足裝置正面入射或背面入射等多種方式探測的需要，適用性和實用性更強。同時，本發明能夠有效避免傳統加工過程中離子注入引入的雜質缺陷及晶格損傷，減小了器件的暗電流。此外，本發明中的溝槽結構能夠將器件邊緣與器件有源區的隔離，實現了器件邊緣與有源區電場的阻斷， 削弱了少子的擴散，進一步減小了器件的暗電流，提升了本發明的使用效果。
[0018]綜上所述，本發明能夠有效減少器件內部的暗電流，使用效果優異，具有很高的使用及推廣價值。
[0019]以下便結合實施例附圖，對本發明的【具體實施方式】作進一步的詳述，以使本發明技術方案更易于理解、掌握。【附圖說明】
[0020]圖1是本發明的截面示意圖及零偏壓下電場分布示意圖；圖2是本發明加工方法中步驟1的示意圖；圖3是本發明加工方法中步驟2的示意圖；圖4是本發明加工方法中步驟3的示意圖；圖5是本發明加工方法中步驟5的示意圖；圖6是本發明加工方法中步驟6的示意圖；圖7是本發明加工方法中步驟7的示意圖；圖8是本發明加工方法中步驟8的示意圖；其中:101、襯底，102、增透膜，103、p型歐姆接觸層，104、隔離溝槽，105、n型歐姆接觸層，106、p型歐姆接觸電極，107、n型歐姆接觸電極，108、阻隔層。【具體實施方式】
[0021]本發明揭示了一種低暗電流PIN探測器。
[0022]如圖所示，一種低暗電流PIN探測器，可用于紅外、可見光、紫外或太赫茲波段范圍內的光線探測，包括襯底101，所述襯底101上端面生長有P型歐姆接觸層103,所述P型歐姆接觸層103上覆蓋有增透膜102,所述增透膜102上設置有至少一個與所述P型歐姆接觸層 103觸接的P型歐姆接觸電極106,所述襯底101的上端面開設有一圈用于實現器件內部電場與器件邊緣阻斷的隔離溝槽104,所述隔離溝槽104位于所述P型歐姆接觸層103的外周側， 所述隔離溝槽104內填充有阻隔材料，所述襯底101的上端面除所述形槽外的區域均覆蓋有阻隔層108,所述阻隔層108的上端面覆蓋有增透膜102,所述襯底101的下端面由上至下依次覆蓋生長有N型歐姆接觸層105及N型歐姆接觸電極106。[〇〇23] 所述襯底101的材質為31、6&48、6&111^、66、31(:、301(新型硅基集成電路材料)或 G0I(新型鍺基集成電路材料)。在本實施例中，所述襯底101選用Si制成。
[0024]所述增透膜102上開設有至少一個用于將所述P型歐姆接觸層103裸露出來的電極通孔，所述P型歐姆接觸電極106借助所述電極通孔與所述P型歐姆接觸層103觸接。
[0025]所述增透膜102由于電極的存在效果不同，位于所述P型歐姆接觸層103上的所述增透膜102能夠增強光的透射率，位于所述阻隔層108上的所述增透膜102能夠起到很好的鈍化效果。
[0026]所述增透膜102上設置有兩個P型歐姆接觸電極106,所述P型歐姆接觸電極106設置于所述P型歐姆接觸層103上端面的兩側端部位置。
[0027]所述低暗電流PIN探測器包括一用于感光的有源區，所述有源區位于兩個所述P型歐姆接觸電極106之間。在本發明的使用過程中，探測光線均可從所述有源區射入。
[0028]所述隔離溝槽104下端面槽底部所在的平面低于所述P型歐姆接觸層103下端面所在的平面。
[0029]具體而言，在本實施例中，即所述隔離溝槽104的深度應深于所述P型歐姆接觸層 103的厚度。這樣的結構設置是因為本發明在使用過程中，其有源區產生的零偏壓電場在所述P型歐姆接觸層103的下端面位置(即所述P型歐姆接觸層103與所述襯底101的交界位置處)存在一個波峰。使所述隔離溝槽104的深度超過這一交界位置即可以進一步保證器件邊緣與器件有源區內部電場的隔離，從而確保本發明的使用效果。
[0030]所述增透膜102的材質為SiNx或S1,所述增透膜102的厚度為60?160nm。[〇〇31]具體而言，由于所述增透膜102所選用材質的特性不同以及所需要感光光源的波長不同，其厚度也隨之變化，在本實施例中，所述增透膜102選用SiN材質時的厚度小于選用 Si02時的厚度。更具體的來說，在本實施例中，所述增透膜102可以選用70nm厚度的SiN或 93nm厚度的Si02,這兩種不同的規格和材質在使用時的效果相同。此外，還需要說明的是， 所述增透膜102不僅可以增加器件的表面透光，還可以起到鈍化界面、減小表面漏電流的作用。[〇〇32]所述阻隔材料的材質為金屬或Si02,所述阻隔層108的材質為金屬或Si02,所述阻隔層108的厚度為400?600nm〇[〇〇33]在本實施例中，所述阻隔材料的材質與所述阻隔層108的材質相同，二者均優選為 Si〇2,所述阻隔層108的厚度為500nm。
[0034] 本發明還揭示了一種用于制備上述低暗電流PIN探測器的加工方法，包括如下步驟:步驟1、根據加工需要對電阻率2000 Q/cm以上襯底101的材質進行選擇，并對所述襯底101進行化學清洗，保證所述襯底101的潔凈度以免影響后期工藝，在所述襯底101的上端面淀積一層400?600nm的Si02,在本實施例中厚度為500nm，隨后在所述襯底101的上端面進行光刻，之后在光刻區域刻蝕出一圈隔離溝槽104,刻蝕深度為2?6wii，在本實施例刻蝕深度為 4ym;步驟2、對所述襯底101的上端面進行熱氧化處理，使所述襯底101的上端面形成一層薄約20nm的致密的Si02層，以改善所述襯底(101)與填充物的界面特性，隨后在所述襯底101 的上端面淀積一層3.5?4.5wii的Si〇2，在本實施例中厚度為4wii，此處需要保證的是所淀積的Si02的厚度與步驟1中的刻蝕深度相同，以保證所述隔離溝槽104被完全填充，之后對所述襯底101的上端面進行化學機械拋光，去除多余的氧化物；步驟3、在所述襯底101的上端面淀積一層400?600nm的Si02,在本實施例中厚度為 500nm，隨后在所述襯底101的上端面進行光刻，并向所述光刻區域離子注入B，使所述襯底 101的上端面形成P型歐姆接觸層103,并保證其摻雜濃度為IX 1019?IX 102() cnf3,在本實施例中摻雜濃度優選為IX 1019 cm3;步驟4、對所述襯底101進行高溫退火處理，以將注入的雜質離子激活，退火溫度為900? 1100 °C，退火時間為30?60min，在本實施例中的退火溫度為1100 °C，退火時間為30min;步驟5、在所述襯底101的上端面淀積一層60?160nm的SiN或Si02作為增透膜102,在本實施例中可在所述襯底101的上端面淀積一層70nm SiN或93nmSi〇2;步驟6、在所述襯底101的上端面進行光刻并在所述增透膜102上刻蝕出兩個電極通孔， 隨后在所述電極通孔的上方淀積500nm?2mi的A1以形成P型歐姆接觸電極106,并進行光刻，腐蝕電極，露出用于感光的有源區，在本實施例中可采用濺射的方法淀積1.5wii的A1以形成 P型歐姆接觸電極106;步驟7、將所述襯底101倒扣，使所述襯底101的下端面向上，并向其下端面離子注入P， 形成n型歐姆接觸層105,并保證其摻雜濃度為IX 1019?IX 102() cnf3,在本實施例中摻雜濃度優選為1 X 102() cm 3，隨后對所述襯底101進行低溫退火處理；步驟8、在所述n型歐姆接觸層105上再淀積一層300nm?2wii的AL，形成n型歐姆接觸電極 107，進而完成器件加工，在本實施例中可采用濺射的方法淀積500nm的A1以形成n型歐姆接觸電極107。[〇〇35]所述淀積加工方法包括磁控濺射或PECVD(等離子體增強化學氣相沉積法)生長； 所述刻蝕加工方法包括干法刻蝕工藝或濕法腐蝕工藝。
[0036]還需要說明的是，本發明中的所述隔離溝槽104填充，既可以采用低壓化學氣相淀積的方法形成，也可以利用各種氧化物化學氣相淀積設備完成。另外，本發明中的材質選擇及涂層厚度均為發明人經過多次試驗論證得出的最優方案，如采用其他材質或涂層厚度， 可能會直接導致本發明的技術方案不能夠實現降低器件暗電流的效果。
[0037]本發明能夠降低暗電流的原理在于，避免了溝槽處離子注入引入的雜質缺陷(這是由于傳統加工過程中，離子注入后退火不充分，容易導致注入后的雜質不能由間隙式雜質轉換為替位式雜質)及晶格損傷，進而減小器件暗電流。此外，器件邊緣由于劃片工藝引起的缺陷或是損傷都會增加器件的暗電流；另外由于少子擴散進入電場區，在電場的作用下被收集，這一過程也會產生暗電流，而本發明的溝槽結構能夠將器件邊緣與有源區隔離開，實現了器件邊緣與有源區電場的阻斷，削弱了少子的擴散，從而減小了器件的暗電流。
[0038]與傳統PIN探測器相比，本發明的探測波長范圍更廣，可廣泛適用于紅外、可見光、 紫外或太赫茲波段，而且本發明可通過結構改動來滿足裝置正面入射或背面入射等多種方式探測的需要，適用性和實用性更強。同時，本發明能夠有效避免傳統加工過程中離子注入引入的雜質缺陷及晶格損傷，減小了器件的暗電流。此外，本發明中的溝槽結構能夠將器件邊緣與器件有源區的隔離，實現了器件邊緣與有源區電場的阻斷，進一步減小了器件的暗電流，提升了本發明的使用效果。
[0039]綜上所述，本發明能夠有效減少器件內部的暗電流，使用效果優異，具有很高的使用及推廣價值。
[0040]本發明尚有多種實施方式，凡采用等同變換或者等效變換而形成的所有技術方案，均落在本發明的保護范圍之內。
【主權項】
1.一種低暗電流PIN探測器，可用于紅外、可見光、紫外或太赫茲波段范圍內的光線探 測，其特征在于:包括襯底(101)，所述襯底(101)上生長有P型歐姆接觸層(103)，所述P型歐 姆接觸層(103)上覆蓋有增透膜(102)，所述增透膜(102)上設置有至少一個與所述P型歐姆 接觸層(103)觸接的P型歐姆接觸電極(106)，所述襯底(101)的上端面開設有一圈用于實現 器件內部電場與器件邊緣阻斷的隔離溝槽(104)，所述隔離溝槽(104)位于所述P型歐姆接 觸層(103)的外周側，所述隔離溝槽(104)內填充有阻隔材料，所述襯底(101)的上端面除所 述形槽外的區域均覆蓋有阻隔層(108)，所述阻隔層(108)的上端面覆蓋有增透膜(102)，所 述襯底(101)的下端面由上至下依次覆蓋生長有N型歐姆接觸層(105)及N型歐姆接觸電極 (106)。2.根據權利要求1所述的低暗電流PIN探測器，其特征在于:所述襯底(101)的材質為 S1、GaAs、GaN、InP、Ge、SiC、SOlSGOI。3.根據權利要求1所述的低暗電流PIN探測器，其特征在于:所述增透膜(102)上開設有 至少一個用于將所述P型歐姆接觸層(103)裸露出來的電極通孔，所述P型歐姆接觸電極 (106)借助所述電極通孔與所述P型歐姆接觸層(103)觸接。4.根據權利要求1所述的低暗電流PIN探測器，其特征在于:所述P型歐姆接觸電極 (106)設置于所述P型歐姆接觸層(103)上端面的兩側端部位置。5.根據權利要求4所述的低暗電流PIN探測器，其特征在于:所述低暗電流PIN探測器包 括一用于感光的有源區，所述有源區位于所述P型歐姆接觸電極(106)以內。6.根據權利要求1所述的低暗電流PIN探測器，其特征在于:所述隔離溝槽(104)下端面 所在的平面低于所述P型歐姆接觸層(103)下端面所在的平面。7.根據權利要求1所述的低暗電流PIN探測器，其特征在于:所述增透膜(102)的材質為 SiNx或Si02,所述增透膜(102)的厚度為60?160nm。8.根據權利要求1所述的低暗電流PIN探測器，其特征在于:所述阻隔材料的材質為 Si02,所述阻隔層(108)的材質為Si02,所述阻隔層(108)的厚度為400?600nm。9.一種用于制備如權利要求1?8所述的低暗電流PIN探測器的加工方法，其特征在于， 包括如下步驟:步驟1、根據加工需要對電阻率2000 Q/cm以上襯底(101)的材質進行選擇，并對所述 襯底(101)進行化學清洗，保證所述襯底(101)的潔凈度以免影響后期工藝，在所述襯底 (101)的上端面淀積一層400?600nm的Si〇2,隨后在所述襯底(101)的上端面進行光刻，之后 在光刻區域刻蝕出一圈隔離溝槽(104 )，刻蝕深度為2?6mi ;步驟2、對所述襯底(101)的上端面進行熱氧化處理，使所述襯底(101)的上端面形成一 層20nm的致密的Si〇2層，隨后在所述襯底(101)的上端面淀積一層2?6wii的Si〇2,以保證所述 隔離溝槽(104)被完全填充，之后對所述襯底(101)的上端面進行化學機械拋光，去除多余 的氧化物；步驟3、在所述襯底(101)的上端面淀積一層400?600nm的Si02，隨后在所述襯底(101)的 上端面進行光刻，并向所述光刻區域離子注入B，使所述襯底(101)的上端面形成P型歐姆接 觸層(103)，并保證其摻雜濃度為IX 1019?IX 102Q cm3;步驟4、對所述襯底(101)進行高溫退火處理，以將注入的雜質離子激活，退火溫度為 900?1100°C，退火時間為30?60min;步驟5、在所述襯底(101)的上端面淀積一層60?160nm的SiN或Si02作為增透膜(102);步驟6、在所述襯底(101)的上端面進行光刻并在所述增透膜(102)上刻蝕出電極通孔， 隨后在所述電極通孔的上方淀積500nm?2wii的A1以形成P型歐姆接觸電極(106)，并進行光 亥IJ，腐蝕電極，露出用于感光的有源區；步驟7、將所述襯底(101)倒扣，使所述襯底(101)的下端面向上，并向其下端面離子注 入P，形成n型歐姆接觸層(105)，并保證其摻雜濃度為1X1019?1X102() cnf3,隨后對所述襯 底(101)進行低溫退火處理；步驟8、在所述n型歐姆接觸層(105)上再淀積一層300nm?2wii的A1，形成n型歐姆接觸電 極(107)，進而完成器件加工。10.根據權利要求9所述的低暗電流PIN探測器的加工方法，其特征在于:所述淀積加工 方法包括磁控濺射或PECVD生長;所述刻蝕加工方法包括干法刻蝕工藝或濕法腐蝕工藝。
【文檔編號】H01L31/18GK105977338SQ201610562077
【公開日】2016年9月28日
【申請日】2016年7月18日
【發明人】李沖, 豐亞潔, 劉巧莉, 呂本順, 郭霞, 王華強, 黎奔
【申請人】蘇州北鵬光電科技有限公司