半導體裝置及其制造方法

半導體裝置及其制造方法
【專利摘要】本發明的實施方式提供一種缺陷產生受到抑制的半導體裝置及其制造方法。實施方式的半導體裝置具備：襯底；第一氮化物半導體層，其設置于所述襯底上；第二氮化物半導體層，其設置于所述第一氮化物半導體層上；第三氮化物半導體層，其設置于所述第二氮化物半導體層上；電極，其設置于所述第三氮化物半導體層上；及絕緣層，其設置于所述第一氮化物半導體層與所述第二氮化物半導體層之間，且選擇性地設置于所述電極下。
【專利說明】半導體裝置及其制造方法
[0001][相關申請案]
[0002]本申請案享受以日本專利申請案2015-51489號(申請日:2015年3月13日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。
技術領域
[0003]本發明的實施方式涉及一種半導體裝置及其制造方法。
【背景技術】
[0004]在HEMT (High Electron Mobility Transistor，高電子遷移率晶體管)等半導體裝置中，有使用成長于襯底上的氮化物半導體層作為半導體層的情況。
[0005]然而，如果使氮化物半導體層成長于襯底上，則會因他們的熱膨脹系數之差、晶格常數的失配，而殘留應力(例如拉伸應變)被施加于氮化物半導體層。有在此種具有殘留應力的氮化物半導體層產生缺陷的情況。如果存在缺陷，則有如下情況:即便將HEMT控制為斷開狀態，也會發生產生漏電流等不良情況。

【發明內容】

[0006]本發明所欲解決的課題是提供一種缺陷產生受到抑制的半導體裝置及其制造方法。
[0007]實施方式的半導體裝置包括:襯底；第一氮化物半導體層，其設置于所述襯底上；第二氮化物半導體層，其設置于所述第一氮化物半導體層上；第三氮化物半導體層，其設置于所述第二氮化物半導體層上；電極，其設置于所述第三氮化物半導體層上；及絕緣層，其設置于所述第一氮化物半導體層與所述第二氮化物半導體層之間，且選擇性地設置于所述電極下。
【附圖說明】
[0008]圖1 (a)是表示第一實施方式的半導體裝置的主要部分的示意性剖視圖。圖1 (b)是表示第一實施方式的半導體裝置的主要部分的示意性剖視圖。
[0009]圖2是表示第一實施方式的半導體裝置的主要部分的示意性俯視圖。
[0010]圖3(a)?圖3(c)是表示第一實施方式的半導體裝置的主要部分的制造過程的示意性立體圖。
[0011]圖4(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0012]圖5(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0013]圖6(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0014]圖7(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0015]圖8(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0016]圖9(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0017]圖10(a)及(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0018]圖11 (a)及(b)是說明第一實施方式的效果的示意性剖視圖。
[0019]圖12(a)及(b)是說明第一實施方式的效果的示意性剖視圖。
[0020]圖13(a)?圖13(c)是表示第二實施方式的半導體裝置的主要部分的制造過程的示意性立體圖。
【具體實施方式】
[0021 ] 以下，一邊參照附圖，一邊對實施方式進行說明。以下的說明中，對相同的構件標附相同的符號，對于已說明一次的構件，適當省略其說明。
[0022](第一實施方式)
[0023]圖1 (a)是表示第一實施方式的半導體裝置的主要部分的示意性剖視圖。圖1 (b)是表示第一實施方式的半導體裝置的主要部分的示意性剖視圖。
[0024]圖2是表示第一實施方式的半導體裝置的主要部分的示意性俯視圖。
[0025]圖1 (a)是表示沿圖2的A1-A2線的位置的剖面，圖1 (b)是表示沿圖2的B1-B2線的位置的剖面。
[0026]而且，以下所例示的圖中，導入三維座標。此處，X軸、Y軸、及Z軸分別交叉。例如，X軸、Y軸、及Z軸分別正交。
[0027]作為第一實施方式的半導體裝置100，作為一例，示出有HEMT(High ElectronMobility Transistor)的一例。可在能夠實施的范圍內變更以下所圖示的電極、配線等配置。
[0028]半導體裝置100例如包括:襯底10、第一氮化物半導體層(以下，為第一緩沖層31及第二緩沖層32)、第二氮化物半導體層(以下，例如為載子移動層33)、第三氮化物半導體層(以下，例如為勢皇層34)、電極(以下，例如為第一電極50、第二電極51、及第三電極52)、柵極絕緣膜53、絕緣層40、保護層60、及層間絕緣層61。實施方式的圖中，將從襯底10朝向勢皇層34的方向設為第一方向(Z方向)，將與第一方向交叉的方向設為第二方向(Y方向)及第三方向(X方向)。Y方向與X方向相互交叉。
[0029]襯底10例如包含硅(Si)。襯底10不限定于硅襯底，也可為藍寶石襯底、鉆石襯底、硅碳化物襯底、碳襯底、氮化物半導體襯底、硼氮化物襯底、或鍺襯底等。本實施方式中，作為一例，例示硅襯底作為襯底10。在襯底10為硅的情況下，其上表面1u例如為(111)面。
[0030]第一緩沖層31設置于襯底10上。第一緩沖層31包含氮化鋁。第二緩沖層32設置于第一緩沖層31上。第二緩沖層32包含氮化鋁鎵。
[0031]載子移動層33設置于第二緩沖層32上。載子移動層33包含非摻雜的氮化鎵O、或非摻雜的氮化鋁鎵(AlxGa1 XN(0 ^ X<l))o而且，載子移動層33也可包含 GaxIn1 ,NyAs1 y (O 芻 x 芻 1、0 芻 y 芻 I)、AlxInyGa1 x yN (O 芻 x 芻 1、0 芻 y 芻 I)、及BxInlxN (O ^ X ^ I)中的任一者。
[0032]勢皇層34設置于載子移動層33上。勢皇層34包含非摻雜或的η型氮化鋁鎵(AlyGa1 γΝ(0〈Υ 蘭 1、Χ〈Υ))。而且，勢皇層 34 也可包含 GaxIn1 ,NyAs1 y(0 ^ x ^ 1、0 蘭 y 蘭 1)、AlxInyGa1 xyN(O 芻 x 芻 1、0 芻 y 芻 I)、及 BxIn1 XN(0 芻 x 芻 I)中的任一者。
[0033]在載子移動層33內的載子移動層33與勢皇層34的界面附近產生二維電子(2DEG)。本實施方式中，將第一緩沖層31、第二緩沖層32、載子移動層33、及勢皇層34作為層疊體30。
[0034]第一電極50具有第一電極部(以下，例如為源極配線50i)、第二電極部(以下，例如為源極電極50s)、接觸電極50c、場板電極50f、及源極墊電極50p。第一電極50設置于勢皇層34上。
[0035]源極電極50s設置于勢皇層34上。源極電極50s設置著多個。源極電極50s電連接于勢皇層34。源極電極50s與勢皇層34歐姆接觸。源極電極50s經由接觸電極50c連接于場板電極50f。場板電極50f連接于源極配線50i。場板電極50f及源極配線50i例如設置于層間絕緣層61上。
[0036]源極配線50i例如沿Y方向延伸。源極配線50i經由場板電極50f、接觸電極50c電連接于源極電極50s。源極墊電極50p連接于源極配線50i。
[0037]第二電極51具有沿Y方向與第一電極50并列的部分。例如，第二電極51具有第三電極部(以下，例如為漏極配線51ia)、第四電極部(以下，例如為漏極電極51d)、漏極配線51ib、接觸電極51c、及漏極墊電極51p。第二電極51設置于勢皇層34上。
[0038]漏極電極51d設置于勢皇層34上。漏極電極51d設置著多個。漏極電極51d電連接于勢皇層34。漏極電極51d與勢皇層34歐姆接觸。漏極電極51d于Y方向上設置于源極電極50s的側方。
[0039]漏極配線51ia例如設置于層間絕緣層61上。漏極配線51ia沿Y方向延伸。漏極配線51ia經由漏極配線51ib、接觸電極51c電連接于漏極電極51d。漏極墊電極51p連接于漏極配線51ia。
[0040]源極電極50s及漏極電極51d設置于源極配線50i與漏極配線51ia之間。源極電極50s及漏極電極51d在勢皇層34上沿X方向延伸。
[0041]柵極絕緣膜53設置于勢皇層34上。柵極絕緣膜53包含硅氮化物(Si3N4)、氧化硅膜(S12)、氧化鋁(Al2O3)的任一者。
[0042]第三電極52具有設置于第一電極50與第二電極51之間的部分。例如，第三電極52具有第五電極部(以下，例如為柵極配線52i)、第六電極部(以下，例如為柵極電極52g)、接觸電極52ca、52cb、場板電極52f、及柵極墊電極52p。第三電極52隔著柵極絕緣膜53設置于勢皇層34上。
[0043]柵極電極52g隔著柵極絕緣膜53設置于勢皇層34上。柵極電極52g在Y方向上設置于源極電極50s與漏極電極51d之間。場板電極52f設置于保護層60上。柵極配線52?經由場板電極52f、接觸電極52ca電連接于柵極電極52g。柵極墊電極52p經由接觸電極52cb電連接于柵極配線52i。
[0044]源極電極50s、漏極電極51d、及柵極電極52g的數量不限定于圖示的數量。
[0045]絕緣層40選擇性地設置于第二緩沖層32與載子移動層33之間。絕緣層40包含硅氧化物(S1x)、硅氮化物(SiNx)、氧化鋁(AlxOy)、氧化鋯(ZrOx)、抗蝕劑中的至少任一者。
[0046]例如，如圖1 (a)所示，絕緣層40設置于源極電極50s下及漏極電極51d之下的至少任一處。另外，所謂“源極電極50s下”或“漏極電極51d下”，是指從上方投影時，源極電極50s與絕緣層40或漏極電極51d與絕緣層40的至少一部分重合。
[0047]而且，半導體裝置100中，將配置有源極電極50s、漏極電極51d、及柵極電極52g的區域設為元件區域100a。將從Z方向觀察時包圍元件區域10a的區域設為終端區域10t0絕緣層40設置于終端區域100t。
[0048]例如，絕緣層40設置于源極配線501、漏極配線51ia、及柵極配線52i中的至少任一者下。或者，絕緣層40設置于源極配線50i與漏極電極51d之間的區域10s及漏極配線51ia與源極電極50s之間的區域10d的至少任一區域。
[0049]保護層60設置于柵極絕緣膜53上。保護層60例如包含硅氮化物。層間絕緣層61設置于保護層60上。層間絕緣層61例如包含硅氧化物(S1x)。
[0050]對半導體裝置100的制造過程進行說明。
[0051]圖3(a)?圖3(c)是表示第一實施方式的半導體裝置的主要部分的制造過程的示意性立體圖。
[0052]例如，圖3 (a)中所示的晶片狀的襯底1W具有:成為半導體裝置100的襯底10的第一區域(以下，例如為芯片區域10s)、及芯片區域1s外的第二區域(以下，例如為未使用區域1n)。作為一例，襯底1W為硅晶片，在上表面10u，例如露出有(111)面。
[0053]未使用區域1n例如具有切晶區域10DL、及既不成為襯底10也不成為切晶區域1DL的周邊區域10r。周邊區域1r與襯底1W的外端1e相連。
[0054]接下來，如圖3(b)所示，在晶片狀的襯底1W的上表面10u，依序形成第一緩沖層31、第二緩沖層32。
[0055]接下來，如圖3(c)所示，在切晶區域10DL中的襯底10W上，隔著緩沖層31、32選擇性地形成絕緣層40。例如，在第二緩沖層32的整個面形成絕緣層40后，利用例如PEP (PhotoEngraving Process，照像雕刻工藝)及RIE (Reactive 1n Etching，反應性離子蝕刻)，在第二緩沖層32上選擇性地形成絕緣層40。以下，在層、電極等的選擇性形成中，利用該整個面成膜、PEP、及RIE。藉此，絕緣層40例如形成為格子狀。
[0056]此處，在圖3(c)的右面，表示第二緩沖層32的上表面32u的放大圖。絕緣層40例如與沿襯底low容易劈裂的面的線1c不平行地延伸。例如，線1c與絕緣層40延伸的方向所成的角度Θ是設定為5°以上。角度Θ也可設定為90°。
[0057]此后，第一實施方式中，在第二緩沖層32上及絕緣層40上，形成載子移動層33，在載子移動層33上形成勢皇層34。
[0058]而且，第一實施方式中，與在切晶區域10DL形成絕緣層40的同時地，也在芯片區域1s將絕緣層40圖案化。以下，對芯片區域1s中的制造過程進行說明。
[0059]圖4(a)?圖10(b)是表示第一實施方式的芯片區域的半導體裝置的主要部分的制造過程的示意性剖視圖。
[0060]圖4(a)?圖10(b)中，各圖(a)對應于所述A1-A2線的剖面，各圖(b)對應于所述B1-B2線的剖面。
[0061]例如，如圖4(a)及圖4(b)所示，在襯底10上依序形成第一緩沖層31、第二緩沖層32ο
[0062]接下來，如圖5 (a)及圖5 (b)所示，在第二緩沖層32上選擇性地形成絕緣層40。
[0063]絕緣層40形成于元件區域10a中形成源極電極50s及漏極電極51d的區域(圖5 (a)) ο而且，也形成于包圍元件區域10a的終端區域10t (圖5 (b))。
[0064]接下來，如圖6(a)及圖6(b)所示，在第二緩沖層32上及絕緣層40上形成載子移動層33。在載子移動層33上形成勢皇層34。載子移動層33及載子移動層33例如通過MOCVD (Metal Organic Chemical Vapor Deposit1n，金屬有機氣相沈積)而形成。進而，在勢皇層34上形成柵極絕緣膜53。
[0065]接下來，如圖7(a)及圖7(b)所示，在元件區域10a中，在柵極絕緣膜53上，選擇性地形成柵極電極52g。進而，在柵極絕緣膜53上及柵極電極52g上形成保護層60。
[0066]接下來，如圖8(a)及圖8(b)所示，在元件區域10a中，利用PEP及RIE在保護層60形成溝槽50t、溝槽52t、及溝槽51t。進而，在溝槽50t內形成源極電極50s，在溝槽52t內形成接觸電極52ca，在溝槽51t內形成漏極電極51d。
[0067]接下來，如圖9(a)及圖9(b)所示，在元件區域10a中，在保護層60上形成場板電極52f。場板電極52f電連接于接觸電極52ca。進而，在終端區域10t中，在保護層60上形成柵極配線52i。柵極配線52i電連接于場板電極52f。
[0068]接下來，如圖10(a)及圖10(b)所示，在保護層60上、場板電極52f上、及柵極配線52i上形成層間絕緣層61。
[0069]然后，如圖1 (a)、(b)及圖2所示，在層間絕緣層61內形成接觸電極50c。接觸電極50c電連接于源極電極50s。進而，在層間絕緣層61上，形成電連接于接觸電極50c的場板電極50f、及電連接于場板電極50f的源極配線501、源極墊電極50p。而且，在層間絕緣層61上，形成電連接于漏極電極51d的漏極配線51ia、51ib、漏極墊電極51p。而且，在層間絕緣層61上，形成與柵極配線52i電連接的柵極墊電極52p。
[0070]對第一實施方式的效果進行說明。
[0071]圖11(a)?圖11(b)是說明第一實施方式的效果的示意性剖視圖。
[0072]第一實施方式中，在第二緩沖層32上預先將絕緣層40圖案化，且在第二緩沖層32 上，通過 PLEG (Parallel Lateral Epitaxial over Growth，平行側向外延生長)法或ELO (Epitaxial Lateral Overgrowth，側向外延生長)法形成載子移動層33及勢皇層34。
[0073]圖11(a)?圖11(b)中，表示有形成于第二緩沖層32上的氮化物半導體層(GaN層)的經時變化。此處，圖11(a)中所示的選擇性地形成于第二緩沖層32上的絕緣層40之間隔例如設為10 μm左右或10 μm以下。該間隔例如成為HEMT的源極電極50s與漏極電極51d之間的間隔的程度。
[0074]該情況下，氮化物半導體層于成膜初期的階段SI選擇性地形成于從絕緣層40露出的第二緩沖層32上。此處，在成膜初期的階段SI，在絕緣層40上未形成氮化物半導體層。進入下一階段S2后，氮化物半導體層到達絕緣層40的上表面40u。
[0075]此處，在絕緣層40之間隔為10 μ m左右或10 μ m以下的情況下，進入下一階段S3后，氮化物半導體層成長的方向是橫方向優先。此處，所謂橫方向，除相對于第二緩沖層32的上表面32u平行的方向以外，也包含圖中的箭頭所表示的傾斜前進的方向。
[0076]而且，在氮化物半導體層內，有因結晶成長時的熱膨脹應力(stress)、拉伸應變、殘留應力等而產生缺陷的情況。然而，在階段S3以后，由于結晶成長沿橫方向進行，因此，氮化物半導體層內所含的缺陷30d本身也沿橫方向傳導。
[0077]如圖11(b)所示，進入階段S4后，從絕緣層40的兩側成長的氮化物半導體層相互接合。即，缺陷30d集中于從絕緣層40的兩側成長的氮化物半導體層接合的部分、即絕緣層40上。而且，在該氮化物半導體層接合的部分，也集中有氮化物半導體層內的拉伸應變、殘留應力。下一階段S5，在階段S4中相連的氮化物半導體層上形成氮化物半導體層。
[0078]圖12(a)?圖12(b)是說明第一實施方式的效果的示意性剖視圖。
[0079]圖12(a)中，源極電極50s與漏極電極51d之間的電流路徑是由“301”示意性地表不。
[0080]如圖12(a)所示，在半導體裝置100的終端區域10t中，缺陷30d集中于絕緣層40上的載子移動層33及勢皇層34。S卩，在源極電極50s與漏極電極51d之間的載子移動層33及勢皇層34中，缺陷產生受到抑制。
[0081]假如在柵極電極52g下的載子移動層33或勢皇層34存在缺陷30d，則即便利用柵極電極52g將半導體裝置100控制為斷開狀態，也有于源極、漏極間產生例如漏電流的可能性。
[0082]相對于此，在半導體裝置100中，在源極電極50s與漏極電極51d之間的電流路徑301及其附近，缺陷產生受到抑制。因此，例如難以產生漏電流。
[0083]另一方面，如圖12(b)所示，在終端區域10t中，也設置著絕緣層40。因此，可使缺陷30d及應力也集中于元件區域10a外的終端區域100t。
[0084]而且，如圖3(c)所示，絕緣層40被圖案化為不與襯底1W容易劈裂的線1c平行。因此，即便在絕緣層40上應力集中于氮化物半導體層內，而于該氮化物半導體層內產生破裂、缺陷，襯底1W也難以沿線1c劈裂。例如，在形成于襯底10上的GaN的主面為(O, O, O, I)面的情況下，如果 R 面(1，-1, O, O)、M 面(1，O, -1, O)、A 面(1，I, -2，O)的任一者相對于線1c平行，則于GaN結晶劈裂時，襯底1W也劈裂。第一實施方式中，通過不與線1c平行地將絕緣層40圖案化，而抑制襯底10的劈裂。
[0085](第二實施方式)
[0086]圖13(a)?圖13(c)是表示第二實施方式的半導體裝置的主要部分的制造過程的示意性立體圖。
[0087]例如，如圖13 (a)所示，在第二緩沖層32上形成絕緣層40。絕緣層40例如包含硅氧化物。此處，絕緣層40形成于切晶區域10DL、及周邊區域10r。而且，絕緣層40也可不設置于切晶區域1DL而僅設置于周邊區域10r。
[0088]接下來，如圖13(b)所示，在第二緩沖層32上，隔著絕緣層40依序形成載子移動層33、勢皇層34。
[0089]接下來，如圖13(c)所示，通過利用酸溶液的剝離，選擇性地去除絕緣層40與形成于絕緣層40上的載子移動層33及勢皇層34。藉此，在芯片區域1s選擇性地殘留載子移動層33及勢皇層34。S卩，根據第二實施方式，可獲得形成有結晶狀態良好的氮化物半導體層的襯底。
[0090]在假如不設置絕緣層40而于襯底1W上依序層疊第一緩沖層31、第二緩沖層32、載子移動層33、及勢皇層34的情況下，會因襯底1W與氮化物半導體層的熱膨脹系數之差、或襯底1W與氮化物半導體層的晶格失配而例如拉伸應變施加于氮化物半導體層。
[0091]襯底1W的口徑越大，氮化物半導體層中襯底周圍的應變量越大。有襯底因此而翹曲的情況。如果襯底翹曲，則應力施加于氮化物半導體層的全域。由此，在氮化物半導體層的全域產生缺陷30d。其成為氮化物半導體層的破裂、缺陷的重要原因。
[0092]相對于此，第二實施方式中，使缺陷30d集中于絕緣層40上的氮化物半導體層，而將絕緣層40上的氮化物半導體層與絕緣層40—并去除。因此，在襯底1W上形成缺陷產生受到抑制的氮化物半導體層。如果使用此種襯底形成氮化物半導體裝置，則其制造良率
[0093]另外，形成于襯底1W上的絕緣層40的圖案形狀不限定于格子狀、島狀，也可為點狀、鏈線狀、十字狀。
[0094]所述實施方式中，所謂表達為“A設置于B上”的情況的“上”，除A與B接觸而A設置于B上的情況以外，也存在以A與B不接觸而A設置于B的上方的情況的意思使用的情況。而且，“A設置于B上”有時也適用于使A與B反轉而A位于B下的情況、或A與B橫向并列的情況。其原因在于:即便將實施方式的半導體裝置旋轉，在旋轉前后半導體裝置的構造也不變。
[0095]以上，一邊參照具體例，一邊對實施方式進行了說明。但是，實施方式不限定于該等具體例。S卩，只要具備實施方式的特征，本領域技術人員對這些具體例適當地加以設計變更而成者也包含于實施方式的范圍內。所述各具體例所具備的各要素及其配置、材料、條件、形狀、尺寸等并不限定于例示者，可適當變更。
[0096]而且，所述的各實施方式所具備的各要素可在技術上可能的范圍內組合，只要包含實施方式的特征，組合該等而成者也包含于實施方式的范圍內。此外，應理解的是，所述各實施方式為只要為本領域技術人員即可于實施方式的思想的范疇內想到各種變更例及修正例者，關于他們的變更例及修正例，也屬于實施方式的范圍。
[0097]另外，本說明書中，所謂“氮化物半導體”，總體而言，包含于BxInyAlzGa1 x y ZN(0^ X ^ 1,0 ^ y ^ 1,0 ^ Z ^ I, x+y+z ^ I)的化學式中使組成比x、y及z于各自的范圍內變化而成的全部組成的半導體。而且，進而，在所述化學式中進而也包含N(氮)以外的V族元素者、進而包含用以控制導電形等各種物性而添加的各種元素者、及進而包含無意地含有的各種元素者也均包含于“氮化物半導體”。
[0098]已對本發明的若干實施方式進行了說明，但該等實施方式是作為示例而提示者，并不意圖限定發明的范圍。這些新穎的實施方式可以其他各種形態進行實施，可在不脫離發明的主旨的范圍內，進行各種省略、置換、變更。該等實施方式或其變形包含于發明的范圍或主旨內，并且包含于權利要求所記載的發明及其均等的范圍。
[0099][符號的說明]
[0100]10襯底
[0101]1DL切晶區域
[0102]1ff襯底
[0103]1c線
[0104]1e外端
[0105]1n未使用區域
[0106]1r周邊區域
[0107]1s芯片區域
[0108]10u、32u、40u上表面
[0109]30層疊體
[0110]30d缺陷
[0111]301電流路徑
[0112]31、32第一氮化物半導體層
[0113]33第二氮化物半導體層
[0114]34第三氮化物半導體層
[0115]40絕緣層
[0116]50第一電極
[0117]50c、51c接觸電極
[0118]50f、52f場板電極
[0119]50?第一電極部
[0120]50p源極墊電極
[0121]50s第二電極部
[0122]50t、51t、52t溝槽
[0123]51第二電極
[0124]5Id第四電極部
[0125]5 Iia第三電極部
[0126]5 Iib漏極配線
[0127]5 Ip漏極墊電極
[0128]52第三電極
[0129]52ca、52cb接觸電極
[0130]52g第六電極部
[0131]52?第五電極部
[0132]52p柵極墊電極
[0133]53柵極絕緣膜
[0134]60保護層
[0135]61層間絕緣層
[0136]100半導體裝置
[0137]10a元件區域
[0138]10t終端區域
[0139]100d、100s區域
【主權項】
1.一種半導體裝置，其特征在于具備: 襯底； 第一氮化物半導體層，其設置于所述襯底上； 第二氮化物半導體層，其設置于所述第一氮化物半導體層上； 第三氮化物半導體層，其設置于所述第二氮化物半導體層上； 電極，其設置于所述第三氮化物半導體層上；以及 絕緣層，其設置于所述第一氮化物半導體層與所述第二氮化物半導體層之間，且選擇性地設置于所述電極下。2.根據權利要求1所述的半導體裝置，其特征在于:所述電極具有設置于所述第三氮化物半導體層上的第一電極、第二電極、及第三電極； 所述第一電極具有沿與從所述襯底朝向所述第三氮化物半導體層的第一方向交叉的第二方向延伸的第一電極部、及沿與所述第一方向以及所述第二方向交叉的第三方向延伸的第二電極部，所述第一電極部電連接于所述第二電極部，所述第二電極部電連接于所述第三氮化物半導體層； 所述第二電極具有沿所述第二方向延伸的第三電極部、及沿所述第三方向延伸的第四電極部，所述第三電極部電連接于所述第四電極部，所述第四電極部電連接于所述第三氮化物半導體層，所述第四電極部與所述第二電極部并列； 所述第三電極具有沿所述第二方向延伸的第五電極部、及沿所述第三方向延伸的第六電極部，所述第五電極部電連接于所述第六電極部，所述第六電極部設置于所述第二電極部與所述第四電極部之間；并且 所述絕緣層設置于所述第一電極部、所述第三電極部、以及所述第五電極部的至少任一者之下。3.根據權利要求2所述的半導體裝置，其特征在于:所述絕緣層設置于所述第一電極部與所述第四電極部之間的區域以及所述第三電極部與所述第二電極部之間的區域的至少任一處。4.根據權利要求2或3所述的半導體裝置，其特征在于:所述絕緣層設置于所述第二電極部下以及所述第四電極部下的至少任一處。5.根據權利要求2或3所述的半導體裝置，其特征在于:所述絕緣層設置于包圍配置有所述第二電極部、所述第四電極部、以及所述第六電極部的元件區域的終端區域。6.一種半導體裝置的制造方法，其特征在于具備: 在襯底上形成第一氮化物半導體層的步驟； 在所述第一氮化物半導體層上選擇性地形成絕緣層的步驟； 在所述第一氮化物半導體層上以及所述絕緣層上形成第二氮化物半導體層的步驟； 在所述第二氮化物半導體層上形成第三氮化物半導體層的步驟；以及 在所述絕緣層的上側的所述第三氮化物半導體層上形成電極的步驟。7.根據權利要求6所述的半導體裝置的制造方法，其特征在于:所述電極具有形成于所述第三氮化物半導體層上的第一電極、第二電極、及第三電極； 所述第一電極具有沿與從所述襯底朝向所述第三氮化物半導體層的第一方向交叉的第二方向延伸的第一電極部、及沿與所述第一方向以及所述第二方向交叉的第三方向延伸的第二電極部，所述第一電極部電連接于所述第二電極部，所述第二電極部電連接于所述第三氮化物半導體層； 所述第二電極具有沿所述第二方向延伸的第三電極部、及沿所述第三方向延伸的第四電極部，所述第三電極部電連接于所述第四電極部，所述第四電極部電連接于所述第三氮化物半導體層，所述第四電極部設置于所述第二電極部的側方； 所述第三電極具有沿所述第二方向延伸的第五電極部、及沿所述第三方向延伸的第六電極部，所述第五電極部電連接于所述第六電極部，所述第六電極部設置于所述第二電極部與所述第四電極部之間；并且 在所述絕緣層的上側，形成所述第一電極部、所述第三電極部、以及所述第五電極部的至少任一者。8.根據權利要求7所述的半導體裝置的制造方法，其特征在于:將所述絕緣層形成于所述第一電極部與所述第四電極部之間的區域以及所述第三電極部與所述第二電極部之間的區域的至少任一處。9.根據權利要求7或8所述的半導體裝置的制造方法，其特征在于:將所述絕緣層形成于所述第二電極部下以及所述第四電極部下的至少任一處。10.根據權利要求7或8所述的半導體裝置的制造方法，其特征在于:將所述絕緣層形成于包圍配置有所述第二電極部、所述第四電極部、以及所述第六電極部的元件區域的終端區域。11.一種半導體裝置的制造方法，其特征在于具備: 在具有成為半導體裝置的襯底的第一區域、及所述第一區域外的第二區域的晶片襯底上形成第一氮化物半導體層的步驟； 在所述第二區域的所述晶片襯底上，隔著所述第一氮化物半導體層形成絕緣層的步驟； 在所述第一氮化物半導體層上以及所述絕緣層上形成第二氮化物半導體層的步驟； 在所述第二氮化物半導體層上形成第三氮化物半導體層的步驟；以及 將所述絕緣層、及形成于所述絕緣層上的所述第二氮化物半導體層以及所述第三氮化物半導體層選擇性地去除的步驟。12.根據權利要求11所述的半導體裝置的制造方法，其特征在于:所述第二區域與所述晶片襯底的外端相連。
【文檔編號】H01L29/66GK105977293SQ201510556279
【公開日】2016年9月28日
【申請日】2015年9月2日
【發明人】古川千里, 小川雅章, 罇貴子, 西脇若菜
【申請人】株式會社東芝