一種顯示裝置、陣列基板及其制造方法
【專利摘要】本發明公開了一種顯示裝置、陣列基板及其制造方法。該陣列基板包括：基底以及設置在基底上的兩個柵極、源極、漏極、有源層以及像素電極，其中，漏極與像素電極連接，源極和漏極分別與有源層接觸，兩個柵極用于控制有源層的導通和截止，從而控制源極和漏極之間的連通和斷開。通過上述方式，本發明能夠有效防止閾值電壓的變動。
【專利說明】
一種顯示裝置、陣列基板及其制造方法
技術領域
[0001]本發明涉及顯示技術領域，尤其是涉及一種顯示裝置、陣列基板及其制造方法。【背景技術】
[0002]在液晶面板工業中，目前的陣列基板常采用單一柵極結構，而單一柵極結構的在較長時間的工作后其載流子運輸特性會發生變化。具體體現在其閾值電壓會隨工作時間的延長而發生正向偏移或是負向偏移(Stress特性)。由此使得陣列基板的工作不穩定。
【發明內容】
[0003]本發明主要解決的技術問題是提供一種顯示裝置、陣列基板及其制造方法，能夠有效防止閾值電壓的變動。
[0004]為解決上述技術問題，本發明采用的一個技術方案是:提供一種陣列基板，該陣列基板包括:基底以及設置在所述基底上的兩個柵極、源極、漏極、有源層以及像素電極，其中，漏極與像素電極連接，所述源極和漏極分別與所述有源層接觸，所述兩個柵極用于控制所述有源層的導通和截止，從而控制所述源極和漏極之間的連通和斷開。
[0005]其中，源極、兩個柵極、有源層以及漏極依次層疊設置在所述基底上，并且所述漏極與像素電極同層設置。
[0006]其中，陣列基板還包括緩沖層，設置在所述基底上，所述緩沖層中設置有緩沖通孔，所述緩沖通孔露出所述基底，所述源極設置在所述緩沖通孔上，并與所述緩沖層的表面齊平。
[0007]其中，陣列基板還包括鈍化層，設置在所述緩沖層和所述源極上，所述鈍化層中設置有鈍化通孔，所述鈍化通孔露出所述源極，所述兩個柵極分別設置在所述鈍化層上，并位于所述鈍化通孔的兩側，在形成所述柵極時形成于所述鈍化通孔的柵極金屬與所述源極接觸，且所述形成于所述鈍化通孔的柵極金屬與所述鈍化層的表面齊平。
[0008]其中，陣列基板還包括柵極絕緣層，設置在所述兩個柵極上，所述柵極絕緣層中設置有柵極絕緣通孔，所述柵極絕緣通孔露出位于所述鈍化通孔中的柵極金屬，所述有源層設置在所述柵極絕緣通孔中，所述漏極和所述像素電極設置在所述有源層上。
[0009]為解決上述技術問題，本發明采用的另一個技術方案是:提供一種顯示裝置，該顯示裝置包括前文任一項所述的陣列基板。
[0010]為解決上述技術問題，本發明采用的又一個技術方案是:提供一種陣列基板的制造方法，該制造方法包括:提供一基底;在所述基底上依次層疊設置源極、兩個柵極、有源層、漏極以及像素電極，其中，所述漏極與像素電極同層設置。
[0011]其中，方法還包括:通過化學氣相沉積法在所述基底上沉積一緩沖層，并進一步通過光照、干蝕刻以及去光阻工藝在所述緩沖層中形成緩沖通孔，所述緩沖通孔露出所述基底;通過物理氣相沉積法、光照、濕蝕刻以及去光阻工藝在所述緩沖通孔的位置形成所述源極，所述源極與所述緩沖層的表面齊平。
[0012]其中，方法還包括:通過化學氣相沉積法在所述緩沖層和所述源極上形成一鈍化層，并進一步通過光照、干蝕刻以及去光阻工藝在所述鈍化層中形成鈍化通孔，所述鈍化通孔露出所述源極;通過物理氣相沉積法在所述鈍化層上形成一柵極金屬層，并通過光照、濕蝕刻以及去光阻工藝在位于所述鈍化通孔的兩側形成兩個所述柵極以及在所述鈍化通孔中形成柵極金屬，所述柵極金屬與所述源極接觸，并與所述鈍化層的表面齊平。
[0013]其中，方法還包括:通過物理氣相沉積法在所述柵極上形成一柵極絕緣層，并通過光照、干蝕刻以及去光阻工藝在所述柵極絕緣層中形成柵極絕緣通孔，所述柵極絕緣通孔露出位于所述鈍化通孔中的柵極金屬；
[0014]通過化學氣相沉積法、光照、干蝕刻以及去光阻工藝在所述柵極絕緣通孔中形成所述有源層;通過物理氣相沉積法在所述有源層和所述柵極絕緣層上形成一漏極金屬層， 并進一步通過光照、濕蝕刻以及去光阻工藝在所述有源層上形成所述漏極和像素電極。
[0015]本發明的有益效果是:區別于現有技術的情況，本發明提供一種顯示裝置、陣列基板及其制造方法。該陣列基板包括基底以及設置在基底上的兩個柵極、源極、漏極、有源層以及像素電極，其中，漏極與像素電極連接，源極和漏極分別與有源層接觸，兩個柵極用于控制有源層的導通和截止，從而控制源極和漏極之間的連通和斷開。因此，本發明的兩個柵極結構能夠有效防止閾值電壓的變動。【附圖說明】
[0016]圖1是本發明實施例提供的一種陣列基板的結構示意圖；[〇〇17]圖2是圖1所示的陣列基板沿虛線AB的剖視圖；
[0018]圖3是本發明實施例提供的一種顯示裝置的結構示意圖；
[0019]圖4是本發明實施例提供的一種陣列基板的制造方法的流程圖；
[0020]圖5是對應圖4所示的制造方法的一制程圖；[0021 ]圖6是對應圖4所示的制造方法的另一制程圖。【具體實施方式】
[0022]請參閱圖1和圖2,圖1是本發明實施例提供的一種陣列基板的結構示意圖，圖2是圖1所示的陣列基板沿虛線AB的剖視圖。如圖1和圖2所示，本實施例的陣列基板10包括基底 11以及設置在基底11上的兩個柵極121和122、源極123、漏極124、有源層125以及像素電極 126。其中，漏極124與像素電極126連接，源極123和漏極124分別與有源層125接觸，兩個柵極121和122用于控制有源層125的導通和截止，從而控制源極123和漏極124之間的連通和斷開。其中，源極123、兩個柵極121和122、有源層125以及漏極124依次層疊設置在基底11 上，并且漏極124與像素電極126同層設置。[〇〇23] 本實施例中，設置了兩個柵極121和122,并且兩個柵極121和122處在源極123和漏極124之間，因此，能夠有效防止閾值電壓的變動。
[0024]進一步的，本實施例的陣列基板10還包括緩沖層127,其設置在基底11上，緩沖層 127中設置有緩沖通孔Ml，緩沖通孔Ml露出基底11，源極123設置在緩沖通孔Ml上，并與緩沖層127的表面齊平。應理解，陣列基板的數據線D和源極123是同層結構，兩者在制造工藝上是同時形成的，因此，緩沖層127在設置數據線D的位置優選也設置緩沖通孔，使得數據線D同樣設置在緩沖通孔上，并且與緩沖層127的表面齊平。[〇〇25] 本實施例中，在緩沖層127上設置緩沖通孔，源極123和數據線D設置在緩沖通孔內，并且表面均與緩沖層127的表面齊平，一方面使得后續接其他膜層時不需爬坡，防止爬坡影響膜層的電性連接，并且由于緩沖通孔與數據線D和源極123的圖案完全一致，使得在制程工藝上省略一道光罩；另一方面由于金屬線，即源極123和數據線D，埋于緩沖層127內， 可以起到防止金屬線氧化的作用。[〇〇26]進一步的，陣列基板10還包括鈍化層128,設置在緩沖層127和源極123上，鈍化層 128中設置有鈍化通孔M2,鈍化通孔M2露出源極123,兩個柵極121和122分別設置在鈍化層 128上，并位于鈍化通孔M2的兩側，在形成柵極121和122時形成于鈍化通孔M2的柵極金屬12 與源極123接觸，且形成于鈍化通孔M2的柵極金屬12與鈍化層128的表面齊平。也就是說，鈍化通孔M2中的柵極金屬12疊加在源極123上，作為源極123的一部分，增加源極123的厚度， 由此增強了源極123的電場強度。進一步的，由于形成于鈍化通孔M2的柵極金屬12與鈍化層 128的表面齊平，由此方便柵極121和122對源極123的控制。[〇〇27] 本實施例中，兩個柵極121和122對稱設置在有源層125的兩側，由下文可知鈍化通孔M2內設置有源層125,能進一步改善陣列基板的Stress特性。[〇〇28]應理解，本實施例的陣列基板10的掃描線S和柵極121和122是同層結構，兩者在制造工藝上是同時形成的。[〇〇29] 進一步的，陣列基板10還包括柵極絕緣層129,設置在兩個柵極121和122上，柵極絕緣層129中設置有柵極絕緣通孔M3,柵極絕緣通孔M3露出位于鈍化通孔M2中的柵極金屬 12,有源層125設置在柵極絕緣通孔M3中，漏極124和像素電極126設置在有源層125上。
[0030]本實施例中，有源層125的材料可以為非晶硅、IGZ0((Indium Gallium Zinc Oxide，銦鎵鋅氧化物)或者多晶硅。若采用非晶硅材料，可以直接通過物理氣相沉積方法生成n+非晶硅，即摻雜非晶硅，且無需干刻蝕制程對n+非晶硅進行切斷。
[0031]本實施例中，漏極124和像素電極126優選為同一膜層，即像素電極126本身也作為漏極124。其中，像素電極126可以是IT0(Indium Tin Oxide，銦錫氧化物)電極或者M0(鉬) Ti(鈦)電極。[〇〇32]本發明還提供一種顯示裝置，如圖3所示，顯示裝置30相對設置的陣列基板31和彩膜基板32,在陣列基板31和彩膜基板32之間設置液晶層33。其中，陣列基板31為前文所述的陣列基板10,在此不再贅述。
[0033]本發明實施例還提供了一種陣列基板的制造方法，適用于前文所述的陣列基板10 和31中，具體請參閱圖4-6,本實施例的制造方法包括以下步驟:[〇〇34]步驟S1:提供一基底11。[〇〇35]步驟S2:在基底11上依次層疊設置源極123、兩個柵極121和122、有源層125、漏極 124以及像素電極126,其中，漏極124與像素電極126同層設置。[〇〇36] 其中，步驟S2具體還包括:[〇〇37] 步驟S21:通過化學氣相沉積法在基底上沉積一緩沖層127,并進一步通過光照、干蝕刻以及去光阻工藝在緩沖層127中形成緩沖通孔Ml，緩沖通孔露出Ml基底11。[〇〇38] 步驟S22:通過物理氣相沉積法、光照、濕蝕刻以及去光阻工藝在緩沖通孔Ml的位置形成源極123,源極123與緩沖層127的表面齊平。
[0039]在本步驟中，同時形成與源極123同層的數據線D。具體而言，在緩沖層127中設置數據線D的位置優選也設置緩沖通孔，使得數據線D同樣設置在緩沖通孔上，并且與緩沖層 127的表面齊平。
[0040]本步驟中，在緩沖層127上設置緩沖通孔，源極123和數據線D設置在緩沖通孔內， 并且表面均與緩沖層127的表面齊平，一方面使得后續接其他膜層時不需爬坡，防止爬坡影響膜層的電性連接，并且由于緩沖通孔與數據線D和源極123的圖案完全一致，使得在制程工藝上省略一道光罩;另一方面由于金屬線，即源極123和數據線D，埋于緩沖層127內，可以起到防止金屬線氧化的作用。[〇〇41] 步驟S23:通過化學氣相沉積法在緩沖層127和源極123上形成一鈍化層128,并進一步通過光照、干蝕刻以及去光阻工藝在鈍化層128中形成鈍化通孔M2，鈍化通孔M2露出源極 123。[〇〇42] 步驟S24:通過物理氣相沉積法在鈍化層上形成一柵極金屬層12,并通過光照、濕蝕刻以及去光阻工藝在位于鈍化通孔M2的兩側形成兩個柵極121和122以及在鈍化通孔M2 中形成柵極金屬，柵極金屬與源極123接觸，并與鈍化層128的表面齊平。也就是說，鈍化通孔M2中的柵極金屬12疊加在源極123上，作為源極123的一部分，增加源極123的厚度，由此增強了源極123的電場強度。進一步的，由于形成于鈍化通孔M2的柵極金屬12與鈍化層128 的表面齊平，由此方便柵極121和122對源極123的控制。
[0043]在本步驟中，同時形成與柵極121和122同層設置的掃描線S。[〇〇44] 步驟S25:通過物理氣相沉積法在柵極121和122上形成一柵極絕緣層129,并通過光照、干蝕刻以及去光阻工藝在柵極絕緣層129中形成柵極絕緣通孔M3,柵極絕緣通孔M3露出位于鈍化通孔M2中的柵極金屬12。
[0045] 步驟S26:通過化學氣相沉積法、光照、干蝕刻以及去光阻工藝在柵極絕緣通孔M3 中形成有源層125。其中，有源層125的材料可以為非晶硅、IGZ0((Indium Gallium Zinc Oxide，銦鎵鋅氧化物)或者多晶硅。若采用非晶硅材料，可以直接通過物理氣相沉積方法生成n+非晶硅，即摻雜非晶硅，且無需干刻蝕制程對n+非晶硅進行切斷。[〇〇46] 步驟S27:通過物理氣相沉積法在有源層125和柵極絕緣層129上形成一漏極金屬層，并進一步通過光照、濕蝕刻以及去光阻工藝在有源層上形成漏極124和像素電極126。即像素電極126本身也作為漏極124。其中，像素電極126可以是IT0(Indium Tin Oxide，銦錫氧化物)電極或者M0(鉬)Ti(鈦)電極。
[0047]綜上所述，本發明能夠有效地防止閾值電壓的變動。[〇〇48]以上所述僅為本發明的實施例，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護范圍內。
【主權項】
1.一種陣列基板，其特征在于，所述陣列基板包括:基底以及設置在所述基底上的兩個柵極、源極、漏極、有源層以及像素電極，其中，漏極 與像素電極連接，所述源極和漏極分別與所述有源層接觸，所述兩個柵極用于控制所述有 源層的導通和截止，從而控制所述源極和漏極之間的連通和斷開。2.根據權利要求1所述的陣列基板，其特征在于，所述源極、兩個柵極、有源層以及漏極 依次層疊設置在所述基底上，并且所述漏極與所述像素電極同層設置。3.根據權利要求2所述的陣列基板，其特征在于，所述陣列基板還包括緩沖層，設置在 所述基底上，所述緩沖層中設置有緩沖通孔，所述緩沖通孔露出所述基底，所述源極設置在 所述緩沖通孔上，并與所述緩沖層的表面齊平。4.根據權利要求3所述的陣列基板，其特征在于，所述陣列基板還包括鈍化層，設置在 所述緩沖層和所述源極上，所述鈍化層中設置有鈍化通孔，所述鈍化通孔露出所述源極，所 述兩個柵極分別設置在所述鈍化層上，并位于所述鈍化通孔的兩側，在形成所述柵極時形 成于所述鈍化通孔的柵極金屬與所述源極接觸，且所述形成于所述鈍化通孔的柵極金屬與 所述鈍化層的表面齊平。5.根據權利要求4所述的陣列基板，其特征在于，所述陣列基板還包括柵極絕緣層，設 置在所述兩個柵極上，所述柵極絕緣層中設置有柵極絕緣通孔，所述柵極絕緣通孔露出位 于所述鈍化通孔中的柵極金屬，所述有源層設置在所述柵極絕緣通孔中，所述漏極和所述 像素電極設置在所述有源層上。6.—種顯示裝置，其特征在于，所述顯示裝置包括如權利要求1-5任一項所述的陣列基 板。7.—種陣列基板的制造方法，其特征在于，所述制造方法包括:提供一基底；在所述基底上依次層疊設置源極、兩個柵極、有源層、漏極以及像素電極，其中，所述漏 極與像素電極同層設置。8.根據權利要求7所述的制造方法，其特征在于，所述方法還包括:通過化學氣相沉積法在所述基底上沉積一緩沖層，并進一步通過光照、干蝕刻以及去 光阻工藝在所述緩沖層中形成緩沖通孔，所述緩沖通孔露出所述基底；通過物理氣相沉積法、光照、濕蝕刻以及去光阻工藝在所述緩沖通孔的位置形成所述 源極，所述源極與所述緩沖層的表面齊平。9.根據權利要求8所述的制造方法，其特征在于，所述方法還包括:通過化學氣相沉積法在所述緩沖層和所述源極上形成一鈍化層，并進一步通過光照、 干蝕刻以及去光阻工藝在所述鈍化層中形成鈍化通孔，所述鈍化通孔露出所述源極；通過物理氣相沉積法在所述鈍化層上形成一柵極金屬層，并通過光照、濕蝕刻以及去 光阻工藝在位于所述鈍化通孔的兩側形成兩個所述柵極以及在所述鈍化通孔中形成柵極 金屬，所述柵極金屬與所述源極接觸，并與所述鈍化層的表面齊平。10.根據權利要求9所述的制造方法，其特征在于，所述方法還包括:通過物理氣相沉積法在所述柵極上形成一柵極絕緣層，并通過光照、干蝕刻以及去光 阻工藝在所述柵極絕緣層中形成柵極絕緣通孔，所述柵極絕緣通孔露出位于所述鈍化通孔 中的柵極金屬；通過化學氣相沉積法、光照、干蝕刻以及去光阻工藝在所述柵極絕緣通孔中形成所述 有源層；通過物理氣相沉積法在所述有源層和所述柵極絕緣層上形成一漏極金屬層，并進一步 通過光照、濕蝕刻以及去光阻工藝在所述有源層上形成所述漏極和像素電極。
【文檔編號】H01L21/77GK105977262SQ201610368409
【公開日】2016年9月28日
【申請日】2016年5月27日
【發明人】周志超, 夏慧
【申請人】深圳市華星光電技術有限公司