半導體器件及其制造方法

半導體器件及其制造方法
【專利摘要】一種半導體器件包括：襯底，在襯底中定義了單元區和位于單元區兩側的接觸區；第一源極層，形成在襯底之上；第二源極層，形成在第一源極層之上；加固圖案，形成在第二源極層中；層疊結構，包括在第二源極層和加固圖案之上相互交替層疊的導電層和絕緣層；溝道層，穿過層疊結構和第二源極層且電耦接至第二源極層；以及隔離絕緣圖案，穿過導電層的至少一個頂部導電層。
【專利說明】
半導體器件及其制造方法[0001]相關申請的交叉引用[0002]本申請要求2015年3月11日提交的申請號為10-2015-0033817的韓國專利申請 以及2015年4月17日提交的申請號為10-2015-0054732的韓國專利申請的優先權，其全 部內容通過引用合并于此。
技術領域
[0003]各種實施例總體而言涉及一種電子器件及其制造方法，具體而言涉及一種具有三維結構的半導體器件及其制造方法。【背景技術】
[0004]非易失性存儲器件在缺乏電源時保持所儲存的數據。就提高集成度而言，具有制造于硅襯底之上的單層中的存儲器單元的二維存儲器已經達到其極限。相應地，已經提出具有在垂直方向層疊于硅襯底之上的存儲器單元的三維非易失性存儲器件。
[0005]三維非易失性存儲器件可以包括具有相互層疊的存儲器單元的存儲器串。三維非易失性存儲器件的存儲器串可以通過相互交替層疊導電層和絕緣層來形成層疊結構并且形成穿過層疊結構的溝道層而形成。
【發明內容】

[0006]然而，隨著層疊結構的高度的增加，難以執行刻蝕過程以及形成耦接至存儲器串的源極層。另外，由于處理的局限性，相互層疊的存儲器單元可以具有非均勻特性。
[0007]根據一個實施例的一種半導體器件可以包括定義了單元區和位于單元區兩側的接觸區的襯底。所述半導體器件還可以包括形成在襯底之上的第一源極層。所述半導體器件還可以包括形成在第一源極層之上的第二源極層。所述半導體器件還可以包括形成在第二源極層中的加固圖案。所述半導體器件還可以包括層疊結構，層疊結構包括在第二源極層和加固圖案之上相互交替層疊的導電層和絕緣層。所述半導體器件還可以包括穿過層疊結構和第二源極層且電耦接至第二源極層的溝道層。此外，所述半導體器件還可以包括穿過導電層的至少一個頂部導電層的隔離絕緣圖案。
[0008]在一個實施例中，一種制造半導體器件的方法可以包括形成第一犧牲層。所述方法還可以包括形成層疊結構，層疊結構包括交替層疊于第一犧牲之上的第二犧牲層和絕緣層。所述方法還可以包括形成穿過層疊結構和第一犧牲層的溝道層、以及圍繞溝道層的存儲層。所述方法還可以包括形成穿過層疊結構的狹縫。所述方法還可以包括在狹縫的內壁上形成保護層。所述方法還可以包括利用保護層作為刻蝕阻擋物來去除第一犧牲層而形成暴露存儲層的開口。所述方法還可以包括去除由開口暴露的存儲層。此外，所述方法還可以包括在開口中形成接觸溝道層的源極層。
[0009]在一個實施例中，一種制造半導體器件的方法可以包括形成犧牲層。所述方法還可以包括在犧牲層中形成加固圖案。所述方法還可以包括在犧牲層和加固圖案之上形成層疊結構。所述方法還可以包括形成穿過層疊結構和犧牲層的溝道層。所述方法還可以包括形成穿過層疊結構且暴露犧牲層的狹縫。所述方法還可以包括經由狹縫去除犧牲層來形成開口，其中開口由加固圖案支撐。此外，所述方法還可以包括形成源極層且在開口中與溝道層接觸。【附圖說明】
[0010]圖1是根據一個實施例的半導體器件的結構的布局視圖；
[0011]圖2是根據一個實施例的半導體器件結構的剖視圖；
[0012]圖3是根據一個實施例的半導體器件的結構的布局視圖；
[0013]圖4是根據一個實施例的半導體器件的結構的剖視圖；
[0014]圖5是根據一個實施例的半導體器件的結構的剖視圖；
[0015]圖6是根據一個實施例的半導體器件的結構的剖視圖；
[0016]圖7是根據一個實施例的半導體器件的結構的剖視圖；
[0017]圖8是根據一個實施例的半導體器件的結構的剖視圖；
[0018]圖9A至12A，圖9B至圖12B以及圖13至圖16是說明根據一個實施例的半導體器件的制造方法的剖視圖；
[0019]圖17A至圖17D是說明根據一個實施例的半導體器件的制造方法的局部放大圖；
[0020]圖18至圖21是說明根據一個實施例的半導體器件的制造方法的剖視圖；
[0021]圖22至圖25是說明根據一個實施例的半導體器件的制造方法的剖視圖；
[0022]圖26至圖28是說明根據一個實施例的半導體器件的制造方法的剖視圖；
[0023]圖29至圖31是說明根據一個實施例的半導體器件的制造方法的剖視圖；
[0024]圖32至圖33是說明根據一個實施例的半導體器件的制造方法的剖視圖；
[0025]圖34和圖35是說明根據一個實施例的存儲器系統的配置的框圖；
[0026]圖36和圖37是說明根據一個實施例的計算系統的配置的框圖。【具體實施方式】
[0027]在下文中，將參考附圖詳細描述各種實施例。在附圖中，可能對組件的厚度和長度進行放大，以便于說明。在以下描述中，為了簡單和簡明可以省略相關功能和構成的詳細描述。貫穿說明書和附圖，相同的附圖標記指代相同的元件。各種實施例針對一種容易制造且具有改善特性的半導體器件及其制造方法。
[0028]參考圖1和圖2,分別圖示了根據一個實施例的半導體器件的結構的布局視圖和剖視圖。圖2是沿圖1的A-A’線截取的剖視圖。
[0029]在圖1和圖2中，根據一個實施例的半導體器件可以包括襯底10、第一源極層12、 第二源極層13、加固圖案14、層疊結構ST、溝道層16和隔離絕緣圖案21。
[0030]可以在襯底10上定義單元區R1和位于單元區R1兩邊的接觸區R2。存儲器串可以布置在單元區R1中。每個存儲器串可以包括以串聯方式電耦接的至少一個下選擇晶體管LST、多個存儲器單元MC和至少一個上選擇晶體管UST。每個存儲器串可以布置在與襯底 10垂直的方向上。存儲器單元MC可以在至少一個下選擇晶體管LST和至少一個上選擇晶體管UST之間相互層疊和分離。至少一個下選擇晶體管LST可以布置在存儲器單元MC和襯底10之間。電耦接至存儲器單元MC的柵電極可以延伸至接觸區R2。另外，偏壓可以施加至在接觸區R2中的相互層疊的每個柵電極。柵電極可以在接觸區R2以階梯方式層疊， 且電耦接至接觸區R2的接觸插塞。
[0031]第一源極層12可以位于襯底之上且包括導電材料，諸如摻雜多晶硅或金屬。例如，可以通過在襯底10上層疊導電層來形成第一源極層12。在這個例子中，第一絕緣層11 可以被插入襯底10與第一源極層12之間。在一個例子中，可以通過向襯底10表面摻雜雜質至預定深度而形成第一源極層12。在一個例子中，可以不形成第一絕緣層11。
[0032]第二源極層13可以形成在第一源極層12上，且與第一源極層12電耦接。例如， 第二源極層13可以包括金屬材料，諸如鎢或多晶硅層。
[0033]第一狹縫SL1A和SL1B可以穿透第二源極層13。第二源極層13的形狀可以由第一狹縫SL1A和SL1B來定義。第一狹縫SL1A和SL1B可以包括A型第一狹縫SL1A和B型第一狹縫SL1B。所述A型第一狹縫SL1A可以包括位于單元區R1和接觸區R2的邊界的第一直線部、位于單元區R1且將第一直線部相互連接的至少一個第二直線部以及從第一直線部延伸至接觸區R2的至少一個第三直線部。B型第一狹縫SL1B可以布置在單元區R1和接觸區R2中的相鄰存儲塊MB之間的邊界。
[0034]可以在第一狹縫SL1A和SL1B中形成加固圖案14。每個加固圖案14可以是包括氧化物或氮化物的絕緣層。例如，每個加固圖案14可以包括位于單元區R1和接觸區R2的邊界的第一線形圖案。每個加固圖案14還可以包括位于單元區R1的第二線形圖案以及位于接觸區R2的至少一個第三線形圖案。每個第一線形圖案可以形成在A型第一狹縫SL1A 的每個第一直線部。第二線形圖案可以形成在A型第一狹縫SL1A的第二直線部。第三線形圖案可以形成在A型第一狹縫SL1A的每個第三直線部。另外，加固圖案14可以包括位于單元區R1或接觸區R2的島形圖案。島形圖案可以鄰近相鄰存儲塊之間的邊界。每個島形圖案可以形成在B型第一狹縫SL1B。然而，加固圖案14的形狀和位置可以改變。另外， 刻蝕阻擋層24可以位于加固圖案14上。刻蝕阻擋層24可以包括氧化物或氮化物。刻蝕阻擋層24相比下述的每個第一存儲層15的數據儲存層可以具有較大厚度。更明確地，刻蝕阻擋層24可以是儲存層厚度的2.5倍。
[0035]層疊結構ST可以位于第二源極層13和加固圖案14之上。層疊結構ST可以包括相互交替層疊的導電層19和第二絕緣層20。導電層19可以是電耦接至上選擇晶體管 UST、下選擇晶體管LST和存儲器單元MC的柵電極。可以形成第二絕緣層20以使層疊的導電層19絕緣。例如，導電層19可以包括摻雜多晶硅、鎢(W)、氮化鎢(WNx)、鈦(Ti)、氮化鈦 (TiN)、鉭(Ta)、氮化鉭(TaN)等。每個第二絕緣層20可以包括氧化物、氮化物等。
[0036]溝道層16可以位于單元區R1，溝道層16穿過層疊結構ST和第二源極層13,并且電耦接至第二源極層13。溝道層16可以部分地穿過第二源極層13。溝道層16可以交替地完全穿過第二源極層13以直接電耦接至第一源極層12。每個溝道層16可以具有開放的中心部。此外，可以用間隙填充絕緣層17填充開放的中心部。
[0037]每個第一存儲層15可以插入至每個溝道層16與導電層19之間。第一存儲層15 可以圍繞每個溝道層16的側壁。第一存儲層15可以包括至少一個溝道絕緣層、數據儲存層和電荷阻擋層。數據儲存層可以包括硅化物、氮化物、相變材料、納米點等。可以進一步形成第二存儲層18以圍繞每個導電層19。第二存儲層18還可以包括至少一個溝道絕緣層、數據儲存層和電荷阻擋層。數據儲存層可以包括硅化物、氮化物、相變材料、納米點等。 圖中的第二存儲層18可以發揮電荷阻擋層的作用并且包括氧化物。
[0038]分離上選擇晶體管UST的柵電極的第二狹縫SL2可以被隔離絕緣圖案21所填充。 例如，第二狹縫SL2可以穿過至少一個導電層19并且被隔離絕緣圖案21所填充。隔離絕緣圖案21可以從第二狹縫SL2的內部延伸來覆蓋層疊結構ST的頂面。例如，隔離絕緣圖案21可以包括氧化物、氮化物等。
[0039]第二狹縫SL2和第二狹縫SL2中的隔離絕緣圖案21可以位于加固圖案14之上。 例如，第二狹縫SL2中的隔離絕緣圖案21可以位于加固圖案14的第二線形圖案之上，所述加固圖案14位于單元區R1中。隔離絕緣圖案21可以與加固圖案14重疊。在圖1的布局視圖中，只顯示了形成在第二狹縫SL2中的隔離絕緣層21的位置。鄰近接觸區R2的第二狹縫SL2的邊緣與形成上選擇晶體管UST的柵電極的導電層19的邊緣相比可以向接觸區 R2進一步延伸。
[0040]半導體器件可以進一步包括穿過層疊結構ST的第三狹縫SL3A、SL3B和第三狹縫 SL3A、SL3B中的狹縫絕緣層22。第三狹縫SL3A、SL3B可以在半導體器件的制造過程期間用作去除犧牲層的路徑和形成第二源極層13的路徑。第三狹縫SL3A、SL3B可以足夠深以暴露第二源極層13,或足夠深以延伸至第一源極層12。第三狹縫SL3A、SL3B包括A型第三狹縫SL3A和B型第三狹縫SL3B。A型第三狹縫SL3A可以形成在相鄰存儲塊MB之間的邊界。 B型第三狹縫SL3B可以布置在每個接觸區R2中。
[0041]另外，半導體器件可以進一步包括虛設圖案23。當去除犧牲層以形成導電層19 時，虛設圖案23可以用作支撐。虛設圖案23可以位于接觸區R2或在加固圖案14之上。虛設圖案23可以穿過層疊結構ST且具有與溝道層16相同的形狀。
[0042]參考圖3,圖示了根據一個實施例的半導體器件的結構的布局視圖。圖3是圖1的改進例子。在下文中，省略了有關參考圖1和圖2針對上述的實施例描述的通用內容的描述。
[0043]在圖3中，由于可以不形成如圖1所示的B型第一狹縫SL1B，因此可以獲得芯片尺寸的減小。
[0044]參考圖4,示出了根據一個實施例的半導體器件的結構的剖面圖。圖4是圖2的改進例子且顯示了與圖2中的區域B相應的改進例子的結構。在下文中，省略了有關參考圖 1和圖2針對上述的實施例描述的通用內容的描述。
[0045]在圖4中，加固圖案14和第一狹縫SL1A可以穿過第二源極層13和第一源極層12 而延伸至第一絕緣層11的頂面。
[0046]參考圖5,圖示了根據顯示了圖2的改進例子的一個實施例的半導體器件的結構的剖視圖。在下文中，省略了有關參考圖1和圖2針對上述的實施例描述的通用內容的描述。
[0047]在圖5中，第二狹縫SL2可以足夠深以完全穿過層疊結構ST。第二狹縫SL2和第三狹縫SL3A可以同時形成且具有基本上相同的深度。狹縫絕緣層22可以形成在第二狹縫 SL2和第三狹縫SL3A中。另外，加固圖案可以位于加固圖案可以不與第二狹縫SL2和第三狹縫SL3A重疊的位置。
[0048]布置在第二狹縫SL2與第三狹縫SL3A之間的溝道層16的數量可以改變。另外，溝道層16可以被布置成各種配置，諸如矩陣或交錯結構。
[0049]參考圖6,圖示了根據一個實施例的半導體器件的結構的剖視圖。圖6顯示了圖2 的改進例子。在下文中，省略了有關參考圖1和圖2針對上述的實施例描述的通用內容的描述。
[0050]在圖6中，可以在第一源極層12的部分頂面上形成第二源極層13,所述第一源極層12布置在溝道層16與鄰近第一源極層12的溝道層16的底部表面之間。凹部可以形成在第二源極層13的表面。第二源極層13中的凹部可以形成在第三狹縫SL3A下面且具有比第三狹縫SL3A更大的寬度。第二源極層13中的凹部可以電耦接至第一狹縫SL1A。第二存儲層18可以在第二源極層13的凹部表面之上延伸。填充第三狹縫SL3A的狹縫絕緣層 22可以延伸至第二源極層13的凹部來完全填充第二源極層13的凹部。
[0051]參考圖7,圖示了根據一個實施例的半導體器件的結構的剖面圖。圖7是圖6的改進例子且顯示了與圖6的區域C相應的改進例子的結構。在下文中，省略了有關參考圖 1和圖2針對上述的實施例描述的通用內容的描述。
[0052]在圖7中，填充第三狹縫SL3A的狹縫絕緣層22可以延伸至第二源極層13的凹部并且包括間隙AG。所述間隙AG可以是空氣隙。間隙AG可以配置在相鄰溝道層16之間的狹窄空間中。間隙AG可以配置在加固圖案14與溝道層16之間的狹窄空間中。間隙AG可以在第三狹縫SL3A在水平方向上延伸的方向上延伸。第三狹縫SL3A在水平方向延伸的方向可以定義為與襯底10的表面平行的方向。
[0053]參考圖8,圖示了根據一個實施例的半導體器件的結構的剖視圖。圖8是圖6的改進例子。在下文中，省略了有關參考圖1和圖2針對上述的實施例描述的通用內容的描述。
[0054]在圖8中，可以在第三狹縫SL3A的側壁上形成狹縫絕緣層22來開放穿過層疊結構ST的第三狹縫SL3A的中心部。狹縫絕緣層22可以在第二源極層13的凹部表面之上延伸。位于第三狹縫SL3A外面的狹縫絕緣層22可以基本上平行于層疊結構ST的頂面延伸。 由狹縫絕緣層22開放的第三狹縫SL3A的中心部可以由共源極線29填充。所述共源極線 29可以延伸以接觸第二源極層13。共源極線29可以在第三狹縫SL3A在水平方向上延伸的方向上延伸。共源極線29可以將外部施加的源電壓傳遞至第二源極層13。共源極線29 可以包括多晶硅或具有比多晶硅低的電阻的金屬材料。
[0055]在參考圖1至圖8的上述實施例中，在加固圖案14與層疊結構ST之間未形成任何層，甚至未形成刻蝕阻擋層24。可替代地，加固圖案14可以直接接觸層疊結構ST的第二絕緣層20的底層。
[0056]參考圖9A至圖12A、圖9B至圖12B以及圖13至圖16,圖示了制造根據一個實施例的半導體器件的方法的剖視圖。圖9A、圖10A、圖11A和圖12A是布局視圖，圖9B、圖10B、 圖11B和圖12B是分別從圖9A、圖10A、圖11A和圖12A的A-A’線截取的剖視圖。
[0057]在圖9A和圖9B中，可以在襯底30上形成第一絕緣層31。此外，可以在第一絕緣層上31形成第一源極層32。第一源極層32可以是包括摻雜多晶硅層、金屬層等的導電層。
[0058]接下來，可以在第一源極層32上形成第一犧牲層34。在第一犧牲層34形成之前， 可以在第一源極層32上形成第二犧牲層33。第一犧牲層34可以包括相對于第二犧牲層 33具有高刻蝕選擇性的材料。例如，第一犧牲層34可以包括無摻雜多晶硅層或摻雜多晶硅層。此外，第二犧牲層33可以包括氧化物或氮化物。
[0059]接下來，第一狹縫SL1A和SL1B可以穿過第一犧牲層34而形成。另外，可以在每個第一狹縫SL1A和SL1B中形成加固圖案35。第一狹縫SL1A和SL1B可以足夠深以穿過第一犧牲層34來暴露第二犧牲層33、第一源極層32或第一絕緣層31。在形成第一狹縫 SL1A和SL1B之后，可以在第一源極層32上形成加固層以填充第一狹縫SL1A和SL1B。接下來，可以使加固層平坦化直到暴露第一犧牲層34的表面，以便可以形成加固圖案。如以上參考圖1和圖2的描述，第一狹縫SL1A和SL1B可以包括A型第一狹縫SL1A和B型第一狹縫SL1B。如以上參考圖3的描述，可以不形成B型第一狹縫SL1B。加固圖案35可以是包括氧化物、氮化物等的絕緣層。如圖9A和圖9B所示，加固圖案35可以包括線形圖案和島形圖案。然而，加固圖案35的位置和形狀可以改變。
[0060]在圖10A和圖10B中，可以在加固圖案35穿過的第一犧牲層34之上形成層疊結構ST。層疊結構ST可以包括相互交替層疊的第三犧牲層36和第二絕緣層37。第三犧牲層36可以具有相對于第二犧牲層37的高刻蝕選擇性。例如，第三犧牲層36可以包括氮化物。此外，第二絕緣層37可以包括氧化物。
[0061]第三犧牲層36和第二絕緣層37可以具有相同或不同的厚度。另外，在第二絕緣層37之中的離襯底30最遠的頂層和第二絕緣層37的離襯底30最近的底層可以具有與插入于其間的其他絕緣層相比更大的厚度。第二絕緣層37的底層可以布置為與第三犧牲層 36的底層相比更靠近襯底30。換句話說，第二絕緣層37的底層可以定義層疊結構ST的底層。
[0062]在形成層疊結構ST之前，可以形成刻蝕阻擋層EBL。可以形成刻蝕阻擋層EBL來防止層疊結構ST的底層(即第二絕緣層37的底層)在隨后的刻蝕過程期間被刻蝕和變薄。 刻蝕阻擋層EBL可以包括相對于第二絕緣層37具有高刻蝕選擇性的材料。例如，刻蝕阻擋層EBL可以包括與第三犧牲層36相同的材料。
[0063]接下來，第一開口 0P1可以穿過層疊結構ST、刻蝕阻擋層EBL和第一犧牲層34而形成。第一開口 0P1可以完全穿過第一犧牲層34以延伸至第二犧牲層33或第一源極層32。 另外，第一開口 0P1可以位于單元區或接觸區。位于單元區的第一開口 0P1可以是溝道孔。 另外，位于接觸區的第一開口 0P1可以是虛設孔。溝道孔可以不與加固圖案35重疊，而虛設孔可以不與加固圖案35重疊，或可以與加固圖案35重疊。
[0064]在第一存儲層38可以在第一開口 0P1中形成之后，可以在其中形成溝道層39。當溝道層39具有中心開放部時，可以在溝道層39中形成間隙填充絕緣層40。
[0065]在圖11A和圖11B中，第二狹縫SL2可以從第三犧牲層36之中的最遠離襯底30 的頂層穿過層疊結構ST到至少一個剩余的第三犧牲層36而形成。第二狹縫SL2可以形成在位于單元區的加固圖案35之上。第二狹縫SL2可以與加固圖案35重疊。
[0066]接下來，可以在第二狹縫SL2中形成隔離絕緣圖案41。形成在第二狹縫SL2中的隔離絕緣層41可以穿過層疊結構ST的上部并且與位于單元區的加固圖案重疊。形成第二狹縫SL2之后，可以形成絕緣層以填充第二狹縫SL2。接下來，可以使絕緣層平坦化來形成隔離絕緣圖案41。隔離絕緣圖案41可以與第二狹縫SL2 —樣形成在層疊結構ST之上。
[0067]在圖12A和圖12B中，第三狹縫SL3A和SL3B可以穿過層疊結構ST和刻蝕阻擋層 EBL而形成。每個第三狹縫SL3A和SL3B的上部和下部可以具有相等的寬度。在替選方案中，其上部可以比其下部寬。如以上參考圖1和圖2的描述，第三狹縫SL3A和SL3B可以包括A型第三狹縫SL3A和B型第三狹縫SL3B。第三狹縫SL3A和SL3B可以用作去除第一犧牲層34的路徑和用于形成第二源極層的路徑。第三狹縫SL3A和SL3B可以足夠深以完全穿過層疊結構ST和刻蝕阻擋層EBL來暴露第一犧牲層34。另外，第三狹縫SL3A和SL3B可以位于相鄰存儲塊MB之間的邊界或接觸區中。
[0068]圖13中，第一犧牲層34可以經由第三狹縫SL3A (圖12A中的SL3B)選擇性地去除來形成第二開口 0P2,以便圍繞溝道層39的部分第一存儲層38可以由第二開口 0P2暴露。可以不去除而是保留形成在第一犧牲層34中的加固圖案35,加固圖案35支撐層疊結構ST來保持第二開口 0P2。換句話說，第二開口 0P2可以由加固圖案35穩定地保持。此夕卜，加固圖案35可以防止形成在第二開口 0P2之上的層疊結構ST的傾斜或倒塌。圖13還圖示了區域D。將參考與區域D有關的圖17A至圖17D詳細描述在區域D中執行的過程。
[0069]接下來，可以在第三狹縫SL3A (圖12A的SL3B)中形成保護層42。保護層42可以形成在第三狹縫SL3A (圖12A的SL3B)的側壁上來保持第二開口 0 P2與第三狹縫SL3A (圖 12A的SL3B)之間的連接。然而，第三狹縫SL3A(圖12A的SL3B)的底面可以不完全由保護層42堵塞。保護層42可以是錐形的以使得其厚度可以從第三狹縫SL3A(圖12A的 SL3B)上部至鄰近襯底30的其下部逐漸減少。另外，保護層42可以與第三狹縫SL3A(圖 12A的SL3B) —樣形成在層疊結構ST之上。例如，可以利用具有較差的臺階覆蓋性的沉積方法，諸如等離子體增強化學氣相沉積(PE-CVD)形成保護層42。如上所述，通過在第三狹縫SL3A (圖12A的SL3B)的側壁上形成錐形的保護層42,可以減小每個第三狹縫SL3A (圖 12A的SL3B)上部和下部之間的寬度差。保護層42可以包括相對于第一犧牲層34具有高刻蝕選擇性的材料，并且包括氮化物。在第三狹縫SL3A(圖12A的SL3B)中形成保護層42 之后，可以去除第一犧牲層34。
[0070]在圖14中，可以去除由第二開口 0P2暴露的第一存儲層38,以便可以通過第二開口 0P2部分地暴露溝道層39。當第一存儲層38延伸至第一源極層32時，部分第一存儲層 38可以保留在第一源極層32中。
[0071]當去除第一存儲層38時，還可以去除第二犧牲層33和通過第二開口 0P2暴露的刻蝕阻擋層EBL。另外，可以刻蝕未被保護層42覆蓋且通過第三狹縫SL3A (圖12A的SL3B) 下部暴露的第三犧牲層36和第二絕緣層37。當刻蝕包括在第一存儲層38中的多個層時， 可以選擇性地刻蝕第三犧牲層36或第二絕緣層37。因此，非平坦性可以形成在每個第三狹縫SL3A(圖12A的SL3B)的下部。例如，未被保護層42阻擋的第二絕緣層37可以比第三犧牲層36被刻蝕得更深。在一個例子中，可以保留被刻蝕的第三犧牲層36以便被刻蝕的第三犧牲層36相比第二絕緣層37可以向第三狹縫SL3A(圖12A的SL3B)的內部更凸出。 將參考圖17A至圖17D詳細描述去除第一存儲層38的過程。
[0072]在圖15中，可以在第二開口 0P2中形成電耦接至溝道層39的第二源極層43。例如，利用由第二開口 0P2暴露的溝道層39作為種子，第二源極層43可以從溝道層39選擇地生長。第二源極層43可以包括多晶硅層。
[0073]在圖16中，去除剩余的保護層42之后，可以經由第三狹縫SL3A(圖12A的SL3B) 來選擇性地去除第三犧牲層36來形成第三開口 0P3。由于第二絕緣層37可以由溝道層39 和隔離絕緣圖案41支撐，因此可以增加結構穩定性。
[0074]另外，根據上述非平坦結構，由于選擇性地刻蝕位于層疊結構ST下部的一些第二絕緣層37,因此可以增加每個第三狹縫SL3A (圖12A的SL3B)的下寬度。因此，與如圖12B 所示的第三狹縫SL3A (圖12A的SL3B)的初始結構相比，可以減小第三狹縫SL3A的最終結構的上部和下部之間的寬度差。
[0075]接下來，可以在第三開口 0P3中形成導電層44。例如，在第三狹縫SL3A(圖12A的 SL3B)的內壁上和第三開口 0P3中形成導電材料。此外，通過去除形成在第三狹縫SL3A (圖 12A的SL3B)的內壁中的導電材料，可以形成導電層44。導電層44可以被第三狹縫SL3A (圖 12A的SL3B)隔離。由于第三狹縫SL3A(圖12A的SL3B)的下寬度的增加，可以容易地去除形成在第三狹縫SL3A (圖12A的SL3B)內壁上的導電材料，以便導電層44可以容易地被第三狹縫SL3A隔離。
[0076]導電層44可以包括媽(W)。另外，在第三開口 0P3中形成導電層44之前，可以在第三開口 0P3中進一步形成第二存儲層45或阻擋層。阻擋層可以包括鈦(Ti)、氮化鈦(TiN)、 鉭(Ta)、氮化鉭(TaN)、氮化鎢(WNx)等。
[0077]接下來，可以在每個第三狹縫SL3A(圖12A的SL3B)中形成狹縫絕緣層46。狹縫絕緣層46可以包括氧化物。
[0078]根據上述制造方法，可以在第一犧牲層34中形成加固圖案35。因此，可以在由加固圖案35支撐的穩定結構中執行形成第二開口 0P2的過程、去除第一存儲層38的過程以及形成第二源極層43的過程。另外，通過形成隔離絕緣層41，可以簡單地使上選擇柵電極絕緣。此外，可以在由隔離絕緣圖案41支撐的穩定結構中執行去除第三犧牲層36的過程。 另外，通過利用保護層42,可以選擇性地去除由第二開口 0P2暴露的第一存儲層38。另外， 同時，可以增加每個第三狹縫SL3A(圖12A的SL3B)的下寬度。
[0079]參考圖17A至圖17D，圖示了說明根據一個實施例的制造半導體器件的方法的部分放大圖。圖17A是圖13的區域D的放大圖。圖17B至圖17D是圖14的區域D的放大圖。 去除第一存儲層的順序過程參考圖17A至圖17D被描述如下。
[0080]在圖17A中，第一存儲層38可以包括圍繞溝道層39的溝道絕緣層38C、圍繞溝道絕緣層38C的數據儲存層38B和圍繞數據儲存層38B的電荷阻擋層38A。溝道絕緣層38C 和電荷阻擋層38A可以包括氧化物。此外，數據儲存層38B可以包括氮化物。另外，第三犧牲層36可以包括氮化物，第二絕緣層37可以包括氧化物，第二犧牲層33可以包括氧化物， 另外，如圖13至圖15所示，保護層42可以包括氮化物。
[0081]當形成第二開口 0P2時，電荷阻擋層38A、刻蝕阻擋層EBL和第二犧牲層33的一部分可以由第二開0P2暴露。刻蝕阻擋層EBL可以形成為具有與數據儲存層38B相比更大的厚度，以便在數據儲存層38B的刻蝕過程期間不被去除。更具體地，刻蝕阻擋層EBL的厚度可以是數據儲存層38B的2.5倍。
[0082]在圖17B中，通過執行刻蝕過程去除由第二開口 0P2暴露的電荷阻擋層38A來暴露數據儲存層38B。可以刻蝕由第二開口 0P2暴露的第二犧牲層33和暴露在第三狹縫下部的第二絕緣層37。另外，可以保留形成在第一源極層32或第二犧牲層33中的部分電荷阻擋層38A。
[0083]參考圖17C，通過執行刻蝕過程來去除由第二開口 0P2暴露的數據儲存層38B，可以暴露溝道絕緣層38C。也可以對刻蝕阻擋層EBL進行刻蝕。當刻蝕阻擋層EBL的厚度與數據儲存層38B的厚度相近時，在數據儲存層38B的刻蝕過程期間可以去除刻蝕阻擋層EBL以暴露第二絕緣層37的底層。如以上參考圖17A的描述，當刻蝕阻擋層EBL的厚度大于數據儲存層38B的厚度時，可以在數據儲存層38B的刻蝕過程期間減少刻蝕阻擋層EBL的厚度。即使當執行數據儲存層38B的刻蝕過程直到暴露溝道絕緣層38C時，也可以不完全去除而保留具有相當大厚度的刻蝕阻擋層EBL以保護第二絕緣層37的底層。
[0084]另外，當刻蝕數據儲存層38B時，也可以刻蝕保護層42至預定厚度。結果，可以通過刻蝕的保護層42由每個第三狹縫的底部暴露一些第三犧牲層36和第二絕緣層37。保護層42的厚度可以在從每個第三狹縫頂部至其底部、朝著襯底30的向下方向上逐漸減少。 因此，當刻蝕保護層42時，可以在從鄰近襯底30排列的下層方向上依次地暴露第三犧牲層 36和第二絕緣層37。結果，鄰近襯底30的第三犧牲層36的下層可以被刻蝕得比其上層深， 從而在每個第三狹縫的下部形成為非平坦。
[0085]參考圖17D，可以通過執行刻蝕過程來去除由第二開口 0P2暴露的溝道絕緣層38C 而暴露溝道層39。當刻蝕溝道絕緣層38C時，如圖17C所示的剩余的刻蝕阻擋層EBL可以保護第二絕緣層37的底層。因此，可以避免第二絕緣層37的底層的厚度損失以保持目標厚度。當刻蝕溝道絕緣層38C時，可以去除如圖17C所示、由第二開口 0P2暴露的第二犧牲層 33以暴露第一源極層32。另外，當刻蝕溝道絕緣層38C時，可以去除部分電荷阻擋層38A。
[0086]另外，當刻蝕溝道絕緣層38C時，可以將未被保護層42覆蓋的、且由第三狹縫下部暴露的一些第二絕緣層37刻蝕至預定厚度。可以去除如圖17C所示、在刻蝕溝道絕緣層 38C以暴露溝道層39之后剩余的刻蝕阻擋層EBL。結果，可以暴露第二絕緣層37的底層的底面。
[0087]當刻蝕上述第一存儲層38時，可以刻蝕具有不同的刻蝕選擇性的第二絕緣層37 和第三犧牲層36至不同厚度。因此，在刻蝕第一存儲層38之后，保留在第三狹縫下部的第二絕緣層37和第三犧牲層36可以定義非平坦度。第三犧牲層36的刻蝕的側壁與第二絕緣層37的刻蝕的側壁相比可以向每個第三狹縫的內部進一步凸出。
[0088]參考圖18至圖21，圖示了說明根據實施例的半導體器件的制造方法并且顯示了形成保護層的改進的例子的剖視圖。在下文中，省略了上述已描述的實施例的通用內容的描述。
[0089]在圖18中，可以在襯底50上形成第一絕緣層51、第一源極層52、第二犧牲層53、 第一犧牲層54和加固圖案55。可以在其上形成包括相互交替層疊的第三犧牲層56和第二絕緣層57的層疊結構ST。在形成層疊結構ST之前，可以進一步形成刻蝕阻擋層EBL。接下來，可以在其上形成存儲層58、溝道層59和間隙填充絕緣層60。此外，可以從距離襯底50 最遠的第三犧牲層56的頂層穿過層疊結構ST至至少一個剩余的層來形成第二狹縫SL2。 第二狹縫SL2可以用隔離絕緣圖案61填充。
[0090]接下來，可以穿過層疊結構ST和刻蝕阻擋層EBL形成第三狹縫SL3A以暴露第一犧牲層54。可以在第三狹縫SL3A中形成保護層62、63、64。例如，可以在第三狹縫513八和層疊結構ST的表面上形成具有均勻厚度的第一保護層62。第一保護層62可以是由具有優良臺階覆蓋的沉積法諸如低壓化學氣相沉積(LP-CVD)形成的氮化物層。相應地，可以在第一保護層62上形成錐形的、以便其厚度從頂部至底部向著襯底50逐漸減小的第二保護層63。第二保護層63可以是由具有較差的臺階覆蓋性的沉積法諸如等離子增強化學氣相沉積(PE-CVD)形成的氮化物層。接下來，可以在第二保護層63上形成相對于第一保護層62和第二保護層63具有高刻蝕選擇性的第三保護層64。第三保護層64可以是通過物理氣相沉積(PVD)法形成的氮化鈦(TiN)層。通過PVD法，可以形成第三保護層64以在層疊結構ST上具有懸垂形狀，并且包括開口，第三狹縫SL3A經由此開口開放。
[0091]參考圖19,可以去除形成在第三狹縫SL3A底面的第一保護層62以暴露第一犧牲層54。可以暴露形成在第三狹縫SL3A的底面的、且未被第三保護層64覆蓋的部分第一保護層62。此外，由第三保護層64來保護形成在第三狹縫SL3A側壁的部分第一保護層62。 因此，當執行刻蝕過程以去除第一保護層62時，可以去除未被第三保護層64覆蓋的部分第一保護層62。可以由第三保護層64來保護形成在第三狹縫SL3A側壁和層疊結構ST上部的第一保護層62和第二保護層63。結果，可以在第三狹縫SL3A的側壁上形成具有間隔層 (spacer)形狀的第一保護層圖案62A。
[0092]接下來，可以利用第一保護層圖案62A、第二保護層63和第三保護層64作為刻蝕阻擋層，通過刻蝕過程去除第一犧牲層54,以便可以形成第二開口 0P2,且可以由第二開口 0P2來暴露部分存儲層58。
[0093]參考圖20,可以去除由第二開口 0P2暴露的第一存儲層58以暴露溝道層59。
[0094]例如，當第一存儲層58包括溝道絕緣層、數據儲存層和電荷阻擋層時，可以首先除去由第二開口 0P2暴露的電荷阻擋層。可以部分地去除由第二開口 0P2暴露的第二犧牲層53。此外，可以去除第三保護層64。接下來，可以去除由第二開口 0P2暴露的數據儲存層。也可以去除由第二開口 0P2暴露的刻蝕阻擋層EBL。另外，可以部分地去除第一保護層圖案62A和第二保護層63。因此，可以由鄰近襯底50的第三狹縫SL3A的下部來暴露第三犧牲層56和第二絕緣層57。可以部分地去除暴露的第三犧牲層56。接下來，可以去除由第二開口 0P2暴露的溝道絕緣層。可以去除由第二開口 0P2暴露的第二犧牲層53以暴露第一源極層52。另外，可以部分地去除由第三狹縫SL3A下部暴露的第二絕緣層57以在第三狹縫SL3A的下部形成非平坦性。
[0095]參考圖21，可以形成電耦接至由第二開口 0P2暴露的部分溝道層59的第二源極層 65。可以按照與以上參考圖16描述的方式基本相同的方式來執行隨后的過程。
[0096]根據上述過程，可以通過結合各種沉積法來形成多個保護層62至64,而且所述保護層被用作刻蝕阻擋物以刻蝕第一存儲層58。因此，可以選擇性地去除第一存儲層58。此夕卜，可以增加第三狹縫SL3A的下寬度。
[0097]參考圖22至圖25,圖示了說明根據一個實施例的制造半導體器件的方法的、且顯示了形成保護層的改進的例子的剖視圖。在下文中，省略了上述已描述的實施例的通用內容的描述。
[0098]在圖22中，可以在襯底70之上形成第一絕緣層71、第一源極層72、第二犧牲層73、第一犧牲層74和加固圖案75。可以在其上形成包括相互交替層疊的第三犧牲層76和第二絕緣層77的層疊結構ST。在形成層疊結構ST之前，可以進一步形成刻蝕阻擋層EBL。 接下來，在形成第一存儲層78、溝道層79和間隙填充絕緣層80之后，可以形成第二狹縫 SL2和隔離絕緣圖案81。
[0099]可以穿過層疊結構ST和刻蝕阻擋層EBL形成第三狹縫SL3A以暴露第一犧牲層74。可以在第三狹縫SL3A中形成保護層82、84。例如，可以在第三狹縫SL3A和層疊結構 ST的表面上形成具有均勻厚度的第一保護層82。第一保護層82可以是由具有優良臺階覆蓋性的沉積法諸如低壓化學氣相沉積(LP-CVD)形成的氮化物層。另外，第一保護層82與參考圖18的上述第一保護層62相比可以具有較大厚度。接下來，可以在第一保護層82上形成相對于第一保護層82具有高刻蝕選擇性的第二保護層84。第二保護層84可以是通過物理氣相沉積(PVD)法形成的氮化鈦(TiN)層。通過PVD法，可以形成第二保護層84以在層疊結構ST上具有懸垂形狀，并且包括開口，第三狹縫SL3A經由此開口開放。
[0100] 在圖23中，可以去除形成在第三狹縫SL3A底面的第一保護層82以暴露第一犧牲層74,以便可以在第三狹縫SL3A的側壁上形成具有間隔層形狀的第一保護層圖案82A。 [〇1〇1]接下來，可以利用第一保護層圖案82A和第二保護層84作為刻蝕阻擋物，通過刻蝕過程去除第一犧牲層74,以便可以形成第二開口 0P2,且可以由第二開口 0P2來暴露部分第一存儲層78。
[0102]圖24中，可以去除由第二開口 0P2暴露的第一存儲層78來暴露溝道層79。
[0103]例如，當第一存儲層78包括溝道絕緣層、數據儲存層和電荷阻擋層時，可以首先除去由第二開口 0P2暴露的電荷阻擋層。此時，可以部分地去除由第二開口 0P2暴露的第二犧牲層73。此外，可以去除第二保護層84。接下來，可以通過刻蝕過程去除由第二開口 0P2暴露的數據儲存層。也可以經由第二開口 0P2去除部分刻蝕阻擋層EBL。當刻蝕阻擋層 EBL與數據儲存層相比具有較大厚度時，當刻蝕數據儲存層以暴露溝道絕緣層時，刻蝕阻擋層EBL可以不被完全去除而是保護離襯底70最近的第二絕緣層77的底層。
[0104]另外，可以部分地去除第一保護層圖案82A。第一保護層圖案82A可以如此厚以致于第一保護層圖案82A可以以減少的厚度保留。因此，第三犧牲層76和第二絕緣層77 可以不被第三狹縫SL3A暴露且由第一保護層圖案84A來保護。接下來，可以去除由第二開口 0P2暴露的溝道絕緣層。可以去除由第二開口 0P2暴露的第二犧牲層73以暴露第一源極層72。另外，當刻蝕溝道絕緣層時，剩余的刻蝕阻擋層EBL可以保護第二絕緣層77的底層。因此，可以保持第二絕緣層77的底層的厚度。在刻蝕溝道絕緣層以暴露溝道層79之后，可以經由第二開口 0P2去除剩余的刻蝕阻擋層EBL。
[0105]圖25中，可以形成電連接由第二開口 0P2暴露的部分溝道層79的第二源極層85。 可以按照與以上參考圖16描述的方式基本相同的方式來執行隨后的過程。
[0106]根據上述過程，可以通過結合各種沉積法來形成多層保護層82和84,而且所述保護層被用作刻蝕阻擋物以形成第一存儲層78。因此，可以選擇性地去除第一存儲層78。
[0107]參考圖26至圖28,圖示了說明根據一個實施例制造半導體器件的方法的、且顯示了形成第二源極層的改進的例子的剖視圖。在下文中，省略了上述已描述的實施例的通用內容的描述。
[0108]在圖26中，可以在襯底90之上形成第一絕緣層91、第一源極層92和層疊結構ST。 層疊結構ST包括相互交替層疊的第三犧牲層96和第二絕緣層97。可以在第一源極層92 和層疊結構ST之間形成加固圖案95。可以在加固圖案95和層疊結構ST之間進一步形成刻蝕阻擋層EBL。
[0109]包括第一存儲層98、溝道層99和間隙填充絕緣層100的穿通結構可以穿過層疊結構ST。穿通結構可以延伸至第一源極層92。第二狹縫SL2可以穿過層疊結構ST的上部。 第二狹縫SL2可以完全被隔離絕緣圖案101填充。此外，隔離絕緣圖案101可以延伸以覆蓋層疊結構ST的頂面。第三狹縫SL3A可以穿過隔離絕緣圖案101和層疊結構ST。第三狹縫SL3A的側壁可以由第一保護層圖案102A來保護。
[0110]第一保護層圖案102A可以在隔離絕緣圖案101的頂面上延伸。第三狹縫SL3A可以連接至第二開口 0P2。第二開口 0P2可以配置在層疊結構ST和第一源極層92之間。第二開口 0P2的形狀可以由加固圖案95保持。
[0111]可以經由第二開口 0P2去除刻蝕阻擋層EBL，以便刻蝕阻擋層EBL僅保留在加固圖案95上。可以經由第二開口 0P2去除部分第一存儲層98。此外，可以由第二開口 0P2暴露溝道層99的下部。
[0112]可以通過依次執行參考圖22至圖24的上述過程來形成上述結構。形成上述結構之后，可以通過從由第二開口 0P2暴露溝道層99和第一源極層92生長硅來形成第二源極層103。通過控制第二源極層103被生長成的厚度，第二源極層103可以延伸至預定厚度并且可以不完全填充第二開口 0P2。可以在由第二開口 0P2暴露的溝道層99和第一源極層 92的暴露的表面上形成第二源極層103,以便在第二源極層103的表面上形成凹部CA。凹部CA的深度可以大于每個第三犧牲層96的厚度。
[0113]參考圖27,可以通過去除第一保護層圖案102A由第三狹縫SL3A暴露第三犧牲層 96 〇
[0114]參考圖28,可以經由第三狹縫SL3A去除第三犧牲層96,以便可以在第二絕緣層97 之間形成第三開口 0P3。接下來，可以用導電材料填充第三開口 0P3。導電材料可以包括低電阻金屬材料，諸如鎢(W)。在第三狹縫SL3A的側壁上和第二源極層103的凹部CA表面形成所述導電材料。形成導電材料之前，可以進一步形成第二存儲層105或阻擋層。阻擋層可以包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、氮化鎢(WNx)等。
[0115]接下來，可以通過去除形成在第三狹縫SL3A側壁上的導電材料來形成導電層 104。導電層104可以由第三狹縫SL3A分離并且填充第三開口 0P3。導電材料可以保留在凹部CA中，或可以從凹部CA完全去除，這取決于凹部CA的區域。例如，當凹部CA的深度大于第三犧牲層96的每個厚度和第三開口 0P3的厚度時，凹部CA可以不完全由導電材料填充。另外，非常薄層的導電材料可以形成在凹部CA的表面。在這個例子中，通過執行刻蝕過程來去除導電材料，可以完全去除形成在凹部CA中的導電材料。即使當導電材料保留在凹部CA中時，剩余的導電材料也可以與填充第三開口 0P3的導電層104分離。因此，剩余的導電材料可以不影響驅動。
[0116]接下來，可以在第三狹縫SL3A中形成狹縫絕緣層106。狹縫絕緣層106可以包括氧化物。狹縫絕緣層106可以延伸至第二源極層103的凹部CA。凹部CA可以完全由狹縫絕緣層106填充，或者包括參考圖7描述的間隙。
[0117]參考圖29至圖31，圖示了說明根據一個實施例的半導體器件的制造方法且顯示了形成狹縫絕緣層的改進例子的剖視圖。在下文中，省略了上述已描述的實施例的通用內容的描述。
[0118]在圖29中，可以在襯底110之上形成第一絕緣層111、第一源極層112和層疊結構 ST。層疊結構ST包括相互交替層疊的第二絕緣層117和導電層119。可以在第一源極層 112和層疊結構ST之間形成加固圖案115。可以在加固圖案115上形成刻蝕阻擋層EBL。 可以由加固圖案115來保持層疊結構ST和第一源極層112之間的間隙。
[0119]包括第一存儲層118、溝道層119和間隙填充絕緣層120的穿通結構可以穿過層疊結構ST。穿通結構可以延伸至第一源極層112。第一存儲層118可以劃分為保留在第一源極層112和溝道層119之間的第一部分和保留在層疊結構ST和溝道層119之間的第二部分。當插入由加固圖案115保持的間隙時，第一部分和第二部分可以相互分離。溝道層 119的下部可以暴露在第一部分和第二部分之間。
[0120]第二狹縫SL2可以穿過層疊結構ST的上部。隔離絕緣圖案121可以完全填充第二狹縫SL2。此外，隔離絕緣圖案121可以延伸以覆蓋層疊結構ST的頂面。第三狹縫SL3A 可以穿過隔離絕緣圖案121和層疊結構ST。
[0121]可以在每個溝道層119的下部表面上形成第二源極層113,所述溝道層119暴露在第一存儲層118的第一部分和第二部分與第一源極層112表面之間。在第二源極層113的表面形成凹部CA。
[0122]第二存儲層125可以圍繞導電層124。第二存儲層125可以從導電層124的表面延伸至第三狹縫SL3A的側壁。第二存儲層125可以從第三狹縫SL3A的側壁延伸至第二源極層113的凹部CA的表面。第二存儲層125可以從第三狹縫SL3A的側壁延伸至隔離絕緣圖案121的頂部。
[0123]可以利用以上參考圖26至圖28的上述過程形成上述結構。在形成上述結構之后， 可以在第三狹縫SL3A的表面和凹部CA的表面上形成狹縫絕緣層126。根據一個實施例，狹縫絕緣層126相比以上參考圖28的所述狹縫絕緣層可以具有較小厚度，以便可以開放第三狹縫SL3A的中心部。換句話說，第三狹縫SL3A可以不完全由狹縫絕緣層126來填充并且具有開放的中心部。
[0124]接下來，可以在狹縫絕緣層126上形成相對于狹縫絕緣層126具有高刻蝕選擇性的保護層128。保護層128可以包括通過物理氣相沉積(PVD)法形成的氮化鈦(TiN)層。 通過PVD法，可以形成保護層128以具有懸垂結構。保護層128還可以包括開口，第三狹縫 SL3A經由此開口而開放。
[0125]參考圖30,可以去除形成在第三狹縫SL3A底面的部分狹縫絕緣層126和部分第二存儲層125以暴露第二源極層113。可以去除未被保護層128覆蓋且暴露在第三狹縫SL3A 底面的部分狹縫絕緣層126和部分第二存儲層125。形成在第三狹縫SL3A側壁和隔離絕緣圖案121頂部上的狹縫絕緣層126和第二存儲層125可以由保護層128來保護。因此， 可以在第三狹縫SL3A的側壁上形成具有間隔層形狀的狹縫絕緣層126A。狹縫絕緣層126A 可以保留在層疊結構ST之下。另外，第二存儲層125可以由第二存儲層圖案125A分離。
[0126]參考圖31，可以去除保護層128。接下來，第三狹縫SL3A開放的中心部可以由導電材料諸如金屬來填充。此外，可以通過平坦化處理、諸如化學機械拋光(CMP)處理使導電材料的表面平坦化。可以執行平坦化處理直至暴露狹縫絕緣層圖案126A。結果，可以在第三狹縫SL3A中形成接觸第二源極層113的共源極線129。第二存儲層圖案125A可以由共源極線129分離。另外，狹縫絕緣圖案126A也可以由共源極線129分離。
[0127]參考圖32和圖33,圖示了說明根據一個實施例的半導體器件的制造方法且顯示了形成刻蝕阻擋層和加固圖案的過程的改進例子的剖面圖。在下文中，省略了上述已描述的實施例的通用內容的描述。
[0128]在圖32中，可以在襯底130上形成第一絕緣層131。此外，可以在第一絕緣層131 上形成第一源極層132。第一源極層132可以包括導電層，上述導電層包括摻雜多晶硅層、金屬層等。
[0129]接下來，可以在第一源極層132上形成第一犧牲層134。在形成第一犧牲層134之前，可以進一步形成第二犧牲層133。第一犧牲層134可以包括相對于第二犧牲層133具有高刻蝕選擇性的材料。例如，第一犧牲層134可以包括無摻雜多晶硅層、摻雜多晶硅層等， 第二犧牲層133可以包括氧化物或氮化物。
[0130]可以在第一犧牲層134上形成刻蝕阻擋層EBL。刻蝕阻擋層EBL可以包括相對于以下將描述的第二絕緣層137具有高刻蝕選擇性的材料，以便保護第二絕緣層137。例如， 刻蝕阻擋層EBL可以包括氮化物。刻蝕阻擋層EBL可以具有與第一存儲層138的數據儲存層相比較大的厚度。例如，刻蝕阻擋層EBL可以是數據儲存層厚度的2.5倍。
[0131]接下來，第一狹縫SL1A可以穿過第一犧牲層34和刻蝕阻擋層EBL而形成。可以在第一狹縫SL1A中形成加固圖案135。第一狹縫SL1A可以足夠深以穿過第一犧牲層134 和刻蝕阻擋層EBL而暴露第二犧牲層133、第一源極層132或第一絕緣層131。為了形成加固圖案135,可以以依序方式來執行用加固層填充第一狹縫SL1A的過程以及使加固層平坦化直至暴露刻蝕阻擋層EBL的過程。加固圖案135可以是絕緣層。當刻蝕阻擋層EBL具有相對于加固層的刻蝕選擇性時，刻蝕阻擋層EBL可以在加固層的平坦化處理期間發揮平坦化截止層的作用。加固層可以包括相對于刻蝕阻擋層EBL具有高刻蝕選擇性的氧化物。
[0132]接下來，可以在加固圖案135穿過的刻蝕阻擋層EBL之上形成層疊結構ST。如以上參考圖10A和圖10B的描述，層疊結構ST可以包括相互交替層疊的第三犧牲層136和第二絕緣層137。
[0133]接下來，第一開口 0P1可以穿過層疊結構ST、刻蝕阻擋層EBL和第一犧牲層134而形成。可以利用如以上參考圖10A和圖10B所述的基本上相同的過程來形成第一開口 0P1。
[0134]接下來，通過執行以上參考圖10A和10B的過程，可以在第一開口 0P1中形成第一存儲層138、溝道層139和間隙填充絕緣層140。如以上參考圖17A的描述，每個第一存儲層138可以包括溝道絕緣層、數據儲存層和電荷阻擋層。
[0135]在圖33中，可以利用以上參考圖11A和圖11B的過程來形成第二狹縫SL2和隔離絕緣層141。接下來，通過利用以上參考圖12A和圖12B的所述過程，第三狹縫SL3A可以穿過層疊結構ST而形成。接下來，可以通過經由第三狹縫SL3A去除如圖32所示的第一犧牲層134來形成第二開口 0P2。
[0136]接下來，可以在第三狹縫SL3A的側壁上形成保護層142。可以利用以上參考圖13 的所述過程、以上參考圖18和圖19的所述過程或以上參考圖22至圖24的所述過程來形成保護層142。
[0137]在形成保護層142之后，可以通過利用以上參考圖17A至17D的所述過程來去除由第二開口 0P2暴露的每個第一存儲層138的一部分以暴露溝道層139。如圖32所示的刻蝕阻擋層EBL可以保留來避免層疊結構ST的底部第二絕緣層137的厚度損失。在暴露溝道層139之后，可以去除如圖32所示的刻蝕阻擋層EBL。
[0138]接下來，可以以依序方式執行形成第二源極層的過程、形成第二存儲層的過程、形成導電層的過程、去除保護層142的過程以及形成狹縫絕緣層的過程。可以根據上述實施例中的一個來執行這些過程。
[0139]例如，可以利用以上參考圖15和圖16的上述過程來執行形成第二源極層的過程、形成第二存儲層的過程、形成導電層的過程、去除保護層142的過程以及形成狹縫絕緣層的過程。
[0140]在一個例子中，可以利用以上參考圖21的上述過程來執行形成第二源極層的過程、形成第二存儲層的過程、形成導電層的過程、去除保護層142的過程以及形成狹縫絕緣層的過程。
[0141]在一個例子中，可以利用以上參考圖25的上述過程來執行形成第二源極層的過程、形成第二存儲層的過程、形成導電層的過程、去除保護層142的過程以及形成狹縫絕緣層的過程。
[0142]在一個例子中，可以利用以上參考圖26至圖28的上述過程來執行形成第二源極層的過程、形成第二存儲層的過程、形成導電層的過程、去除保護層142的過程以及形成狹縫絕緣層的過程。
[0143]在一個例子中，可以利用以上參考圖29至圖31的上述過程來執行形成第二源極層的過程、形成第二存儲層的過程、形成導電層的過程、去除保護層142的過程以及形成狹縫絕緣層的過程。在這個例子中，在去除保護層142之后，可以進一步執行以上參考圖31 的所述形成共源極線的過程。
[0144]參考圖34,圖示了說明根據一個實施例的存儲器系統的配置的框圖。
[0145]如圖34所示，根據一個實施例的存儲器系統1000可以包括存儲器件1200和控制器 1100。
[0146]存儲器件1200可以用作儲存各種類型的數據，諸如文本、圖像和軟件代碼。存儲器件1200可以是非易失性存儲器并且包括圖1至圖33所示的所述結構。存儲器件1200可以包括定義了單元區和位于單元區兩側的接觸區的襯底。存儲器1200還可以包括第一源極層，形成在襯底之上；第二源極層，形成在第一源極層之上；加固圖案，形成在第二源極層中；層疊結構，包括在第二源極層和加固圖案之上相互交替層疊的導電層和絕緣層；溝道層，穿過層疊結構和第二源極層且電耦接至源極層；以及隔離絕緣圖案，穿過至少一個頂部導電層。由于存儲器件1200以上述方式配置和制造，因此將省略詳細描述。
[0147]控制器1100可以電耦接至主機和存儲器件1200。控制器1100可以響應于主機的請求而訪問存儲器件1200。例如，控制器1100可以控制存儲器件1200的讀取、寫入、擦除和后臺操作。
[0148]控制器1100可以包括隨機存取存儲器(RAM) 1110、中央處理單元(CPU) 1120、主機接口 1130、錯誤校正碼(ECC)電路1140和存儲器接口 1150。
[0149]RAM 1110可以用作CPU 1120的操作存儲器、存儲器件1200與主機之間的高速緩沖存儲器、以及存儲器件1200與主機之間的緩沖存儲器。RAM 1110可以由靜態隨機存取存儲器(SRAM)或只讀存儲器(RAM)替代。
[0150]CPU 1120可以配置成用于控制控制器1100的整體操作。例如，CPU 1120可以配置成操作固件、諸如存儲在RAM 1110中的閃存轉換層(FTL)。
[0151]主機接口 1130可以與主機連接。例如，控制器1100可以通過各種接口協議與主機通信，上述各種接口協議包括通用串行總線(USB)協議、多媒體卡(MMC)協議、外設組件互連(PCI)協議、PC1-express (PC1-E)協議、高級技術附件(ATA)協議、串行ATA協議、并行ATA協議、小型計算機系統接口(SCSI)協議、增強小型磁盤接口(ESDI)協議、集成驅動電路(IDE)協議、私有協議、或它們的組合等
[0152]ECC電路1140可以利用錯誤校正碼(ECCs)檢測和校正從存儲器件1200讀取的數據中所包含的錯誤。
[0153]存儲器接口 1150可以與存儲器件1200連接。例如，存儲器接口 1150可以包括 NAND 接口或 N0R 接口。
[0154]例如，控制器1100還可以包括配置為暫時儲存數據的緩沖存儲器。所述緩沖存儲器可以暫時儲存通過主機接口 1130從外部傳輸的數據。在可替選方案中，緩沖存儲器可以暫時儲存通過存儲器接口 1150從存儲器件1200傳輸的數據。控制器1100還可以包括儲存代碼數據以與主機連接的只讀存儲器(ROM)。
[0155]由于根據一個實施例的存儲器系統1000包括考慮到容易制造且具有改善的特性的存儲器件1200,因此存儲器系統1000的特性也可以得到改善。
[0156]參考圖35,圖示了說明根據一個實施例的存儲系統的結構的框圖。在下文中，省略了上述組件的重復性描述。
[0157]如圖35所示，根據一個實施例的存儲系統1000’可以包括存儲器件1200’和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主機接口 1130、ECC電路1140和存儲器接口 1150等。
[0158]存儲器件1200’可以是非易失性存儲器。存儲器件1200’可以包括以上如圖1 至圖31所述的存儲串。另外，存儲器件1200’可以包括:單元區；襯底，定義了單元區和位于單元區兩側的接觸區；第一源極層，形成在襯底之上；第二源極層，形成在第一源極層之上；加固圖案，形成在第二源極層中；層疊結構，包括在第二源極層和加固圖案之上相互交替層疊的導電層和絕緣層；溝道層，穿過層疊體和第二源極層且電耦接至第二源極層；以及隔離絕緣圖案，穿過至少一個頂部導電層。由于存儲器件1200’以與存儲器件1200相同的方式配置和制造，因此將省略其詳細描述。
[0159]存儲器件1200’可以是由多個存儲芯片組成的多芯片封裝體。所述多個存儲芯片被劃分為多個組。所述多個組可以通過第一至第k信道CH1至CHk與控制器1100通信。 另外，包括在一個組中的存儲芯片可以適用于通過公共信道與控制器1100通信。存儲系統 1000’可改變成使得一個存儲芯片可以電耦接至單個信道。
[0160]如上所述，根據一個實施例，由于存儲系統1000’包括存儲器件1200’，所述存儲器件1200’具有改善的集成度、容易制造、且具有改善的特性，因此，存儲系統1000’的集成度和特性也可以得到改善。另外，由于存儲器件1200’可以利用多芯片封裝體而形成，因此存儲系統1000’的數據存儲容量和驅動速度可以進一步提高。
[0161]參考圖36,圖示了說明根據一個實施例的計算系統的結構的框圖。在下文中，省略了上述組件的重復性描述。
[0162]如圖36所示，根據一個實施例的計算系統2000可以包括存儲器件2100、CPU 2200、隨機存取存儲器(RAM) 2300、用戶接口 2400、電源2500和系統總線2600。
[0163]存儲器件2100可以儲存經由用戶接口 2400輸入的數據以及由CPU 2200處理的數據。存儲器件2100可以電耦接至CPU 2200、RAM 2300、用戶接口 2400和電源2500。例如， 存儲器件2100可以通過控制器電耦接至系統總線2600,或直接電耦接至系統總線2600。當存儲器件2100直接電耦接至系統總線2600時，控制器的功能可以由CPU 2200和RAM 2300來執行。
[0164]存儲器件2100可以是非易失性存儲器。存儲器2100可以包括以上參考圖1至圖33的所述存儲串。存儲器件2100可以包括:襯底，其上定義了單元區和位于單元區兩側的接觸區；第一源極層，形成在襯底之上；第二源極層，形成在第一源極層之上；加固圖案， 形成在第二源極層中；層疊體，包括在第二源極層和加固圖案之上相互交替層疊的導電層和絕緣層；溝道層，穿過層疊結構和第二源極層、且電耦接至第二源極層；以及隔離絕緣圖案，穿過至少一個頂部導電層。由于存儲器件2100以與存儲器件1200或1200’相同的方式配置和制造，因此將省略其詳細描述。
[0165]另外，如以上參考圖35所述，存儲器件2100可以是由多個存儲芯片組成的多芯片封裝體。
[0166]具有上述結構的計算系統2000可以是諸如計算機、超級移動PC(UMPC)、工作站、 上網本、個人數字助理(PDAs)、便攜式計算機、網絡本、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導航儀、黑匣子、數字照相機、三維(3D)電視、數字錄音機、數字音頻播放器、數字圖像記錄儀、數字圖像播放器、數字錄像機、數字視頻播放器、無線環境中的信息收發設備等電子設備的各種組件中的一種、用于家庭網絡的各種電子設備中的一種、用于計算機網絡的各種電子設備中的一種、用于遠程信息處理網絡中的各種電子設備中的一種、RFID設備、和/或用于計算系統的各種設備中的一種等等。
[0167]如上所述，由于根據一個實施例的計算系統2000包括具有改善的集成度、容易制造以及具有改善的特性的存儲器件2100,因此計算系統2000的數據存儲容量和特性可以得到改善。
[0168]參考圖37,描述了示出根據一個實施例的計算系統的框圖。
[0169]如圖37所示，根據一個實施例的計算系統3000可以包括具有操作系統3200、應用程序3100、文件系統3300和轉換層3400的軟件層。計算系統3000可以包括諸如存儲器件 3500的硬件層。
[0170]操作系統3200可以管理計算系統3000的軟件、硬件資源。操作系統3200可以控制中央處理單元的程序運行。應用程序3100可以包括由計算系統3000運行的各種應用程序。應用程序3100可以是由操作系統3200運行的實用程序。
[0171]文件系統3300可以表示邏輯結構，所述邏輯結構配置為管理存在于計算系統 3000中的數據、文件。文件系統3300可以整理文件和數據，且根據給定規則將他們儲存在存儲器件3500中。文件系統3300可以基于計算系統3000中所使用的操作系統3200來確定。例如，當操作系統3200是基于Microsoft Windows的系統時，文件系統3300可以是文件分配表(FAT)或NT文件系統(NTFS)。另外，當操作系統3200是基于Unix/Linux的系統時，文件系統3300可以是擴展文件系統(EXT)、Unix文件系統(UFS)或日志文件系統 (JFS)。
[0172]參考圖37,操作系統3200、應用程序3100和文件系統3300用單獨的模塊來描述。 然而，應用程序3100和文件系統3300可以包括在操作系統3200中。
[0173]轉換層3400可以響應于文件系統3300的請求來轉換適合存儲器件3500的地址。 例如，轉換層3400可以將由文件系統3300產生的邏輯地址轉換為存儲器件3500的物理地址。邏輯地址和物理地址的映射信息可以儲存在地址轉換表中。例如，轉換層3400可以是閃存轉換層(FTL)、通用快閃存儲鏈路層(ULL)等。
[0174]存儲器件3500可以是非易失性存儲器，且可以包括以上參考圖1至圖33的所述存儲串。存儲器件3500可以包括:襯底，其上定義了單元區和位于單元區兩側的接觸區； 第一源極層，形成在襯底之上；第二源極層，形成在第一源極層之上；加固圖案，形成在第二源極層中；層疊體，包括在第二源極層和加固圖案之上相互交替層疊的導電層和絕緣層； 溝道層，穿過層疊結構和第二源極層且電耦接至第二源極層；以及隔離絕緣圖案，穿過至少一個頂部導電層。由于存儲器件3500以與存儲器件1200、1200’或2100相同的方式配置和制造，因此將省略其詳細描述。
[0175]具有上述結構的計算系統3000可以分為在上層區域中執行的操作系統層和在下層區域中執行的控制器層。應用程序3100、操作系統3200和文件系統3300可以包括在操作系統層中，且由操作存儲器來驅動。轉換層3400可以包括在操作系統層或控制器層中。
[0176]如上所述，由于根據一個實施例的計算系統3000包括具有改善的集成度、容易制造以及具有改善的特性的存儲器件3500,因此，進而計算系統3000的數據存儲容量和特性可以得到改善。
[0177]根據一個實施例，半導體器件可以包括形成在源極層上的加固圖案。因此，在制造半導體器件過程期間，可以增加結構穩定性，改善制造產量。另外，可以利用保護層容易地形成電耦接至溝道層的源極層。
[0178]通過以上實施例可以看出，本申請提供了以下的技術方案。
[0179]技術方案1.一種半導體器件，包括:
[0180]襯底，在所述襯底中定義了單元區和位于所述單元區兩側的接觸區；
[0181]第一源極層，形成在所述襯底之上；
[0182]第二源極層，形成在所述第一源極層之上；
[0183]加固圖案，形成在所述第二源極層中；
[0184]層疊結構，包括在所述第二源極層和所述加固圖案之上交替地層疊的導電層和絕緣層；
[0185]溝道層，穿過所述層疊結構和所述第二源極層且電耦接至所述第二源極層；以及
[0186]隔離絕緣圖案，穿過所述導電層的至少一個頂部導電層。
[0187]技術方案2.如權利要求1所述的半導體器件，其中，所述隔離絕緣圖案位于所述加固圖案之上且與所述加固圖案重疊。
[0188]技術方案3.如權利要求1所述的半導體器件，其中，所述加固圖案包括位于所述單元區和所述接觸區的邊界的線形圖案。
[0189]技術方案4.如權利要求1所述的半導體器件，其中，所述加固圖案包括位于所述單元區或所述接觸區中的線形圖案。
[0190]技術方案5.如權利要求4所述的半導體器件，其中，所述隔離絕緣圖案與位于所述單元區中的所述線形圖案重疊。
[0191]技術方案6.如權利要求1所述的半導體器件，其中，所述加固圖案包括與相鄰存儲塊之間的邊界鄰近的島形圖案。
[0192]技術方案7.如權利要求1所述的半導體器件，其中，所述加固圖案包括絕緣材料。
[0193]技術方案8.如權利要求1所述的半導體器件，還包括:
[0194]狹縫絕緣層，所述狹縫絕緣層穿過所述層疊結構而與所述第二源極層接觸，并且不與所述加固圖案重疊。
[0195]技術方案9.如權利要求1所述的半導體器件，還包括:插入至所述溝道層與所述層疊結構之間的存儲層。
[0196]技術方案10.如權利要求1所述的半導體器件，其中，在所述溝道層的表面和所述第一源極層的表面上形成所述第二源極層以在所述第二源極層的表面定義凹部。
[0197]技術方案11.如權利要求10所述的半導體器件，還包括:填充所述第二源極層的所述凹部的狹縫絕緣層。
[0198]技術方案12.如權利要求11所述的半導體器件，還包括:形成在所述狹縫絕緣層中的間隙。
[0199]技術方案13.如權利要求1所述的半導體器件，還包括:[〇2〇〇]狹縫，穿過所述層疊結構；
[0201]狹縫絕緣層，形成在所述狹縫的側壁上，其中，所述狹縫的中心部由所述狹縫絕緣層開放；以及
[0202]共源極線，填充所述狹縫的所述中心部且與所述第二源極層接觸。
[0203]技術方案14.如權利要求1所述的半導體器件，還包括:
[0204]數據儲存層，布置在每個溝道層與所述層疊結構之間；以及
[0205]刻蝕阻擋層，形成在所述加固圖案與所述層疊結構之間。
[0206]技術方案15.如權利要求14所述的半導體器件，其中，所述刻蝕阻擋層具有比所述數據儲存層厚的厚度。
[0207]技術方案16.—種制造半導體器件的方法，所述方法包括:
[0208]形成第一犧牲層；
[0209]形成包括交替地層疊在所述第一犧牲之上的第二犧牲層和絕緣層的層疊結構；[〇21〇]形成穿過所述層疊結構和所述第一犧牲層的溝道層、以及圍繞所述溝道層的存儲層；
[0211]形成穿過所述層疊結構的狹縫；
[0212]在所述狹縫的內壁上形成保護層；
[0213]利用所述保護層作為刻蝕阻擋物來去除所述第一犧牲層，據此形成暴露所述存儲層的開口；
[0214]去除由所述開口暴露的存儲層；以及
[0215]在所述開口中形成與所述溝道層接觸的源極層。
[0216]技術方案17.如權利要求16所述的方法，還包括:
[0217]當去除所述存儲層時，通過部分地去除未被形成在所述狹縫的側壁上部的保護層覆蓋的絕緣層而在狹縫的下部形成非平坦結構。
[0218]技術方案18.如權利要求16所述的方法，其中，形成所述保護層包括:形成錐形的保護層以使所述保護層的厚度從所述狹縫的頂部至底部逐漸減小。
[0219]技術方案19.如權利要求16所述的方法，其中，形成所述保護層包括:
[0220]在去除所述第一犧牲層之前，在所述狹縫中形成具有均勻厚度的第一保護層；
[0221]在所述第一保護層之上形成第二保護層，其中，所述第二保護層包括相對于所述第一保護層具有刻蝕選擇性的材料并且具有懸垂形狀；以及
[0222]去除形成在所述狹縫的底面的所述第一保護層來暴露所述第一犧牲層。
[0223]技術方案20.如權利要求19所述的方法，其中，所述第一保護層包括利用低壓化學氣相沉積LP-CVD法形成的氮化物層，所述第二保護層包括利用物理氣相沉積PVD法形成的氮化鈦層。
[0224]技術方案21.如權利要求19所述的方法，還包括:
[0225]在形成所述第二保護層之前，在所述第一保護層之上形成第三保護層，其中，所述第三保護層呈錐形，以使所述第三保護層的厚度從所述狹縫的頂部至底部逐漸減小。
[0226]技術方案22.如權利要求21所述的方法，其中，所述第三保護層包括利用等離子體增強化學氣相沉積PE-CVD法形成的氮化物層。
[0227]技術方案23.如權利要求16所述的方法，還包括:在所述第一犧牲層中形成加固圖案。
[0228]技術方案24.如權利要求16所述的方法，還包括:穿過所述第二犧牲層的至少一個頂部第二犧牲層的隔離絕緣圖案。
[0229]技術方案25.—種制造半導體器件的方法，所述方法包括:
[0230]形成犧牲層；
[0231]在所述犧牲層中形成加固圖案；
[0232]在所述犧牲層和所述加固圖案之上形成層疊結構；
[0233]形成穿過所述層疊結構和所述犧牲層的溝道層；
[0234]形成穿過所述層疊結構且暴露所述犧牲層的狹縫；
[0235]經由所述狹縫去除所述犧牲層來形成開口，其中，所述開口由所述加固圖案支撐； 以及
[0236]形成源極層且在所述開口中與所述溝道層接觸。
[0237]技術方案26.如權利要求25所述的方法，還包括:
[0238]形成穿過所述層疊結構上部且與所述加固圖案重疊的隔離絕緣圖案。
[0239]技術方案27.如權利要求25所述的方法，其中，所述犧牲層形成在另一源極層之上，所述源極層與所述另一源極層接觸。
[0240]技術方案28.如權利要求27所述的方法，其中，形成所述源極層包括:從所述溝道層和所述另一源極層選擇性地生長所述源極層。
[0241]技術方案29.如權利要求28所述的方法，其中，所述源極層形成在所述溝道層的表面和所述另一源極層的表面，以便在所述源極層的表面定義凹部。
[0242]技術方案30.如權利要求29所述的方法，還包括:
[0243]在形成所述源極層之后，在所述狹縫和所述源極層的所述凹部中形成狹縫絕緣層。
[0244]技術方案31.如權利要求30所述的方法，其中，在布置于所述凹部中的所述狹縫絕緣層中形成間隙。
[0245]技術方案32.如權利要求30所述的方法，其中，在所述狹縫的側壁和所述凹部的表面上形成所述狹縫絕緣層來開放所述狹縫的中心部。
[0246]技術方案33.如權利要求32所述的方法，還包括:
[0247]在開放所述狹縫的所述中心部的所述狹縫絕緣層之上形成保護層；
[0248]利用所述保護層作為刻蝕阻擋物來刻蝕所述狹縫絕緣層的底面來暴露所述源極層；
[0249]去除所述保護層；以及
[0250]形成填充所述狹縫的所述中心部且與所述源極層接觸的共源極線。
[0251]技術方案34.如權利要求33所述的方法，其中，所述保護層包括相對于所述狹縫絕緣層具有刻蝕選擇性的材料，并且具有懸垂結構。
[0252]技術方案35.如權利要求25所述的方法，其中，每個溝道層被包括數據儲存層的存儲層圍繞，
[0253]在形成所述犧牲層與形成所述加固圖案之間或者在形成加固圖案與形成所述層疊結構之間，還包括形成具有比所述數據儲存層厚的厚度的刻蝕阻擋層，以及
[0254]在經由開口去除存儲層的一部分之后、在形成所述源極層之前，還包括去除所述刻蝕阻擋層。
【主權項】
1.一種半導體器件，包括:襯底，在所述襯底中定義了單元區和位于所述單元區兩側的接觸區；第一源極層，形成在所述襯底之上；第二源極層，形成在所述第一源極層之上；加固圖案，形成在所述第二源極層中；層疊結構，包括在所述第二源極層和所述加固圖案之上交替地層疊的導電層和絕緣 層；溝道層，穿過所述層疊結構和所述第二源極層且電耦接至所述第二源極層；以及 隔離絕緣圖案，穿過所述導電層的至少一個頂部導電層。2.如權利要求1所述的半導體器件，其中，所述隔離絕緣圖案位于所述加固圖案之上 且與所述加固圖案重疊。3.如權利要求1所述的半導體器件，其中，所述加固圖案包括位于所述單元區和所述 接觸區的邊界的線形圖案。4.如權利要求1所述的半導體器件，其中，所述加固圖案包括位于所述單元區或所述 接觸區中的線形圖案。5.如權利要求4所述的半導體器件，其中，所述隔離絕緣圖案與位于所述單元區中的 所述線形圖案重疊。6.如權利要求1所述的半導體器件，其中，所述加固圖案包括與相鄰存儲塊之間的邊 界鄰近的島形圖案。7.如權利要求1所述的半導體器件，其中，所述加固圖案包括絕緣材料。8.如權利要求1所述的半導體器件，還包括:狹縫絕緣層，所述狹縫絕緣層穿過所述層疊結構而與所述第二源極層接觸，并且不與 所述加固圖案重疊。9.一種制造半導體器件的方法，所述方法包括:形成第一犧牲層；形成包括交替地層疊在所述第一犧牲之上的第二犧牲層和絕緣層的層疊結構；形成穿過所述層疊結構和所述第一犧牲層的溝道層、以及圍繞所述溝道層的存儲層； 形成穿過所述層疊結構的狹縫；在所述狹縫的內壁上形成保護層；利用所述保護層作為刻蝕阻擋物來去除所述第一犧牲層，據此形成暴露所述存儲層的 開口；去除由所述開口暴露的存儲層；以及 在所述開口中形成與所述溝道層接觸的源極層。10.—種制造半導體器件的方法，所述方法包括:形成犧牲層；在所述犧牲層中形成加固圖案；在所述犧牲層和所述加固圖案之上形成層疊結構；形成穿過所述層疊結構和所述犧牲層的溝道層；形成穿過所述層疊結構且暴露所述犧牲層的狹縫；經由所述狹縫去除所述犧牲層來形成開口，其中，所述開口由所述加固圖案支撐；以及 形成源極層且在所述開口中與所述溝道層接觸。
【文檔編號】H01L21/8247GK105977257SQ201510398142
【公開日】2016年9月28日
【申請日】2015年7月8日
【發明人】李起洪, 皮昇浩
【申請人】愛思開海力士有限公司