一種陣列基板的制造方法及陣列基板的制作方法
【專利摘要】本發明公開一種陣列基板及其制造方法，其中制造方法包括以下步驟：基板；在基板上形成緩沖層；在緩沖層內形成源極和數據線，同時在緩沖層上形成柵極和柵極線，其中緩沖層至少部分外露源極和數據線的遠離基板的一側；在源極、數據線、柵極以及柵極線上形成絕緣層，其中絕緣層至少部分外露源極和柵極線的遠離基板的一側；在源極上形成半導體層，其中半導體層與源極的外露部分電性連接且與柵極之間由絕緣層電性絕緣；在絕緣層上形成第一像素電極和第二像素電極，其中第一像素電極與半導體層的遠離基板的一側電性連接，第二像素電極與柵極線的外露部分電性連接。本發明陣列基板的制造過程高效且節能。
【專利說明】
一種陣列基板的制造方法及陣列基板
技術領域
[0001]本發明涉及液晶面板技術領域，特別是涉及一種陣列基板的制造方法及陣列基板。
【背景技術】
[0002]在液晶面板工業中，通過陣列基板來控制液晶的排列，從而實現不同灰度光線的顯示。陣列基板為液晶面板中的重要部分，其生產也屬于液晶面板制造過程中的重要工藝步驟。
[0003]當前陣列基板的制造生產中，基于其結構設計，通常會將漏極和柵極分開沉積刻蝕，而漏極和柵極一般采用同一種金屬，因此分開沉積降低了生產效率且增大了生產成本。
【發明內容】
[0004]本發明的目的在于提供一種陣列基板的制造方法及陣列基板，以解決現有技術中陣列基板的生產效率較低成本較高的問題。
[0005]為解決上述問題，本發明提出一種陣列基板的制造方法，包括以下步驟:基板;在基板上形成緩沖層;在緩沖層內形成源極和數據線，同時在緩沖層上形成柵極和柵極線，其中緩沖層至少部分外露源極和數據線的遠離基板的一側;在源極、數據線、柵極以及柵極線上形成絕緣層，其中絕緣層至少部分外露源極和柵極線的遠離基板的一側;在源極上形成半導體層，其中半導體層與源極的外露部分電性連接且與柵極之間由絕緣層電性絕緣;在絕緣層上形成第一像素電極和第二像素電極，其中第一像素電極與半導體層的遠離基板的一側電性連接，第二像素電極與柵極線的外露部分電性連接。
[0006]其中，在緩沖層內形成源極和數據線，同時在緩沖層上形成柵極和柵極線的步驟包括:在基板上形成緩沖層并進行圖案化處理，以在緩沖層上形成與源極和數據線對應的溝槽;在緩沖層上形成一導電層并進行圖案化處理，以在溝槽內形成數據線和源極，并且在緩沖層上形成柵極和柵極線。
[0007]其中，柵極包括第一柵極和第二柵極，第一柵極和第二柵極均與源極平行設置。
[0008]其中，柵極線包括第一柵極線和第二柵極線，第二像素電極分別與第一柵極線的外露部分和第二柵極線的外露部分電性連接。
[0009]其中，源極與數據線電性連接，第一柵極和第二柵極均與第二柵極線電性連接。
[0010]為解決上述問題，本發明還提供一種陣列基板，其包括基板;緩沖層，形成在基板上;源極和數據線，形成在緩沖層內，緩沖層至少部分外露源極和數據線的遠離基板的一側;柵極和柵極線，形成在緩沖層上;絕緣層，形成在源極、數據線、柵極以及柵極線上，絕緣層至少部分外露源極和柵極線的遠離基板的一側;半導體層，形成在源極上，半導體層與源極的外露部分電性連接且與柵極之間由絕緣層電性絕緣;第一像素電極和第二像素電極，形成在絕緣層上，其中第一像素電極與半導體層的遠離基板的一側電性連接，第二像素電極與柵極線的外露部分電性連接。
[0011]其中，緩沖層為圖案化緩沖層，圖案化緩沖層上包括與源極和數據線對應的溝槽；源極和數據線形成于溝槽內，柵極和柵極線形成在緩沖層上。
[0012]其中，柵極包括第一柵極和第二柵極，第一柵極和第二柵極均與源極平行設置。
[0013]其中，柵極線包括第一柵極線和第二柵極線，第二像素電極分別與第一柵極線的外露部分和第二柵極線的外露部分電性連接。
[0014]其中，源極與數據線電性連接，第一柵極和第二柵極均與第二柵極線電性連接。
[0015]本發明陣列基板的制造方法包括以下步驟:基板，在基板上形成緩沖層，在緩沖層內形成源極和數據線，同時在緩沖層上形成柵極和柵極線，其中緩沖層至少部分外露源極和數據線的遠離基板的一側;在源極、數據線、柵極以及柵極線上形成絕緣層，其中絕緣層至少部分外露源極和柵極線的遠離基板的一側;在源極上形成半導體層，其中半導體層與源極的外露部分電性連接且與柵極之間由絕緣層電性絕緣;在絕緣層上形成第一像素電極和第二像素電極，其中第一像素電極與半導體層的遠離基板的一側電性連接，第二像素電極與柵極線的外露部分電性連接。本發明中同時形成源極、數據線和柵極、柵極線，減少了工藝步驟，提高生產效率，減小生產成本。
【附圖說明】
[0016]圖1是本發明陣列基板的制造方法一實施方式的流程示意圖；
[0017]圖2是圖1所示陣列基板的制造方法中同時形成源極、數據線、柵極和柵極線的步驟所對應的結構示意圖；
[0018]圖3是圖1所示陣列基板的制造方法中形成絕緣層的步驟所對應的結構示意圖；
[0019]圖4是圖1所示陣列基板的制造方法中形成半導體層的步驟所對應的結構示意圖；
[0020]圖5是圖1所示陣列基板的制造方法中形成第一像素電極和第二像素電極的步驟所對應的結構示意圖；
[0021 ]圖6是本發明陣列基板一實施方式的結構示意圖。
【具體實施方式】
[0022]為使本領域的技術人員更好地理解本發明的技術方案，下面結合附圖和【具體實施方式】對發明所提供的一種陣列基板的制造方法及陣列基板做進一步詳細描述。
[0023]參閱圖1，圖1是本發明陣列基板的制造方法一實施方式的流程示意圖，本實施方式制造方法包括以下步驟。
[0024]SlOl:在基板上形成緩沖層。
[0025]請參閱圖2，圖2是圖1所示陣列基板的制造方法中同時形成源極、數據線、柵極和柵極線的步驟所對應的結構示意圖，圖2中的上圖為陣列基板的俯視圖，下圖為陣列基板A-A方向的剖視圖，圖3、4、5與圖2類似，上圖為俯視圖，下圖為A-A方向的剖視圖。
[0026]本步驟中首先在基板11上形成的緩沖層12，該緩沖層12經過化學氣相沉積及干法刻蝕的光罩制程實現圖案化，圖案化的緩沖層12中具有溝槽121，該溝槽121與后續步驟S102中形成的源極13和數據線14相對應，具體關系在步驟S102中再做描述。
[0027]S102:在緩沖層內形成源極和數據線，同時在緩沖層上形成柵極和柵極線。
[0028]請再次參閱圖2，源極13和數據線14形成在緩沖層12內，并且緩沖層12至少部分外露源極13和數據線14的遠離基板11的一側；即源極13和數據線14并不是完全形成在緩沖層12內部而沒有外露部分，其遠離基板11的一側是部分外露于緩沖層12的。形成源極13和數據線14的同時在緩沖層12上形成柵極15和柵極線16。
[0029]具體來說，步驟SlOl中的緩沖層12為圖案化，具有溝槽121;上述源極13和數據線14則形成在溝槽121內，而柵極15和柵極線16則形成在緩沖層12上。
[0030]該步驟S102中首先在圖案化的緩沖層12上物理氣相沉積一導電層，利用濕法刻蝕的光罩制程對該導電層進行圖案化處理，從而在溝槽內形成數據線14和源極13，并且在緩沖層上形成柵極15和柵極線16，其中數據線14和源極13電性連接。
[0031]所形成的柵極15分為第一柵極151和第二柵極152，柵極線16分為第一柵極線161和第二柵極線162。其中第一柵極151和第二柵極152均與源極13平行設置，并且都與第二柵極線162電性連接。
[0032]在本步驟S102中，源極13、數據線14、柵極15以及柵極線16采用同一金屬材料制成，因此能夠通過同一工藝同時制得，相比分兩個工藝分別制作源極、數據線和柵極、柵極線，節省了時間，并且節約了濕法刻蝕中需要采用的銅酸，節約成本及減少工業污染。
[0033]S103:在源極、數據線、柵極以及柵極線上形成絕緣層。
[0034]請參閱圖3，圖3是圖1所示陣列基板的制造方法中形成絕緣層的步驟所對應的結構示意圖。本步驟S103中所形成的絕緣層17至少部分外露源極13和柵極線16的遠離基板11的一側。
[0035]同樣，首先使用化學氣相沉積一絕緣層，然后采用干法刻蝕的光罩制程進行圖案化處理，使得源極13和柵極線16遠離基板11的一側有部分外露于絕緣層17。
[0036]S104:在源極上形成半導體層。
[0037]請參閱圖4，圖4是圖1所示陣列基板的制造方法中形成半導體層的步驟所對應的結構示意圖。本步驟S104所形成的半導體層18與源極13的外露部分電性連接且與柵極15之間由絕緣層17電性絕緣。
[0038]在步驟S103中，絕緣層17已將柵極15完全覆蓋，因此所形成的半導體層18與柵極15之間能夠由絕緣層17電性絕緣，且半導體層18為非晶硅或銦鎵鋅氧化物(IGZO)等有源層材料。本步驟中半導體層18主要采用了化學氣相沉積和干法刻蝕工藝。
[0039]S105:在絕緣層上形成第一像素電極和第二像素電極。
[0040]請參閱圖5，圖5是圖1所示陣列基板的制造方法中形成第一像素電極和第二像素電極的步驟所對應的結構示意圖。本步驟S105中采用物理氣相沉積及濕法刻蝕工藝得到圖案化的像素電極層，包括第一像素電極191和第二像素電極192，完成本步驟后得到陣列基板 100 O
[0041 ]其中，第一像素電極191與半導體層18的遠離基板的一側電性連接，第二像素電極192與柵極線16的外露部分電性連接，具體的第二像素電極192分別與第一柵極線161的外露部分和第二柵極線162的外露部分電性連接，第一柵極線161和第二柵極線162通過第二像素電極192連接。
[0042]本發明陣列基板的制造方法包括以下步驟:基板，在基板上形成緩沖層，在緩沖層內形成源極和數據線，同時在緩沖層上形成柵極和柵極線，其中緩沖層至少部分外露源極和數據線的遠離基板的一側;在源極、數據線、柵極以及柵極線上形成絕緣層，其中絕緣層至少部分外露源極和柵極線的遠離基板的一側;在源極上形成半導體層，其中半導體層與源極的外露部分電性連接且與柵極之間由絕緣層電性絕緣;在絕緣層上形成第一像素電極和第二像素電極，其中第一像素電極與半導體層的遠離基板的一側電性連接，第二像素電極與柵極線的外露部分電性連接。本發明中同時形成源極、數據線和柵極、柵極線，減少了工藝步驟，提高生產效率，減小生產成本。
[0043]請參閱圖6，圖6是本發明陣列基板一實施方式的結構示意圖。本實施方式陣列基板600包括基板61、緩沖層62、源極63、數據線64、柵極65、柵極線66、絕緣層67、半導體層68、第一像素電極691和第二像素電極692。
[0044]其中，緩沖層62形成在基板61上;緩沖層62為圖案化緩沖層，其包括與源極63和數據線64對應的溝槽621。
[0045]源極63和數據線64電性連接，且形成在緩沖層62內，緩沖層62至少部分外露源極63和數據線64的遠離基板的一側。
[0046]柵極65和柵極線66，形成在緩沖層62上，柵極65包括第一柵極651和第二柵極652，第一柵極651和第二柵極652均與源極63平行設置。柵極線66包括第一柵極線661和第二柵極線662，第一柵極651和第二柵極652均與第二柵極線662電性連接。
[0047]絕緣層67，形成在源極63、數據線64、柵極65以及柵極線66上，絕緣層67至少部分外露源極63和柵極線66的遠離基板61的一側。
[0048]半導體層68，形成在源極63上，半導體層68與源極63的外露部分電性連接且與柵極65之間由絕緣層67電性絕緣。
[0049]第一像素電極691和第二像素電極692，形成在絕緣層67上，其中第一像素電極691與半導體層68的遠離基板61的一側電性連接，第二像素電極692與柵極線66的外露部分電性連接，第二像素電極692分別與第一柵極線661的外露部分和第二柵極線662的外露部分電性連接。
[0050]本實施方式陣列基板600與上述通過制造方法得到的陣列基板100類似，具體不再贅述。
[0051]本發明陣列基板基于其本身的結構能夠實現在制造過程中同一工藝同時形成源極、數據線、柵極以及柵極線，因此本發明的陣列基板便于生產，且成本較低。
[0052]以上所述僅為本發明的實施方式，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護范圍內。
【主權項】
1.一種陣列基板的制造方法，其特征在于，所述制造方法包括以下步驟: 基板； 在所述基板上形成緩沖層； 在所述緩沖層內形成源極和數據線，同時在所述緩沖層上形成柵極和柵極線，其中所述緩沖層至少部分外露所述源極和所述數據線的遠離所述基板的一側； 在所述源極、所述數據線、所述柵極以及所述柵極線上形成絕緣層，其中所述絕緣層至少部分外露所述源極和所述柵極線的遠離所述基板的一側； 在所述源極上形成半導體層，其中所述半導體層與所述源極的外露部分電性連接且與所述柵極之間由所述絕緣層電性絕緣； 在所述絕緣層上形成第一像素電極和第二像素電極，其中所述第一像素電極與所述半導體層的遠離所述基板的一側電性連接，所述第二像素電極與所述柵極線的外露部分電性連接。2.根據權利要求1所述的制造方法，其特征在于，所述在所述緩沖層內形成源極和數據線，同時在所述緩沖層上形成柵極和柵極線的步驟包括: 在所述基板上形成所述緩沖層并進行圖案化處理，以在所述緩沖層上形成與所述源極和所述數據線對應的溝槽； 在所述緩沖層上形成一導電層并進行圖案化處理，以在所述溝槽內形成所述數據線和所述源極，并且在所述緩沖層上形成所述柵極和所述柵極線。3.根據權利要求1所述的制造方法，其特征在于，所述柵極包括第一柵極和第二柵極，所述第一柵極和所述第二柵極均與所述源極平行設置。4.根據權利要求3所述的制造方法，其特征在于，所述柵極線包括第一柵極線和第二柵極線，所述第二像素電極分別與所述第一柵極線的外露部分和所述第二柵極線的外露部分電性連接。5.根據權利要求4所述的制造方法，其特征在于，所述源極與所述數據線電性連接，所述第一柵極和所述第二柵極均與所述第二柵極線電性連接。6.一種陣列基板，其特征在于，所述陣列基板包括: 基板； 緩沖層，形成在所述基板上； 源極和數據線，形成在所述緩沖層內，所述緩沖層至少部分外露所述源極和所述數據線的遠離所述基板的一側； 柵極和柵極線，形成在所述緩沖層上； 絕緣層，形成在所述源極、所述數據線、所述柵極以及所述柵極線上，所述絕緣層至少部分外露源極和所述柵極線的遠離所述基板的一側； 半導體層，形成在所述源極上，所述半導體層與所述源極的外露部分電性連接且與所述柵極之間由所述絕緣層電性絕緣； 第一像素電極和第二像素電極，形成在所述絕緣層上，其中所述第一像素電極與所述半導體層的遠離所述基板的一側電性連接，所述第二像素電極與所述柵極線的外露部分電性連接。7.根據權利要求6所述的陣列基板，其特征在于，所述緩沖層為圖案化緩沖層，所述圖案化緩沖層上包括與所述源極和所述數據線對應的溝槽;所述源極和所述數據線形成于所述溝槽內，所述柵極和所述柵極線形成在所述緩沖層上。8.根據權利要求6所述的陣列基板，其特征在于，所述柵極包括第一柵極和第二柵極，所述第一柵極和所述第二柵極均與所述源極平行設置。9.根據權利要求8所述的陣列基板，其特征在于，所述柵極線包括第一柵極線和第二柵極線，所述第二像素電極分別與所述第一柵極線的外露部分和所述第二柵極線的外露部分電性連接。10.根據權利要求9所述的陣列基板，其特征在于，所述源極與所述數據線電性連接，所述第一柵極和所述第二柵極均與所述第二柵極線電性連接。
【文檔編號】H01L27/12GK105977206SQ201610479540
【公開日】2016年9月28日
【申請日】2016年6月27日
【發明人】周志超, 夏慧
【申請人】深圳市華星光電技術有限公司