讀取非易失性存儲器存儲代碼的方法
【專利摘要】本發明公開了一種讀取非易失性存儲器存儲代碼的方法,包含：步驟1，將樣品芯片研磨至接觸孔層次；步驟2，采集初始電壓襯度圖像；步驟3，源端采用長條狀金屬互聯目標源接觸孔；步驟4，對柵極接觸孔施加高電位，若是P型存儲器則施加低電位，源極施加地電位；步驟5，采用低壓電子束或者高壓離子束再次進行電壓襯度圖像，記錄漏端接觸孔的亮暗，亮代表了存儲的數據是1，暗代表了存儲的數據是0，由此獲得了局部存儲代碼；步驟6，重復步驟3～5，根據多樣品多位置的存儲代碼讀取，建立物理和電學的對應關系，從而對整個非易失性存儲器實現完全讀取。
【專利說明】
讀取非易失性存儲器存儲代碼的方法
技術領域
[0001]本發明涉及半導體制造過程中的集成電路失效分析領域，特別是指一種讀取非易失性存儲器存儲代碼的方法。
【背景技術】
[0002]在半導體制造領域中需要對失效的芯片，比如存儲器芯片進行失效分析以確定失效的原因進而對工藝進行改善，提高良率。擾碼驗證是一種常用的技術手段。擾碼驗證，就是讀取整個存儲器bit的物理排布，給出一個電學地址，就可以在芯片具體物理地址上找到對應bit，這是進行存儲器失效分析的關鍵一環。
[0003]出于數據安全性原因/電路設計原因(如傳輸延時)等在芯片設計過程中使用諸如邏輯公式/跳線等方法，目的/非目的性地使存儲器內各存儲單元地址序列與實際存儲器陣列地址排序不相等。這一流程被稱為擾碼(scrambIe) 0
[0004]如圖1所示，電學圖中(下方，Electrical)第I行第3列地址所標示的數據實際對應于存儲器陣列最末行第8列地址所儲存的數據。
[0005]Electrical map&Physical map:
[0006]Ele map便于表征數據傳輸/尋址線路上的故障。
[0007]Phy map便于表征Memory cel I整列中的故障。
[0008]圖1只是簡單示意了電學地址與物理地址的一種對應關系，但隨著集成電路工藝的不斷更新，非易失性存儲器芯片越來越小，布線也越來越密集，電學以及物理地址的對應越來越復雜，給擾碼驗證以及失效分析帶來困難。而且擾碼驗證需要對芯片進行局部破壞性分析，但是如果存儲器上方存在布線，這種破壞性分析也會破壞上方布線，導致芯片無法進入測試模式，測試分析無法進行。
【發明內容】
[0009]本發明所要解決的技術問題在于提供一種讀取非易失性存儲器存儲代碼的方法。
[0010]為解決上述問題，本發明所述的讀取非易失性存儲器存儲代碼讀取的方法，包含的步驟為:
[0011 ]步驟I，把樣品芯片研磨至接觸孔層次；
[0012]步驟2，采集初始電壓襯度圖像；
[0013]步驟3，源端采用長條狀金屬互聯目標源接觸孔；
[0014]步驟4，采用納米探針，對柵極接觸孔施加高電位，若是P型存儲器則施加低電位；源極施加地電位；
[0015]步驟5，采用低壓電子束或者高壓離子束再次進行電壓襯度圖像，記錄漏端接觸孔的亮暗，亮代表了存儲的數據是I，暗代表了存儲的數據是0，由此獲得了局部存儲代碼；
[0016]步驟6，重復步驟3?5，根據多樣品多位置的存儲代碼讀取，建立物理和電學的對應關系，從而對整個非易失性存儲器實現完全讀取。
[0017]進一步地，所述步驟I中，殘留的層間膜厚度以不暴露出柵極為限；考慮到電子束或者離子束的充電效應，柵極上層間膜厚度保留在20nm以上。
[0018]進一步地，所述步驟2中，電壓襯度圖像采用低壓電子束或者高壓離子束。
[0019]進一步地，所述步驟3中，金屬互聯采用在上方生長鉑金屬條的方式，條件是用100pA束流生長出長度0.2?ΙΟμπι、寬度0.2?ΙΟμπι、厚度0.1?Ιμπι;長度和寬度均是根據存儲器的排布調整，如果存儲器的一行比較長，則長度相應調長，如果存儲器的密度比較大，則寬度也要調小，以免與臨近行發生短路。
[0020]進一步地，所述步驟4中，源極或者采用步驟3的方式，直接與臨近P型阱的電位引出端短接，同樣實現源極接地的目的。
[0021]本發明所述的讀取非易失性存儲器存儲代碼讀取的方法，對于結構復雜，布線密集的非易失性存儲器可以采用擾碼驗證的方式，能方便地讀取存儲器芯片的局部數據，對失效芯片進行缺陷分析。
【附圖說明】
[0022]圖1是非易失性存儲器電學地址與物理電子的對應關系示意圖。
[0023]圖2是非易失性存儲器的剖面示意圖。
[0024]圖3是非易失性存儲器的平面示意圖。
[0025]圖4是非易失性存儲器層間膜研磨后的示意圖。
[0026]圖5是非易失性存儲器首次電壓襯度圖像。
[0027]圖6是非易失性存儲器將控制柵接高電位，源極接地的示意圖。
[0028]圖7是非易失性存儲器存儲O和I狀態下的示意圖。
[0029]圖8是非易失性存儲器再次電壓襯度圖像。
[0030]圖9是本發明方法的流程示意圖。
【具體實施方式】
[0031]對于典型的非易失性存儲器，其結構如圖2所示，包含源、漏、控制柵及浮柵，圖3是平面示意圖，中間長條狀為控制柵，下方的浮柵黑色填充表明有電子，白色填充表明無電子。
[0032]本發明所述的讀取非易失性存儲器存儲代碼的方法如下:
[0033]步驟I，首先把樣品研磨至接觸孔層次，如圖4所示。殘留層間膜厚度以不暴露出柵極為限。考慮到電子束或者離子束的充電效應，柵極上層間膜厚度在20nm以上。
[0034]步驟2，采用低壓電子束或者高壓離子束對接觸孔采集初始的電壓襯度圖像，如圖5所示，電壓襯度圖像顯示全暗。
[0035]步驟3，源端采用長條狀金屬互聯目標源接觸孔。比如在上方生長鉑金屬條。條件可以采用100pA束流生長出長度(0.2?10)μπιΧ寬度(0.2?10)μπι、厚度(0.1?1)μπι。長度和寬度均可以根據存儲器的排布調整，如果存儲器的一行比較長，則長度順應調長。如果存儲器的密度比較大，則寬度也要調小，以免與臨近行發生短路。
[0036]步驟4，如圖6所示，采用納米探針，對柵接觸孔施加高電位(如果是P型存儲器則施加低電位)，源極施加地電位。源極也可以采用步驟3的辦法，直接與臨近P型阱的電位引出端短接，同樣實現源極接地的作用。
[0037]步驟5，采用低壓電子束或者高壓離子束進行再次的電壓襯度實驗，記錄漏端接觸孔的亮暗。如圖7及圖8所示，圖7中上方為存儲數據I的存儲器狀態，下方為存儲數據O的狀態，圖8為獲得的電壓襯度圖像，其中漏端的亮和暗分別代表了存儲的數據是I或者是0，由此從該電壓襯度圖像上就獲得了局部存儲代碼以及擾碼信息。
[0038]步驟6，重復步驟3/4/5，根據多樣品多位置的存儲代碼讀取，建立物理和電學的對應關系，從而對整個非易失性存儲器實現完全讀取。
[0039]以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.讀取一種讀取非易失性存儲器存儲代碼的方法，其特征在于:包含的步驟為: 步驟I，把樣品芯片研磨至接觸孔層次； 步驟2，采集初始電壓襯度圖像； 步驟3，源端采用長條狀金屬互聯目標源接觸孔； 步驟4，對柵極接觸孔施加高電位，若是P型存儲器則施加低電位;源極施加地電位； 步驟5，采用低壓電子束或者高壓離子束再次進行電壓襯度圖像，記錄漏端接觸孔的亮暗，亮代表了存儲的數據是I，暗代表了存儲的數據是O，由此獲得了局部存儲代碼； 步驟6，重復步驟3?5，根據多樣品多位置的存儲代碼讀取，建立物理和電學的對應關系，從而對整個非易失性存儲器實現完全讀取。2.如權利要求1所述的讀取非易失性存儲器存儲代碼的方法，其特征在于:所述步驟I中，殘留的層間膜厚度以不暴露出柵極為限;考慮到電子束或者離子束的充電效應，柵極上層間膜厚度保留在20nm以上。3.如權利要求1所述的讀取非易失性存儲器存儲代碼的方法，其特征在于:所述步驟2中，電壓襯度圖像采用低壓電子束或者高壓離子束。4.如權利要求1所述的讀取非易失性存儲器存儲代碼的方法，其特征在于:所述步驟3中，金屬互聯米用在上方生長鈾金屬條的方式，條件是用100pA束流生長出長度0.2?10μm、寬度0.2?ΙΟμπι、厚度0.1?Ιμπι;長度和寬度均是根據存儲器的排布調整，如果存儲器的一行比較長，則長度相應調長，如果存儲器的密度比較大，則寬度也要調小，以免與臨近行發生短路。5.如權利要求1所述的讀取非易失性存儲器存儲代碼的方法，其特征在于:所述步驟4中，采用納米探針施加電位;源極或者采用步驟3的方式，直接與臨近P型阱的電位引出端短接，同樣實現源極接地的目的。
【文檔編號】G01N1/28GK105977178SQ201610330344
【公開日】2016年9月28日
【申請日】2016年5月18日
【發明人】馬香柏
【申請人】上海華虹宏力半導體制造有限公司