用于制造晶體管的方法

用于制造晶體管的方法
【專利摘要】提供了一種用于制造晶體管的方法。該方法包括在半導體襯底上布置堆疊，該堆疊包括犧牲層和絕緣層。絕緣層至少部分地布置在半導體襯底與犧牲層之間。凹槽形成在堆疊內，其中凹槽通過堆疊延伸到半導體襯底使得凹槽至少部分地與半導體襯底的集電極區的表面重疊。集電極區從半導體襯底的主表面延伸到襯底材料中。該方法還包括在集電極區處并且在凹槽中生成基極結構。基極結構接觸并且覆蓋犧牲層的凹槽內的集電極區。該方法還包括在基極結構處生成發射極結構，其中發射極結構接觸并且至少部分地覆蓋犧牲層的凹槽內的基極結構。
【專利說明】
用于制造晶體管的方法
技術領域
[0001 ]本發明的實施例涉及可以在晶體管制備中使用的方法。一些實施例涉及晶體管。另外的實施例涉及具有純單晶體基極鏈路架構的完全自對準異質結雙極器件。
【背景技術】
[0002]可能的是，制造不同種類的晶體管。晶體管可以使用不同技術來制造。一些晶體管可以制造為包括不同功能性的層的堆疊。其它晶體管可以在包括了包括不同功能性的不同區的平面中制造。晶體管的性能可能受到所使用的材料的純度和/或缺陷的影響。此外，不同區關于彼此的相對位置可能影響晶體管的性能。

【發明內容】

[0003]提供一種方法，包括:
在半導體襯底上布置堆疊，該堆疊包括犧牲層和絕緣體層。絕緣體層至少部分地布置在半導體襯底與犧牲層之間。在堆疊內形成凹槽，其中凹槽通過堆疊延伸到半導體襯底，使得凹槽至少部分地與半導體襯底的集電極區的表面重疊。集電極區從半導體襯底的主表面延伸到襯底材料中。該方法還包括在集電極區處并且在凹槽中生成基極結構，其中基極結構接觸并且覆蓋犧牲層的凹槽內的集電極區。該方法還包括在基極結構處生成發射極結構，其中發射極結構接觸并且至少部分地覆蓋犧牲層的凹槽內的基極結構。該方法包括至少部分地移除犧牲層使得基極結構的橫向表面區被暴露，并且通過將半導體材料外延地生長到基極結構的所暴露橫向表面區來生成摻雜電極層，使得摻雜電極層連接基極結構的橫向表面區。
[0004]另外的實施例提供一種晶體管，包括:半導體襯底，其包括從半導體襯底的主表面延伸到襯底材料中的集電極區。晶體管還包括沿著與半導體襯底的主表面的法線方向平行的厚度方向布置在集電極區處的基極結構，以及在從半導體襯底移開的基極結構處并且沿著厚度方向布置的發射極結構。晶體管還包括在基極結構的橫向表面區處并且沿著與厚度方向垂直的橫向方向布置的摻雜電極層。摻雜電極層和基極結構形成單晶連接。
[0005]在使用隨附各圖詳細描述實施例之前，要指出的是，相同或功能性相等的元件在各圖中被給予相同的參考標號并且省略針對提供有相同參考標號的元件的重復描述。
[0006]因而，針對具有相同參考標號的元件所提供的描述是相互可互換的。
【附圖說明】
[0007]圖1a圖示了根據實施例的在用于制造晶體管的方法的步驟中布置的堆疊的示意性側視圖；
圖1b示出根據實施例的圖1a的步驟；
圖2a示出根據實施例的在其期間已經生成基極結構的步驟之后的堆疊的示意性側視圖； 圖2b示出根據實施例的圖2a的步驟；
圖3a示出根據實施例的在其期間生成發射極結構的步驟之后的示意性側視圖；
圖3b示出根據實施例的圖3a的步驟；
圖4a示出根據實施例的在其期間移除犧牲層的步驟之后的堆疊的示意性側視圖；
圖4b示出根據實施例的圖4a的步驟；
圖5a示出根據實施例的在其期間生成摻雜電極層的步驟之后所獲得的晶體管的示意性側視圖；
圖5b示出根據實施例的圖5a的步驟；
圖6示出根據實施例的STI蝕刻之后的堆疊和半導體襯底的示意性側視圖；
圖7a示出根據實施例的在其期間移除分離區中的犧牲層的步驟之后的堆疊的示意性側視圖；
圖7b示出根據實施例的圖7a的步驟；
圖8a示出根據實施例的在其期間重新布置犧牲層的步驟之后的堆疊的示意性側視圖； 圖Sb示出根據實施例的圖8a的方法的步驟；
圖9a示出根據實施例的在其期間生成集電極區的步驟之后的堆疊的示意性側視圖；
圖9b示出根據實施例的圖9a的步驟；
圖1Oa示出根據實施例的在其期間生成間隔物結構的步驟之后的堆疊的示意性側視圖；
圖1 Ob示出根據實施例的圖1 Oa的步驟；
圖11示出根據實施例的發射極結構的外延生長之后的堆疊的示意性側視圖；
圖12a示出根據實施例的在其期間在發射極結構處布置絕緣體材料的步驟之后的堆疊的示意性側視圖；
圖12b示出根據實施例的圖12a的步驟；以及
圖13示出根據實施例的包括移除犧牲層的步驟之后的堆疊的示意性側視圖。
【具體實施方式】
[0008]在下文中，將參照用于制造晶體管，特別是npn晶體管的方法。該方法還可以用于制造包括第一類型(例如η或P)的摻雜的其它晶體管和包括第二類型(例如P或η)的摻雜的材料。僅通過非限制性示例，這可以指的是ρηρ晶體管或者包括了在包括不同材料和/或不同程度摻雜的半導體區之間的異質結的其它晶體管，諸如，例如包括升高的源-漏區的金屬氧化物半導體晶體管(MOS)。
[0009]將參照用于使用硅材料作為襯底材料或者沉積材料來制造晶體管的方法。在下文中描述的方法也可以指的是被用作襯底材料和/或所沉積的材料的其它半導體材料，諸如砷化鎵。僅通過非限制性示例，作為用于對半導體材料摻雜的摻雜劑材料，可以使用碳材料和/或硼材料。
[0010]圖1-5示意性圖示了所提出的用于制造晶體管的方法的工藝流程示例。相應圖的的部分a圖示了(中間)產物的示意性側視圖，其中相應圖的部分b圖示了解釋方法的流程圖的部分。
[0011]圖1a圖示了在用于制造晶體管的方法的步驟110中布置或提供的堆疊10的示意性側視圖，在圖1b中示出步驟110。
[0012]步驟110包括將堆疊10布置在半導體襯底16上，堆疊10包括犧牲層18和絕緣體層
14。絕緣體層14至少部分地布置在半導體襯底16與犧牲層18之間。凹槽22形成在堆疊10內，凹槽22通過堆疊10延伸到半導體襯底16，使得凹槽22至少部分地與半導體襯底16的集電極區26的表面重疊。半導體襯底16的集電極區26從半導體襯底16的主表面24延伸到襯底材料中。
[0013]堆疊10可以包括可選的電極籽晶層12。以下描述指的是稍后可以允許增強的電極生長的電極籽晶層。然而，電極籽晶層12是可選的，即可以不布置它。當布置電極籽晶層12時，電極籽晶層可以布置在絕緣體層14與犧牲層18之間。電極籽晶層12可以包括例如非晶硅材料或多晶硅材料。
[0014]相對于半導體襯底的其它區而言，集電極區26可以例如形成為半導體襯底的摻雜區。例如，半導體襯底可以是硅材料。硅材料可以例如摻雜有碳材料使得可以在集電極區26中獲得碳化硅(SiC)材料。半導體襯底16可以包括低摻雜，其可以例如在1t3的范圍內。集電極區26可以包括摻雜，其可以例如在從115到119的范圍內，其中(較)高摻雜可以允許較高頻率，晶體管可以通過該頻率進行切換。可替換地，(較)低摻雜，例如諸如1016，可以允許將增加的電壓應用于晶體管。
[0015]集電極區26可以從主表面24延伸到襯底材料中，S卩延伸到半導體襯底16中。凹槽22至少部分地與集電極區26重疊，但是也可以完全重疊。因而，集電極區26在其與凹槽22重疊的部分處通過堆疊10并且通過凹槽22而暴露(S卩可處理)。
[0016]當布置電極籽晶層12時，犧牲層18將電極籽晶層12與凹槽22間隔開。電極籽晶層12可以被凹槽22中斷，即包括多于一個部分或區，但是也可以包括平面延伸，其借助于凹槽22而包括凹口(孔洞)，凹口被電極籽晶層12所圍繞。因而，電極籽晶層12也可以一體地形成。犧牲層18通過距離28a和/或28b而將電極籽晶層12從凹槽22間隔開。當電極籽晶層12被形成為包括凹口的整體層時，距離28a和28b可以被理解為包括較大延伸(例如直徑)的電極籽晶層12的凹口(當與凹口22相比時)，不同延伸形成距離28a和28b。可替換地，距離28a和28b可以被理解為如下的距離:電極籽晶層12的相應部分通過該距離相對于凹槽22退步。距離28a和28b可以不同，但是也可以基本上相等以當操作后面的晶體管時獲得較高對稱程度以及因而高效率程度。
[0017]距離28a和28b可以為至少I納米并且至多200納米。根據另一實施例，距離28a和28b可以為至少3納米并且至多150納米。根據另外的實施例，距離28a和28b可以為至少5納米并且至多100納米。
[0018]半導體襯底16和/或堆疊10的不同層可以包括沿著厚度方向32的變化和/或不同的厚度。厚度可以被理解為堆疊10、其層或半導體襯底16的延伸。厚度方向32可以相對于半導體襯底16的表面法線34平行地或基本上平行地布置。作為非限制性示例，當參照半導體襯底16或堆疊10的橫向方向44時，厚度方向32可以垂直布置(例如平行于高度方向)。橫向方向可以平行于主表面24。
[0019]在絕緣體層14布置于犧牲層18(或電極籽晶層12)與硅襯底16之間的區處，絕緣體層14可以包括至少I納米且至多200納米、至少10納米且至多150納米或者至少50納米且至多100納米的厚度。例如，制造期間的目標可能是獲得該區中的絕緣層14的厚度，其盡可能小，但是對于提供比應用到后面的晶體管的電壓更高的擊穿電壓而言是充足的。優選地，當與基極結構36的厚度相比時，絕緣體層14的至少部分可以包括較低的厚度使得當移除犧牲層18時，基極結構36的橫向表面區可以被暴露。包括比基極結構36低的厚度的絕緣層14還允許在基極結構36的層級(通過非限制性示例，水平層級)處沉積層。
[0020]絕緣體層14和犧牲層18可以包括例如氧化物材料，諸如氧化硅材料，或者(硅)氮化物材料。當彼此相比較時，犧牲層18和絕緣體層14在蝕刻期間可以包括不同的蝕刻性質。例如，絕緣體層可以包括氧化物材料并且犧牲層可以包括氮化物材料或者反之亦然。蝕刻可以通過不同工藝執行，諸如例如等離子體、濕法蝕刻或干法蝕刻。例如，在蝕刻工藝期間，犧牲層18可以被移除而同時基本上維持電極籽晶層12和/或絕緣體層14。
[0021]圖2a示出在執行圖2b中所描繪的步驟120之后的半導體襯底16處所布置的堆疊10的示意性側視圖。在步驟120中，在集電極區26處并且在凹槽22中生成基極結構36。基極結構36接觸并且覆蓋犧牲層18的凹槽22內的集電極區26。簡單來說，在凹槽22與集電極區26重疊的地方，集電極區26可以被基極結構36所覆蓋。基極結構36可以通過經由選擇性外延在集電極區26處生長基極結構36并且通過生長諸如硅鍺(SiGe)之類的(很可能P摻雜的)半導體材料來生成。摻雜劑可以例如是鍺材料或碳材料。
[0022]由于凹槽22以及因此基極結構36通過犧牲層18與電極籽晶層12分離，所以基極結構36可以在沒有電極籽晶層12的干擾的情況下生成(生長)。換言之，SiGe生長可以不受相鄰多晶硅區(即電極籽晶層12)干擾。
[0023]基極結構36可以在凹槽22中廣泛地沉積，即由凹槽22暴露的表面完全被覆蓋。這允許工藝僅僅當獲得沿著厚度方向32的基極結構36的期望厚度時停止。簡單來說，基極結構36通過犧牲層18相對于集電極區26對準。沿著厚度方向32的基極結構36的厚度可以例如為至少10納米并且至多200納米，至少20納米并且至多100納米，或者至少40納米并且至多50納米。例如，基極結構36可以在單晶生長切換到多晶或非晶生長之前盡可能厚地生長。
[0024]集電極區26和凹槽22的(沒有改變的)相對位置允許布置在凹槽中的組件以及因而基極結構相對于集電極區26的自對準。另外的定位步驟可能是不必要的。因而，借助于犧牲層18，基極結構36可以相對于集電極區26對準，即基極結構36的存在可以由凹槽22的位置限定。
[0025]圖3a示出在執行用于制造晶體管的方法的步驟130(在圖3b中圖示的步驟130)之后所獲得的堆疊10的示意性側視圖。步驟130包括在凹槽22中的基極結構36處生成發射極結構38 ο發射極結構38接觸并且至少部分地覆蓋犧牲層18的凹槽22內的基極結構36。例如，一個或多個間隔結構42可以生成或布置在基極結構36處，(一個或多個)間隔結構42部分地覆蓋從半導體襯底16移開的基極結構36的主表面。主表面可以平行于主表面24。在基極結構36的主表面的剩余部分處，發射極結構38可以例如通過外延地生長發射極結構38來生成。發射極結構可以例如是η摻雜的硅材料。間隔結構42可以例如包括氧化硅材料或氮化硅材料。
[0026]發射極結構38的位置可以基于間隔結構42的配置來調整。在其中基極結構36保持未被間隔結構42(即部分地或完全地)覆蓋的區處，可以獲得發射極結構38的外延生長。間隔結構42沿著厚度方向32和/或沿著橫向方向44的延伸可以至少部分地限定其中生長發射極結構38的凹槽22中的剩余體積。例如，間隔結構42可以是所謂的L間隔物，其允許發射極結構38沿著橫向方向44的變化延伸。犧牲層18允許發射極結構38相對于基極結構36并且相對于集電極區26的自對準生長。
[0027]換言之，發射極借助于外延而沉積。發射極-基極鏈路(即基極結構36和發射極結構38之間的連接)可以是單晶體硅，而在其它地方，發射極生長可以是非晶或多晶的。也就是說，在增加發射極結構38沿著厚度方向32的厚度的情況下，發射極結構38在基極結構36處的初始單晶生長可以改變成非晶或多晶生長。
[0028]圖4a示出在執行用于制造晶體管的方法的步驟140(在圖4b中圖示的步驟140)之后的堆疊10的示意性側視圖。
[0029]步驟140包括至少部分地移除犧牲層18使得基極結構36的一個或多個橫向表面區46和(當布置電極籽晶層12時)電極籽晶層12的一個或多個表面區被暴露。簡單來說，基極結構36的橫向表面區可以被理解為面向電極籽晶層12的基極結構36的側表面。基極結構36不接觸電極籽晶層12。
[0030]犧牲層18可以不完全地移除使得在絕緣體層14處或者在電極籽晶層12處，可以存在犧牲層18的殘余部分。可替換地，在電極籽晶層12與基極結構36之間，犧牲層18可以被完全移除。可替換地，在一些實施例中，在電極籽晶層12的層級處并且在其與基極結構36之間，可以布置(一個或多個)其它材料，諸如絕緣體層14的材料。
[0031]可以有利的是，在電極籽晶層12和基極結構36之間完全移除犧牲18，使得通過導體在基極結構36與電極籽晶層12 二者之間所橋接的距離被減小或最小化。附加地，通過在基極結構36與電極籽晶層12之間完全移除犧牲層18，基極結構36處和/或籽晶層12處的接觸區可以增大或最大化。
[0032 ] 犧牲層18可以例如借助于干法或濕法蝕刻而移除。例如通過在蝕刻工藝之前沉積絕緣體材料或氧化物材料58(或至少部分地抵抗用于移除犧牲層18的工藝的另一材料)，發射極結構38可以受保護以免受蝕刻工藝。氧化物材料可以包括例如形成間隔結構42的相同材料。簡單來說，發射極結構38可以通過絕緣體材料、間隔物結構42和基極結構36來封裝。在蝕刻工藝之后，絕緣體材料58可以至少部分地移除使得發射極結構38至少部分地暴露并且可以電氣接觸。在暴露發射極結構38之后，用于對它進行結構化的另外工藝可能是不必要的。
[0033]換言之，基極結構36和多晶硅成核層(電極籽晶層)的側壁可以打開并且保留打開以用于另外的處理。
[0034]圖5a示出在執行用于制造晶體管50的方法的步驟150(在圖5b中示出的步驟150 )之后所獲得的晶體管50的示意性側視圖。步驟150包括通過將(摻雜)半導體材料外延地生長到基極結構36和電極籽晶層12的所暴露表面區來生成摻雜電極層52，使得摻雜電極層52連接之前打開的基極結構36的橫向表面區和電極籽晶層12的表面區(當存在時)。摻雜電極層52的生長也可以是自對準的，因為基極結構36(以及當存在時，電極籽晶層12)的所暴露區可能影響或限定在其處執行生長的區。
[0035]在圖5a中，已經移除圖4a中所示出的犧牲層18的殘余部分。因而，可以在從半導體襯底16移開的電極籽晶層12的主表面處并且在面向基極結構36的電極籽晶層12的側壁或側表面處獲得外延生長。在電極籽晶層處，摻雜電極層52也可以是多晶或非晶的。
[0036]當基極結構36單晶生長時，摻雜電極層52的外延生長也可以在其連接到基極結構36的區處為單晶的。當與沿著之前由犧牲層限定的距離28a和28b布置電極籽晶層12的區處的對應厚度相比時，摻雜電極層52沿著厚度方向32的厚度可以更高。
[0037]通過生長摻雜硅材料來生長摻雜電極層52允許鄰近于基極結構36的摻雜電極層52的摻雜。
[0038]當存在電極籽晶層12時，摻雜電極層52的生長可以增強，因為生長在基極結構36和電極籽晶層二者處開始以橋接它們。可替換地，摻雜電極層可以在沒有電極籽晶層的情況下生長，很可能具有沿著橫向距離44的較短延伸。摻雜電極層52可以例如通過生長半導體材料(諸如硅材料和/或砷化鎵材料)來獲得。例如，用于對半導體材料摻雜的摻雜劑可以是硼、銻、磷、砷或其它材料。
[0039]絕緣體層14可以在形成于半導體襯底16中的溝槽59處部分地移除以減小堆疊的厚度。包括電極籽晶層12和摻雜電極層52的一個或多個基極電極54可以通過絕緣體層的剩余部分14’a與半導體襯底16分離(絕緣)。布置在半導體襯底16的溝槽(凹口)處的絕緣體層的剩余部分14 ’ b可以允許例如相對于鄰近組件或區而分離晶體管50。簡單來說，部分14 ’ b可以允許所謂的淺溝槽隔離(STI)。
[0040]例如當通過沿著與厚度方向32相對的方向的蝕刻工藝而移除間隔結構42時，間隔結構42可以被移除，其中它的一個或多個部分42’可以保留在發射極結構38與基極結構36之間。
[0041]通過執行步驟110-150，可以獲得部分或完全自對準的雙極器件，諸如晶體管。自對準可以分別通過犧牲層、其中的凹槽而實現。
[0042]換言之，基極電極(摻雜電極層52)借助于選擇性外延而沉積。電極可以是原位高度摻硼的半導體材料，例如硅或硅鍺。基極鏈路處的生長，即橫向表面區處的生長，是外延的。當電極籽晶層形成為多晶或非晶的時，沿著成核多晶硅層的電極橫向延伸中的生長可以是多晶或非晶的。剩余氧化物層可以借助于可以與STI去垢蝕刻類似的凹槽干法蝕刻而移除。
[0043]通過執行以上步驟110-150，可以獲得基極結構36與連接它的電極54之間的單晶體異質結。集電極區26、基極結構36與發射極結構38之間的二極管的連接可以借助于外延生長而獲得并且因而可以是單晶的。這允許二極管的低歐姆電阻并且因而允許其低電容。基極結構36通過摻雜電極層52的單晶連接允許獲得基極結構36的單晶連接。
[0044]附加地，摻雜電極層52可以鄰近于基極結構36而(直接)摻雜，從而允許低歐姆電阻和低電容。
[0045]低電阻和電容使得晶體管50能夠以高頻率(其可以高于500千兆赫、700千兆赫或者甚至更多)進行操作。
[0046]盡管通過外延地生長基極結構36、發射極結構38和摻雜電極層52獲得晶體管50，但是當與通過使用底切和/或二次蝕刻(sub-etching)工藝的常規方案所獲得的晶體管相比時，這種表面上的高復雜性可以允許增加的性能。用于獲得底切結構的二次蝕刻工藝在對準基極結構、發射極結構和/或基極結構的連接時可能具有缺點。通過利用如上所述的組件的自對準，可以避免由于二次蝕刻工藝期間的偏移或者變化的蝕刻速率所致的不準確性。
[0047]簡單來說，摻雜電極層52的生長在沿著厚度方向32的電極籽晶層12處可以是多晶的。當沒有布置電極籽晶層12時，電極54可以通過摻雜電極層52并且通過沿著方向44生長它而形成。當布置電極籽晶層12時，摻雜電極層52可以在基極結構36和電極籽晶層12之間橋接距離28a和/或28b。基極結構36可以包括沿著厚度方向32、比至少針對絕緣體層14的部分的絕緣體層14的厚度大的厚度。該部分可以指的是布置在半導體襯底16和摻雜電極層52之間的絕緣體層14的部分。
[0048]步驟110、120、130、140和150可以在沒有溫度退火的情況下執行。通過經由外延生長布置基極結構36、發射極結構38和摻雜電極層52，用于固化接觸基極結構的材料的退火步驟可以是不必要的。例如，當作為電極連接基極結構36的硅材料將通過注入而摻雜時，退火步驟可能是必要的以固化(治愈)摻雜材料的晶體結構。對于克服摻雜劑間隙而言可以要求退火并且其可以導致鍺再分布，這是由于可能導致非均勻生長的多晶硅接近的緣故。所述方法允許工藝的減小的熱預算并且由此允許施加到晶體管50的減小的熱應力。例如，集電極區26可以在生成基極結構36和發射極結構38之前退火，使得這種溫度退火可以對稍后的生產工藝沒有影響。
[0049]圖6示出在半導體襯底16處布置的堆疊10和半導體襯底的示意性側視圖，因為其可以例如在STI蝕刻之后獲得。所獲得的溝槽59可以填充有絕緣體層14，其在半導體襯底16中的溝槽59的區處形成層屏障。絕緣體層14在溝槽之間的區中且當與溝槽的區中的絕緣體層14的對應厚度相比較時可以包括沿著厚度方向32的低厚度。
[0050]在絕緣體層14處并且在溝槽59之間，布置電極籽晶層12。在電極籽晶層12處，布置犧牲層18使得電極籽晶層12被犧牲層18和絕緣體層14覆蓋。
[0051]換言之，圖6示出堆疊10的STI蝕刻、填充和隨后的化學/機械拋光的狀態。在墊氮化物(犧牲層18)下方的薄未摻雜非晶或多晶硅層(電極籽晶層12)可以是重要特質。該層也可以是墊層。它可以在STI圖案化期間然后與氮化物一起圖案化并且僅要求精細的反應離子蝕刻(RIE)。因而，絕緣體層14可以布置在半導體襯底16處，接著是布置電極籽晶層12和犧牲層18。
[0052]圖7a示出在執行圖7b中所圖示的步驟102之后的堆疊10的示意性側視圖。步驟102可以是用于制造晶體管的方法的步驟并且可以在步驟110之前執行。步驟102包括在超出(后面)凹槽22的區的分離區56中移除犧牲層18和電極籽晶層12。
[0053]分離區56可以被理解為發射極窗口并且可以通過常規光刻和干法蝕刻的組合而圖案化到犧牲層18(例如墊氮化物塊)中。成核多晶硅層(電極籽晶層12)被蝕刻穿。邊緣化可以選擇性停止在墊氧化物(絕緣體層14)上。
[0054]圖8a示出在執行圖Sb中所示的步驟104之后的堆疊10的示意性側視圖。步驟104可以是用于制造晶體管的方法的步驟并且可以在步驟102之后執行。步驟104包括在分離區56中重新布置犧牲層18，使得形成凹槽22(即凹槽可以保留)并且使得電極籽晶層12通過重新布置的犧牲層18與凹槽22分離。簡單來說，犧牲層18沿著距離28a和28b重新布置使得電極籽晶層12分別被犧牲層18被其重新布置的“鼻部”覆蓋。
[0055]可替換地，當沒有布置電極籽晶層12時，可以跳過重新布置犧牲層18，例如當在步驟102期間時，犧牲層18僅在凹槽22的區域中被移除。
[0056]換言之，可以將通常的氮化物間隔物流程應用到晶片以將發射極窗口修整到期望尺寸，即凹槽22的尺寸。發射極窗口可以修整到期望尺寸并且以隔離成核多晶硅的邊緣與晶體管的集電極-基極結，即其中將稍后形成基極的凹槽22的集電極-基極結。
[0057]圖9&不出在執彳丁圖9b中所圖不的步驟106之后所獲得的堆置10和半導體襯底16的示意性側視圖。步驟106可以是用于制造晶體管的方法的部分并且可以在步驟102或104之后以及在步驟110之前執行。步驟106包括通過注入在半導體襯底16中生成集電極區26，其中注入可以被執行穿過絕緣體層14。換言之，SI C可以被穿過自然氮化物硬質掩模和/或氧化物而注入以獲得η摻雜區。可替換地，氧化物可以在注入于凹槽22的區中之前移除。隨后可以執行退火步驟。當在生成結構之前執行退火時，基極結構、發射極結構和摻雜電極層可以保持不受退火所生成的溫度應力影響。在注入之前或之后，例如通過濕法蝕刻，可以在凹槽22的區中打開(移除)墊氧化物(絕緣體層14)。襯底表面可以被調節，即清潔和/或準備以用于外延生長。
[0058]圖1Oa不出在執彳丁圖1Ob中所描繪的步驟122之后的堆置1和半導體襯底16的不意性側視圖。步驟122可以例如在步驟120之后執行并且可以是用于制造晶體管的方法的部分。步驟122包括在基極結構36的主表面區處并且在生成發射極結構之前生成基極結構36處的間隔物結構42。發射極結構在沒有被間隔物結構42覆蓋的基極結構36的主表面區的部分處生成于凹槽22中。
[0059]換言之，發射極L間隔物通過常規方案產生。發射極結構38可以生長在通過凹槽22和間隔結構42而對準的基極結構36處。
[0060]圖11示出很可能在凹槽22中外延生長發射極結構38’之后并且在步驟122之后的堆疊10和半導體襯底16的示意性側視圖。鄰近于基極結構36，外延生長以及因而發射極-基極鏈路可以包括單晶體材料38’s。在到基極結構36的距離處并且如通過第二陰影所指示的，發射極生長可以包括非晶或多晶結構38’p。當發射極結構38包括例如至多10nm、至多20nm或者至多30nm的低厚度時，發射極結構38可以排他性地或者基本上包括單晶結構。超出凹槽的發射極結構38’的材料可以隨后被移除，很可能以獲得圖3a中所圖示的堆疊。
[0061]換言之，不必要的發射極硅可以例如借助于干法蝕刻而凹入。然而，在發射極窗口內留下充足數量的材料以稍后保護良好的硅化物建筑。
[0062]圖12a示出在已經執行圖12b中所描繪的步驟132之后的半導體襯底16處所布置的堆疊10的示意性側視圖。步驟132可以是用于制造晶體管的方法的部分并且可以例如在步驟130之后執行。步驟132包括在發射極結構38處布置絕緣體材料58使得發射極結構38通過絕緣體材料58、間隔物結構42和基極結構36來封裝。
[0063]換言之，發射極窗口中的腔體可以由氧化物有意地插塞。這可以通過要么經由粗糙CMP要么經由選擇性干法蝕刻的沉積和隨后凹入的組合來實現。
[0064]圖13示出可以例如在執行步驟140之后并且在執行步驟150之前獲得的半導體襯底16處所布置的堆疊10的示意性側視圖。摻雜電極層52布置在可選的電極籽晶層12處。發射極結構38仍然通過間隔物結構42和絕緣體材料58而封裝。這可以允許防止摻雜電極層的材料在發射極結構38處生長附加結構。絕緣體材料58和/或間隔結構42可以至少部分地事后移除以用于使得能夠接觸發射極結構38。
[0065]本文描述的實施例可以用在切換器件中，尤其在高速切換器件中。這樣的器件可以是但不限于為雷達器件，諸如短程雷達(SRR)或長程雷達(LRR)，或者諸如在通信應用中生成在MM范圍內的電磁波的其它器件。
[0066]換言之，實施例使得能夠實現在實質上無缺陷的Si襯底頂部上并且在沒有圍繞的多晶娃的情況下的選擇性SiGe基極外延。通過一些實施例使得能夠實現高純度、無缺陷的外延。由于多晶硅存在所致的鍺重分布通過一些實施例而避免。實施例使得能夠實現具有到基極的單晶連接而沒有摻雜劑間隙的完全自對準的高度原位摻雜電極。相比于已知概念，一些實施例強有力地減小工藝復雜性。
[0067 ] 實施例可以使用選擇性CMP、濕法和干法蝕刻、選擇性外延的組合以創建完全自對準的器件，其規避多個結構困難并且使用已經存在的工藝。實施例提供完全單晶體異質結器件，其并入單晶體高度摻雜的基極鏈路。用于快速電極延伸生長的埋入的成核層可以由一些實施例使用。當與已知概念相比時，實施例提供簡化一體化方案。
[0068]以上所述實施例包括生長基極結構、發射極結構和摻雜電極層。期望的厚度可以經由外延生長通過在已經獲得厚度之后停止工藝而獲得。可替換地，較高的厚度可以被生長并且事后例如在蝕刻或拋光工藝期間減小，以獲得特定表面狀況。
[0069]盡管已經在設備的上下文中描述了一些方面，但是清楚的是，這些方面還表示對應方法的描述，其中塊或器件對應于方法步驟或方法步驟的特征。類似地，在方法步驟的上下文中描述的方面也表示對應裝置的對應塊或項目或特征的描述。
[0070]以上描述的實施例僅僅說明本發明的原理。要理解到，本文描述的布置和細節的修改和變化將對于本領域其他技術人員顯而易見。因此，其意圖僅受隨后專利權利要求書的范圍限制并且不受作為本文實施例的描述和解釋所呈現的具體細節限制。
【主權項】
1.一種用于制造晶體管(50)的方法，該方法包括: 在半導體襯底(16)上布置(I 10)堆疊(10)，該堆疊(10)包括犧牲層(18)和絕緣體層(14);絕緣體層(14)至少部分地布置在半導體襯底(16)與犧牲層(18)之間，其中凹槽(22)形成在堆疊(10)內，其中凹槽(22)通過堆疊(10)延伸到半導體襯底(16)，使得凹槽(22)至少部分地與半導體襯底(16)的集電極區(24)重疊，并且其中集電極區(26)從半導體襯底(16)的主表面(24)延伸到襯底材料中； 在集電極區(24)處并且在凹槽(22)中生成(120)基極結構(36)，其中基極結構(36)接觸并且覆蓋犧牲層(18)的凹槽(22)內的集電極區(24); 在基極結構(16)處生成(130)發射極結構(38)，其中發射極結構(38)接觸并且至少部分地覆蓋犧牲層(18)的凹槽(22)內的基極結構(36); 至少部分地移除(140)犧牲層(18)使得基極結構(36)的橫向表面區被暴露；以及 通過將半導體材料外延地生長到基極結構(36)的所暴露橫向表面區(46)來生成(150)摻雜電極層(52)，使得摻雜電極層(52)連接基極結構(36)的橫向表面區。2.根據權利要求1所述的方法，其中在生成(150)摻雜電極層(52)期間，摻雜電極層(52)在與半導體襯底(16)的表面法線(34)垂直的橫向方向(44)上生長為基極結構(36)處的單晶。3.根據權利要求1或2所述的方法，其中在生成(120)基極結構(36)期間，基極結構(36)在凹槽(22)中廣泛地沉積使得基極結構(36)相對于集電極區(24)并且相對于凹槽(22)對準。4.根據前述權利要求中的一項所述的方法，還包括: 在基極結構(36)處并且在基極結構(36)的主表面區處的凹槽(22)中并且在生成發射極結構(38)之前，生成(122)間隔物結構(42); 其中在基極結構(36)的沒有被間隔物結構(42)覆蓋的主表面區的部分處的凹槽(22)中生成發射極結構(38)。5.根據權利要求4所述的方法，還包括: 在發射極結構(38 )處布置(132 )絕緣體材料(58 )使得發射極結構(38)通過絕緣體材料(58),間隔物結構(42 )和基極結構(36 )來封裝。6.根據前述權利要求中的一項所述的方法，其中堆疊(10)還包括布置在絕緣體層(14)與犧牲層(18)之間的電極籽晶層(12)，其中絕緣體層(14)布置在半導體襯底(16)與電極籽晶層(12)之間，并且其中犧牲層(18)將電極籽晶層(12)與凹槽(22)間隔開； 其中在移除(140)犧牲層(18)期間，電極籽晶層(12)的表面區(48)被暴露;并且 其中在生成(150)摻雜電極層(52)期間，將半導體材料生長到電極籽晶層(12)的所暴露表面區(48)，使得摻雜電極層(52)連接基極結構(36)的所暴露橫向表面區(46)和電極籽晶層(12)的表面區(48)。7.根據權利要求6所述的方法，其中在生成(150)摻雜電極層(52)期間，摻雜電極層(52)沿著與主表面(24)的法線(34)的方向平行的厚度方向(32)在電極籽晶層(12)處生長為非晶或多晶的。8.根據前述權利要求中的一項所述的方法，其中布置堆疊(10)包括: 提供半導體襯底(16 ); 在半導體襯底(16)處布置絕緣體層(14); 在絕緣體層(14)處布置電極籽晶層(12); 在電極籽晶層(12)處布置犧牲層(18); 在超出凹槽(22)的區的分離區(56)中移除(102)犧牲層(18)和電極籽晶層(12);以及 在分離區(56)中重新布置(104)犧牲層(18)使得形成凹槽(22)并且使得電極籽晶層(12)通過重新布置的犧牲層(18 )而與凹槽(22 )分離。9.根據權利要求8所述的方法，其中在布置電極籽晶層(12)期間，電極籽晶層(12)通過在絕緣體層(14)處沉積非晶硅材料或多晶硅材料來布置。10.根據權利要求8或9所述的方法，其中在移除(102)電極籽晶層(12)期間，電極籽晶層(12)被移除，使得獲得至少5nm且至多10nm的在凹槽(22)與電極籽晶層(12)之間的距離(28a、28b)。11.根據前述權利要求中的一項所述的方法，其中布置堆疊(10)包括: 在凹槽(22)中并且在半導體襯底(16)中通過注入生成(106)集電極區(24)，其中注入被執行穿過絕緣體層(14)。12.根據前述權利要求中的一項所述的方法，其中布置堆疊(10)還包括通過在絕緣體層(14 )處或者在電極籽晶層(12 )處沉積氮化硅材料來布置犧牲層(18)。13.根據前述權利要求中的一項所述的方法，其中布置堆疊(10)還包括布置絕緣體層(14)使得獲得沿著與半導體襯底(16)的主表面(24)的法線(34)的方向平行的厚度方向的至少15nm且至多200nm的絕緣體層(14)的厚度。14.根據前述權利要求中的一項所述的方法，其中在生成(120)基極結構(36)期間，基極結構(36)生長為使得獲得沿著與半導體襯底(16)的主表面(24)的法線(34)的方向平行的厚度方向(32)的至少40nm且至多50nm的基極結構(36)的厚度。15.根據前述權利要求中的一項所述的方法，其中在生成(150)摻雜電極層(52)期間，摻雜電極層(52)通過使用硅材料和硼材料外延地生長而生成。16.根據前述權利要求中的一項所述的方法，其中生成(150)摻雜電極層(52)在沒有溫度退火的情況下執行。17.—種晶體管，包括: 半導體襯底(16)，其包括從半導體襯底(16)的主表面(24 )延伸到襯底材料中的集電極區(24); 基極結構(36)，其沿著與半導體襯底(16)的主表面(24)的法線(34)的方向平行的厚度方向(32)布置在集電極區(24)處； 發射極結構(38)，其在從半導體襯底(16)移開的基極結構(36)處且沿著厚度方向(32)布置； 摻雜電極層(52)，其在基極結構(36)的橫向表面區(46)處并且沿著與厚度方向(32)垂直的橫向方向(44)布置； 其中摻雜電極層(52)和基極結構(36)形成單晶連接。18.根據權利要求17所述的晶體管，其中摻雜電極層(52)在其鄰近于基極結構(36)的區中慘雜。19.根據權利要求17或18所述的晶體管，其中摻雜電極層(52)包括硼摻雜的硅材料。20.根據權利要求17-18中的一項所述的晶體管，其中摻雜電極層(52)在鄰近于基極結構(36)的區處為單晶的并且在與基極結構(36)間隔開的區處為非晶或多晶的。21.根據權利要求17-20中的一項所述的晶體管，其中基極結構(36)包括硅材料以及鍺材料、硼材料和碳材料中的至少一個。22.根據權利要求17-21中的一項所述的晶體管，其中基極結構(36)包括沿著厚度方向(32)的厚度，其大于至少針對布置在半導體襯底(16)與摻雜電極層(52)之間的絕緣體層(14)的部分的絕緣體層(14)的厚度。23.根據權利要求17-22中的一項所述的晶體管，其中基極結構(36)包括至少30nm且至多60nm的沿著厚度方向(32)的厚度。24.根據權利要求17-23中的一項所述的晶體管，其中氧化物層包括至少15nm且至多200nm的沿著厚度方向(32)的厚度。25.根據權利要求17-24中的一項所述的晶體管，其中布置在半導體襯底(16)和摻雜電極層(52)之間的電極籽晶層(12)與基極結構(36)之間的距離(28a、28b)為至少5nm且至多10nm0
【文檔編號】H01L29/737GK105977156SQ201610138270
【公開日】2016年9月28日
【申請日】2016年3月11日
【發明人】C.達爾, D.A.楚馬科夫
【申請人】英飛凌科技德累斯頓有限責任公司