一種集成溝槽肖特基的mosfet的制作方法
【專利摘要】本發明屬于半導體技術，特別涉及一種集成溝槽肖特基的MOSFET。本發明的集成溝槽肖特基的MOSFET為在MOSFET中集成有由肖特基接觸與襯底形成的肖特基二極管，肖特基結具有位于表面的平面肖特基結及體內的槽型肖特基結，在占用相同的芯片面積的條件下，增加了肖特基結的面積，利于承擔更高的電流。在槽型肖特基結的下方還設有多個P型重摻雜環，體二極管導通時，較低電壓時，肖特基二極管開啟，形成導電通路；電壓增大時，超過0.5V，則槽型肖特基結下的P型重摻雜環向N型漂移區內注入少子，減小肖特基結正向導通壓降，具有電導調制作用。本發明的方法，可降低MOSFET的體二極管導通損耗，同時，P型減小肖特基二極管的反向漏電。
【專利說明】
一種集成溝槽肖特基的MOSFET
技術領域
[0001 ]本發明屬于功率半導體領域，特別涉及一種集成溝槽肖特基的M0SFET。
【背景技術】
[0002]高性能轉換器設計中的同步整流對于低電壓、高電流應用至關重要，這是因為通過將肖特基整流替換為同步整流MOSFET能夠顯著提高效率和功率密度。在實際應用中，同步整流MOSFET的功率損耗主要由導通損耗、開關損耗以及體二極管導通損耗等組成。例如，在DC-DC轉換電路中，低邊的功率開關的功率損耗中，體二極管的導通損耗仍然影響MOSFET的總體損耗。隨著功率開關應用中高頻和大電流的要求的提高，降低功率損耗的需求受到了越來越多的重視。
[0003]為了降低功率MOSFET體二極管的功率損耗，采用MOSFET與肖特基二極管并聯的方式，由于肖特基二極管的正向開啟電壓(約為0.35V)比PN結二極管的內建電勢(約0.7V)小，因此減少體二極管正向開啟電壓，減小體二極管死區損耗。
[0004]集成MOSFET與肖特基二極管雖然解決了體二極管導通時開啟電壓過高的問題，但是傳統的集成方式導致了需要較大的芯片面積，尤其是在承受較高電流的時候。同時，肖特基二極管導通時，其導通損耗也比較大，反偏時肖特基結漏電流相較于普通PN結大，因此反向阻斷電壓不高。
[0005]美國6987305B2號專利“IntergratedFET and schottky device”公開過幾種不同的肖特基與MOSFET集成的結構與制作方法，提出了緊密型的肖特基與MOSFET集合裝置，減小了損耗，然而這些裝置效能仍無法滿足現有應用中關于減少體二極管正向導通損耗及高驅動電流的需求。
【發明內容】
[0006]本發明的目的，就是為了解決肖特基結正向導通時損耗較大且承受大電流時需要較大的芯片面積的問題，提出了一種具有電導調制作用的集成溝槽肖特基的M0SFET。
[0007]本發明的技術方案:一種集成溝槽肖特基的MOSFET，包括MOSFET區域11和肖特基區域12，所述肖特基區域12位于兩個呈對稱結構的MOSFET區域11之間；所述MOSFET區域11和肖特基區域12包括從下至上依次層疊設置的漏電極15、N型重摻雜襯底1、N型漂移區2和源極金屬10;所述MOSFET區域11的N型漂移區2上層具有P型摻雜區3，所述上表面與源極金屬10接觸，所述P型摻雜區3中具有N型重摻雜區5、P型重摻雜區4和第一溝槽9，所述N型重摻雜區5位于P型重摻雜區4之間，且N型重摻雜區5的結深大于P型重摻雜區4的結深，所述第一溝槽9沿P型摻雜區3上表面向下依次貫穿N型重摻雜區5和P型摻雜區3并延伸至N型漂移區2中，所述第一溝槽9中填充有介質6，在介質6中設置有多晶硅7，所述P型重摻雜區4、N型重摻雜區5和介質6與源極金屬10接觸;所述肖特基區域12的N型漂移區2中具有多個第二溝槽14和P型重摻雜保護環8，所述第二溝槽14中填充有金屬，所述第二溝槽14的上表面與源極金屬10接觸，第二溝槽14的底部位于P型重摻雜保護環8中；所述肖特基區域12的N型漂移區2與源極金屬10接觸形成平面肖特基接觸16，第二溝槽14中的金屬與P型重摻雜保護環8接觸形成溝槽肖特基接觸;所述多晶硅7為柵電極;所述P型摻雜區3的摻雜濃度大于N型漂移區2的摻雜濃度兩個數量級;所述N型重摻雜區5的摻雜濃度大于P型摻雜區3的摻雜濃度兩到三個數量級;所述的P型重摻雜區4的摻雜濃度大于P型摻雜區3的摻雜濃度兩到三個數量級；所述P型重摻雜保護環8的摻雜濃度大于N型漂移區2的摻雜濃度一個數量級。
[0008]進一步的，所述第二溝槽14和P型重摻雜保護環8的數量為3個
[0009]本發明的有益效果為:本發明的肖特基結包括位于表面的平面肖特基結16及體內的槽型肖特基結，在占用相同的芯片面積的條件下，增加了肖特基結的面積，利于承擔更高的電流。體二極管導通時，較低電壓時，肖特基二極管開啟，電壓增大時，超過0.5V，則槽型肖特基結下的P型重摻雜環向N型漂移區內注入少子，減小肖特基結正向導通壓降，具有電導調制作用。
【附圖說明】
[0010]圖1是本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET結構的剖面結構示意圖；
[0011]圖2是本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET結構中肖特基反偏時漂移區內的耗盡線分布；
[0012]圖3是本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET結構制備過程中刻蝕槽后的剖面示意圖；
[0013]圖4是本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET結構制備過程中形成P型重摻雜區保護環8時的剖面示意圖；
[0014]圖5是本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET結構的版圖不意圖。
【具體實施方式】
[0015]下面結合附圖對本發明進行詳細的描述:
[0016]如圖1所示，本發明的一種集成溝槽肖特基的MOSFET，包括MOSFET區域11和肖特基區域12，所述肖特基區域12位于兩個呈對稱結構的MOSFET區域11之間；所述MOSFET區域11和肖特基區域12包括從下至上依次層疊設置的漏電極15、N型重摻雜襯底1、N型漂移區2和源極金屬10;所述MOSFET區域11的N型漂移區2上層具有P型摻雜區3，所述上表面與源極金屬10接觸，所述P型摻雜區3中具有N型重摻雜區5、P型重摻雜區4和第一溝槽9，所述N型重摻雜區5位于P型重摻雜區4之間，且N型重摻雜區5的結深大于P型重摻雜區4的結深，所述第一溝槽9沿P型摻雜區3上表面向下依次貫穿N型重摻雜區5和P型摻雜區3并延伸至N型漂移區2中，所述第一溝槽9中填充有介質6，在介質6中設置有多晶硅7，所述P型重摻雜區4、N型重摻雜區5和介質6與源極金屬10接觸;所述肖特基區域12的N型漂移區2中具有多個第二溝槽14和P型重摻雜保護環8，所述第二溝槽14中填充有金屬，所述第二溝槽14的上表面與源極金屬10接觸，第二溝槽14的底部位于P型重摻雜保護環8中；所述肖特基區域12的N型漂移區2與源極金屬10接觸形成平面肖特基接觸16，第二溝槽14中的金屬與P型重摻雜保護環8接觸形成溝槽肖特基接觸;所述多晶硅7為柵電極;所述P型摻雜區3的摻雜濃度大于N型漂移區2的摻雜濃度兩個數量級;所述N型重摻雜區5的摻雜濃度大于P型摻雜區3的摻雜濃度兩到三個數量級;所述的P型重摻雜區4的摻雜濃度大于P型摻雜區3的摻雜濃度兩到三個數量級；所述P型重摻雜保護環8的摻雜濃度大于N型漂移區2的摻雜濃度一個數量級。
[0017]本發明的工作原理為:
[0018]本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET，為在MOSFET中并聯肖特基二極管。所述肖特基二極管的陽極設置在MOSFET元胞區域的源端兩個體區之間的漂移區表面和體內，由陽極和漂移區形成肖特基接觸，該陽極與MOSFET的源端相連；肖特基二極管的陰極共用位于襯底背面的漏電極所述MOSFET的源極作為肖特基二極管的陽極，所述MOSFET背面的漏極作為肖特基二極管的陰極。
[0019]柵極電壓達到閾值電壓時，MOSFET正向導通。此時，肖特基二極管的陽極相對于陰極接低電位，肖特基二極管反偏。漏源之間電壓較小時，肖特基結承擔反向壓降；漏源之間電壓增大時，P型重摻雜保護環8與N型漂移區反偏，耗盡層向N型漂移區擴展，直到P型重摻雜保護環之間的N型漂移區完全耗盡，如圖2所示，此時，PN結形成反向阻斷狀態，保護肖特基結防止擊穿，減小反向漏電流。
[0020]柵極電壓小于閾值電壓時，肖特基二極管較MOSFET體二極管先導通。小電流時，平面及槽型肖特基結導通，源極到漏極之間有電流形成。當流經源極和漏極之間的電流增大時，重摻雜P型環與N漂移區之間的壓降大于0.5V時，PN結導通，重摻雜P型環向N型漂移區內注入電子，進而減小肖特基二極管的正向導通壓降，從而減小大電流時體二極管導通時的損耗。
[0021]本發明所提供的一種具有電導調制作用的集成溝槽肖特基的MOSFET結構的版圖示意圖如圖5所示，MOSFET區域11和肖特基區域12交叉排布。MOSFET區域的柵電極7通過版圖布局引出到柵PAD，源極的金屬10覆蓋了MOSFET區域11和肖特基區域12。
[0022]本發明結構可以用以下方法制備得到，工藝步驟為:
[0023]1、單晶硅準備。采用N型重摻雜單晶硅襯底I，晶向為〈100>。
[0024]2、外延生長。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的N型外延層。
[0025]3、槽9及槽14刻蝕。采用離子刻蝕等方法在N型外延層上刻蝕出一定深度和寬度的槽。如圖3所示，在N型漂移區2內同時刻蝕出MOSFET及肖特基結所需的槽。
[0026]4、柵電極的制備。首先在整個硅片表面淀積氧化層，然后用光刻膠轉移版圖到硅片表面，刻蝕掉暴露的氧化層，保留槽9內的氧化層;接著淀積多晶硅，光刻、刻蝕形成柵電極7，最后，在表面繼續淀積氧化層并進行機械磨平。
[0027]5、P型摻雜區3注入。光刻出P型摻雜區3的圖形然后高能硼離子注入，注入角度可根據要求改變，通過調整注入能量和劑量改變摻雜濃度和結深。
[0028]6、N+源區的制備。砷注入制備N型重摻雜區5。
[0029]7、P型重摻雜注入，形成P型重摻雜區6。
[0030]8、P型重摻雜注入，形成P型重保護環8，如圖4所示，光刻出肖特基槽的位置，在肖特基區域的槽下方注入P型重摻雜保護環8。
[0031]8、正面金屬化陽極。在整個器件表面濺射一層金屬鋁，形成金屬化陽極9，同時填充槽14形成肖特基結。
[0032]9、背面減薄、金屬化，形成漏電極15。
[0033]制作器件時，還可用碳化硅、砷化鎵或鍺硅等半導體材料替代體硅。
【主權項】
1.一種集成溝槽肖特基的MOSFET，包括MOSFET區域(II)和肖特基區域(I2)，所述肖特基區域(12)位于兩個呈對稱結構的MOSFET區域(I I)之間；所述MOSFET區域(I I)和肖特基區域(12)包括從下至上依次層疊設置的漏電極(15)、N型重摻雜襯底(I)、N型漂移區(2)和源極金屬(10);所述MOSFET區域(11)的N型漂移區(2)上層具有P型摻雜區(3)，所述上表面與源極金屬(10)接觸，所述P型摻雜區(3)中具有N型重摻雜區(5)、P型重摻雜區(4)和第一溝槽(9)，所述N型重摻雜區(5)位于P型重摻雜區(4)之間，且N型重摻雜區(5)的結深大于P型重摻雜區(4)的結深，所述第一溝槽(9)沿P型摻雜區(3)上表面向下依次貫穿N型重摻雜區(5)和P型摻雜區(3)并延伸至N型漂移區(2)中，所述第一溝槽(9)中填充有介質(6)，在介質(6)中設置有多晶硅(7)，所述P型重摻雜區(4)、N型重摻雜區(5)和介質(6)與源極金屬(10)接觸;所述肖特基區域(12)的N型漂移區(2)中具有多個第二溝槽(14)和P型重摻雜保護環(8)，所述第二溝槽(14)中填充有金屬，所述第二溝槽(14)的上表面與源極金屬(10)接觸，第二溝槽(14)的底部位于P型重摻雜保護環(8)中；所述肖特基區域(12)的N型漂移區(2)與源極金屬(10)接觸形成平面肖特基接觸，第二溝槽(14)中的金屬與P型重摻雜保護環(8)接觸形成溝槽肖特基接觸;所述多晶硅(7)為柵電極;所述P型摻雜區(3)的摻雜濃度大于N型漂移區(2)的摻雜濃度兩個數量級;所述N型重摻雜區(5)的摻雜濃度大于P型摻雜區(3)的摻雜濃度兩到三個數量級;所述的P型重摻雜區(4)的摻雜濃度大于P型摻雜區(3)的摻雜濃度兩到三個數量級;所述P型重摻雜保護環(8)的摻雜濃度大于N型漂移區(2)的摻雜濃度一個數量級。2.根據權利要求1所述的一種集成溝槽肖特基的M0SFET，其特征在于，所述第二溝槽(14)和P型重摻雜保護環(8)的數量為3個。
【文檔編號】H01L29/872GK105957865SQ201610490386
【公開日】2016年9月21日
【申請日】2016年6月27日
【發明人】李澤宏, 李爽, 陳文梅, 陳哲, 曹曉峰, 李家駒, 羅蕾, 任敏
【申請人】電子科技大學