具有溝槽型mos勢壘肖特基二極管的半導體裝置的制造方法
【專利摘要】本發明涉及一種具有溝槽型MOS勢壘肖特基二極管的半導體裝置(10)，其具有：第一導電類型的半導體體積(12)，所述半導體體積(12)具有敷設有金屬層(14)的第一側(16)和在所述第一側(16)中延伸的并且至少部分地以金屬(14、14a)和/或以第二導電類型的半導體材料(40；41)填充的至少一個槽溝(18)，其中，所述槽溝(18)具有至少一個壁區段(20)，所述至少一個壁區段至少局部地具有氧化物層(22)。根據本發明，位于所述槽溝(18)旁的、敷設有所述金屬層(14)的第一側(16)的至少一個區域(24)具有位于所述金屬層(14)和所述半導體體積(12)之間的、由所述第二導電類型的第一半導體材料(26)制成的層。
【專利說明】
具有溝槽型MOS勢壘肖特基二極管的半導體裝置
技術領域
[0001] 本發明涉及根據權利要求1的前序部分的半導體裝置以及根據并列權利要求的方 法。由DE 10 2004 053 760 A1已知了這樣的半導體裝置以溝槽型(Trench)MOS勢皇肖特基 二極管為形式并且這樣的半導體裝置具有第一導電類型的半導體體積 (Halbleitervolumen)，該半導體體積具有敷設有金屬層的第一側和在該第一側延伸并且 以摻雜的多晶硅填充的至少一個槽溝。此外，該槽溝在其壁部具有至少一個壁區段，該至少 一個壁區段具有氧化物層。
【背景技術】
[0002] 肖特基二極管通常具有金屬-半導體接觸部或硅化物-半導體接觸部。在肖特基二 極管中在導通運行中不發生高注入并且因此省去了在關斷時少數載流子的清除 (Ausmumen) <?肖特基二極管相對快速地并且損失少地開關。在此，術語高注入表示以下 狀態，在該狀態中所注入的少數載流子的密度達到多數載流子的數量級。
[0003] 然而，肖特基二極管具有相對高的漏電流，尤其是在更高的溫度下、由于所謂的 "勢皇降低效應"而具有強電壓相關性的情況下。此外，對于高的截止電壓來說通常需要厚 的且低摻雜的半導體層，這在高的電流時出現相對高的導通電壓。因此，硅技術中的功率型 肖特基二極管盡管好的開關行為但是不適合或者僅僅少數情況下適合于超過約100V的截 止電壓。
【發明內容】
[0004] 根據本發明的半導體裝置與開始時所提及的現有技術的區別在于權利要求1的區 別性特征并且因此其特征在于:敷設有金屬層的第一側的位于所述槽溝旁的至少一個區域 具有位于所述金屬層和所述半導體體積之間的、由第二導電類型的第一半導體材料制成的 層。
[0005] 根據本發明的半導體裝置能夠有利地用于高電壓應用，其中，所述半導體裝置同 時具有相對小的導通電壓、相對低的漏電流或截止電流以及相對小的開關損耗。此外，所述 半導體裝置在運行中具有相對高的穩健性。
[0006] 借助于所述氧化物層實現附加的勢皇-氧化物-結構（溝槽型-M0S結構）。此外，根 據本發明可以設置，替代P型摻雜的槽溝填充，使用金屬層。所述金屬層也能夠例如包括兩 個或者甚至更多個一一鑒于所述槽溝的深度疊置的一一優選地不同的金屬層（"金屬層 級"）。
[0007] 根據本發明的半導體裝置在此也稱作"TMBS-PN-P"。在此，"TMBS"表示在使用氧化 物層的情況下實施的溝槽型M0S勢皇肖特基二極管。此外，"PN"表示并聯電連接至所述TMBS 地起作用的PN二極管，并且"P"表示根據本發明位于金屬層和半導體體積之間的由第二導 電類型的第一半導體材料制成的層。在此P代表由P導電類型制成的層。在互補地結構化的 構型中所述層將會是一個"N"層。
[0008] 接下來，首先描述和PN二極管一起的溝槽型M0S勢皇二極管的特性，即首先在不考 慮根據本發明的由第二導電類型的半導體材料制成的層的情況下。然而，所述描述基本上 也能夠適用于根據本發明的半導體裝置，其中，根據本發明的半導體裝置如上面已經闡述 的那樣部分地具有明顯更好的電特性。
[0009] 從電方面看，根據本發明的半導體裝置是M0S結構（相應于金屬層、氧化物層和半 導體體積）、肖特基二極管(在金屬層和半導體體積之間的肖特基-勢皇，其中，取決于相應 的導電類型，金屬層例如作為陽極并且半導體體積作為陰極起作用)和PN二極管(如后續還 將闡述的那樣）的組合。在此，金屬層同時用作用于肖特基二極管的電極以及同樣地用作用 于PN二極管的電極，其中，所述電極例如總是為陽極。如此地選擇半導體體積的摻雜(其例 如實施為外延地構建的層，例如為所謂的"n-外延層"），使得在以在導通方向中的高的電流 運行時實現載流子到半導體體積的高注入。
[0010] 在TMBS-PN中電流沿導通方向首先僅僅流過肖特基二極管。隨著電流增加，導通電 流也越來越多地流過PN結。所述溝槽型M0S肖特基結構與PN二極管的并聯連接保證:在導通 運行時在較弱地摻雜的區域中的載流子濃度比在肖特基二極管中的載流子高得多，但是比 在PiN二極管中的載流子明顯更低。由此實現在一方面導通電壓和另一方面開關損耗之間 的優化。
[0011]附加地，所述TMBS-PN由于借助于PN二極管實現的所謂的"箝位功能 (Klammerfunktion)"提供高的穩健性。優選地，如此實施所述PN二極管的擊穿電壓，使得其 比肖特基二極管的擊穿電壓更低并且比M0S結構的擊穿電壓更低。在此，優選地如此實施根 據本發明的半導體裝置，使得所述半導體裝置可以在擊穿時以相對高的電流來運行。
[0012]此外，優選地如此實施所述TMBS-PN，使得在半導體體積（"n-外延層"）和第二導電 類型的第二半導體材料(在槽溝的底部處)之間不能夠發生所謂的"電荷補償"，并且同樣實 現在槽溝的底部的電"擊穿"。然后，在擊穿運行中電流僅僅流過PN結而不流過所述M0S結構 的逆反層（Inversionsschicht) 〇
[0013] 因此，所述TMBS-PN擁有與PN二極管相似的穩健性。此外，在TMBS-PN中不必擔心注 入所謂的"熱"載流子，因為在擊穿時高的場強不位于所述M0S結構的附近。因此，作為齊納 二極管的所述TMBS-PN尤其適合于在機動車的發電機系統中的應用。
[0014]另一方面，盡管用于屏蔽肖特基效應的溝槽型結構，但是肖特基二極管的特性在 TMBS-PN中部分地繼續存在。此外，漏電流或截止電流，尤其是在高的溫度的情況下，明顯高 于PiN二極管的漏電流或者截止電流（"PiN"表示具有布置在p型摻雜和n型摻雜區域之間的 本征導電區域的PN二極管，所述本征導電區域是未經摻雜的或者僅僅經弱摻雜的）。
[0015]接下來，現在描述溝槽型M0S勢皇肖特基二極管的連同PN二極管的連同根據本發 明的由第二導電類型的第一半導體材料制成的在此稱作"TMBS-PN-P"的層的特性。
[0016]本發明能夠實現硅溝槽型技術中的（或者由其他半導體材料制成的）新型的高截 止的功率二極管，TMBS-PN-P，其相較于常規的PiN功率二極管在更低的導通電壓時具有明 顯更小的關斷損耗，并且相較于TMBS-PN在近乎相等的導通電壓和關斷損耗時具有明顯更 低的截止電流。
[0017]此外，位于金屬層和半導體體積之間的、由直接在肖特基-接觸部下方的第二導電 類型的第一半導體材料（目前也稱作"薄P層"）制成的層能夠實現所述肖特基-接觸部的附 加屏蔽。由此能夠明顯地減小截止電流，尤其是在高的溫度下，而無需提高導通電壓和/或 開關損耗。
[0018]本發明的有利的擴展方案在從屬權利要求中給出。有利的構型還在后續的說明書 和附圖中可見，其中，這些特征可以不僅單獨地而且以不同的組合地有利，而無需再次對其 進行明示。
[0019]優選地，如前所述那樣，根據本發明的半導體裝置具有這樣的半導體體積:所述半 導體體積具有至少兩個槽溝。特別地，當所述至少兩個槽溝相對緊密地彼此相鄰地布置時 能夠產生有利的作用，所述作用進一步改善半導體裝置的特性。
[0020] 優選地，所述至少兩個槽溝以條形即伸展地實施。也優選的是，所述至少兩個槽溝 基本上平行地彼此相鄰地布置并且具有相對小的相互間距。替代地，槽溝也能夠以集中的 形式（"島狀"）實施，例如圓形或者六角形。
[0021] 至少兩個槽溝的相鄰布置的優點在于截止電流的減小。在截止方向上既在M0S結 構中也在肖特基二極管以及PN二極管中形成空間電荷區。所述空間電荷區隨著截止電壓的 增加而延展并且在小于所述TMBS-PN的擊穿電壓的電壓的情況下在相鄰槽溝之間的區域的 中心處發生碰撞。由此屏蔽為高的截止電流負責的肖特基效應并且減小了截止電流。
[0022] 所述屏蔽效應強烈地取決于結構參數。所述結構參數尤其涉及相應槽溝的敷設有 氧化物層的壁區段的深度以及在槽溝之間的凈間距、相應槽溝的寬度或者表征所述PN二極 管的體積的寬度、表征PN二極管的體積的深度尺度(例如具有p型摻雜的半導體材料一一"p 槽"的或者具有多晶半導體材料的槽溝區段的深度尺度）以及氧化物層的層厚度。在槽溝之 間的所謂的"臺面區域(Mesa-Bereich)"中的空間電荷區的延展是準一維的，只要所述槽溝 的深度明顯地大于槽溝之間的間距。因此，相較于常規的具有擴散的P槽的肖特基二極管 (JBS，英文為"junction barrier schottky diode"：結型勢皇肖特基二極管），在TMBS-PN 中對于肖特基效應的屏蔽作用顯然更有效。
[0023] 在半導體裝置的一個構型中，以第二半導體材料來填充至少一個槽溝的底部的至 少一個區域，其中，第二半導體材料是第二導電類型的半導體材料。由此能夠實現在半導體 裝置中集成的PN二極管，其具有上述的優點。
[0024] 對此補充地或者替代地能夠設置，至少一個槽溝的底部的區域借助于離子注入而 轉換成第二導電類型的第二半導體材料。由此同樣能夠實現PN結或所述PN二極管。
[0025]此外能夠設置，所述半導體體積的與敷設有所述金屬層的第一側背離地相對置的 第二側敷設有導電的接觸材料，其中，所述半導體體積的與所述接觸材料鄰接的部分體積 比所述第一導電類型的其余的半導體體積更強地摻雜。特別地，所述部分體積如其由現有 技術以相似的方式已知的那樣是所謂的"n+襯底"（在半導體裝置的逆反摻雜的情況下為"p +襯底"）。在此，上述的金屬層能夠用作第一電極（陽極電極)并且所述接觸材料(其優選地 同樣被構造為金屬或被構造為金屬層）用作第二電極（陰極電極）。由此總體上描述了用于 根據本發明的半導體裝置的特別合適的結構。
[0026]優選地，如此地實施半導體裝置，使得所述金屬層逐區段地或者通過所述氧化物 層或者通過由所述第二導電類型的第一半導體材料制成的層或者通過所述第二導電類型 的第二半導體材料與所述第一導電類型的半導體體積分離。這尤其意味著金屬層和半導體 體積不直接彼此鄰接，由此得出根據本發明的半導體裝置的有利的特性。
[0027] 此外能夠設置:第二導電類型的第一半導體材料具有在10納米至500納米的范圍 內的層厚度。此外能夠設置:第二導電類型的第一半導體材料的摻雜濃度為在每立方厘米 1〇 16個原子至每立方厘米1〇17個原子的范圍中。這樣的薄層，尤其是結合所給定的摻雜濃 度，特別適合用于實現根據本發明的二極管的相對小的截止電流、相對小的導通電壓和相 對小的開關損耗。
[0028] 在所述半導體裝置的另一個構型中，至少一個槽溝的深度為1M1至4M1，優選地為 約2wii，g卩1.5m至2.5WI1。示例性地，為了應用根據本發明的二極管，以所述尺寸給出了特別 適合于機動車中的整流裝置的大小。但是所述應用并不限于典型的車載電壓。例如，借助于 所給定的尺寸能夠使得根據本發明的二極管的截止電壓達到約600伏特。當槽溝的深度與 相應兩個槽溝之間的凈間距的比例大于或等于約2,即尤其是1.5至2.5時能夠得出所述半 導體裝置的另一個有利的尺寸。
[0029] 在根據本發明的半導體裝置的第一變型方案中設置:第一導電類型如其具有n型 摻雜半導體材料那樣為n導電性并且第二導電類型如其具有p型摻雜半導體材料那樣為p導 電性。在第二替代性變型方案中設置:第一導電類型為P導電性并且第二導電類型為n導電 性。相應地，陽極和陰極的功能互換。因此，所述半導體裝置在原則上適合于半導體材料的 兩個相互補充的構型。
[0030] 此外，本發明包括用于制造具有溝槽型M0S勢皇肖特基二極管(TMBS)的半導體裝 置的方法，其特征在于以下步驟：
[0031 ]產生第一導電類型的第一半導體體積（"部分體積"），所述第一半導體體積相對強 地摻雜;這例如借助于外延方法和與之并行地進行的或者隨后進行的摻雜來實現；
[0032] 產生與此連接的、同樣導電類型但較低摻雜濃度的第二半導體體積;這例如借助 于外延方法來實現;對此替代地，能夠首先以相對弱地摻雜來產生第二半導體體積并且隨 后將其部分體積更強地摻雜，從而使得在所述部分體積中得到第一半導體體積，所述第一 半導體體積相對強地摻雜；
[0033] 在半導體體積中蝕刻至少一個槽溝；
[0034] 在所述槽溝的至少一個壁區段處產生氧化物層；
[0035] 去除所述氧化物層的至少一個區段，優選地在槽溝的底部的區域中；
[0036]優選地在槽溝的底部的區域中在使用第二導電類型的半導體材料并且以提高第 二導電類型的導電性的摻雜物來摻雜所述半導體體積的情況下產生第二導電類型的半導 體體積；
[0037]以金屬或者優選地以第二導電類型的多晶半導體材料來填充至少一個槽溝的剩 余體積的至少一部分；
[0038]在半導體體積的與相對強地摻雜的第一部分體積背離地相對置的一側上的第一 導電類型的半導體體積上產生由第二導電類型的半導體材料制成的層；
[0039]在由第二導電類型的半導體材料制成的層以及在填充槽溝的剩余體積的至少一 部分的金屬或者多晶半導體材料上產生金屬層；
[0040] 在所述半導體體積的參照金屬層背離地相對置的一側處產生導電的接觸材料，尤 其是金屬或金屬層。
[0041] 實施補充的制造步驟，例如所述半導體裝置的鍵合和/或封裝和/或接觸。
[0042] 應當理解:根據本發明的方法也能夠以對于本領域技術人員而言已知的相對輕微 的修改來實施。例如可以考慮，僅僅在槽溝的壁區段的預給定的區域中產生氧化物層，從而 使得不必后來再次部分地去除所述氧化物層。
[0043] 優選地，根據本發明的半導體裝置至少部分地借助于外延方法和/或借助于蝕刻 方法和/或借助于離子注入方法來制造。由此描述了用于制造根據本發明的半導體裝置的 有利的可能性。
[0044] 此外，本發明并不限于硅半導體材料，而是能夠補充地或者替代地包括另外的半 導體材料，即尤其是硅材料和/或硅碳材料和/或硅鍺材料和/或砷化鎵材料。
[0045]此外，替代槽溝的壁區段處的硅氧化物層地，能夠布置由其他的介電質(例如氮化 硅、氧化鋁、氧化鉿)或者不同介電層的另外的組合構成的薄層。
【附圖說明】
[0046]接下來將參照附圖來闡述本發明的示例性的實施方式。在附圖中示出：
[0047]圖1:具有溝槽型M0S勢皇肖特基二極管和集成PN二極管的半導體裝置的第一實施 方式的經簡化的剖視圖；
[0048]圖2:具有溝槽型M0S勢皇肖特基二極管和集成PN二極管的半導體裝置的第二實施 方式的經簡化的剖視圖；
[0049]圖3:用于制造所述半導體裝置的方法的流程圖。
[0050] 對于在所有的附圖中以及在不同的實施方式中對于功能上等同的元件和參量使 用相同的附圖標記。
【具體實施方式】
[0051] 圖1示出具有溝槽型M0S勢皇肖特基二極管的半導體裝置10的第一實施方式，所述 半導體裝置具有:第一導電類型的半導體體積12,所述半導體體積12具有敷設有金屬層14 (在圖1的上部）的第一側16和在所述第一側16延伸并且至少部分地以金屬14a(在此，所述 金屬14a分別相應于金屬層14的區段)和/或以半導體材料40或41(參見圖2)填充的至少一 個槽溝18。如在圖1中看出的那樣，所述半導體體積12在此具有兩個這樣的槽溝18。這兩個 槽溝18分別具有寬度44。
[0052]在此，至少一個槽溝18的深度42為約2wii(微米）。在所述半導體裝置10的替代性的 實施方式中，深度42為lMi至約4mi。此外，槽溝18的深度42與在相應兩個槽溝18之間的凈間 距46的比例大于等于約2。在半導體裝置10的一種替代性的實施方式中，所述比例也能夠小 于2。
[0053]槽溝18的（側面的）壁區段20至少局部地具有氧化物層22。在此，通過層厚度50和 深度尺度52來描述所述氧化物層22的特征。借助于所述氧化物層22實現附加的勢皇-氧化 物-結構(溝槽型-M0S結構）。
[0054]根據本發明，敷設有金屬層14的第一側16的位于槽溝18旁的區域24具有位于金屬 層14和半導體體積12之間的、由第二導電類型的第一半導體材料26制成的層。由此對于借 助于所述半導體裝置10實現的溝槽型M0S勢皇肖特基二極管得出多個優點，尤其是相對小 的導通電壓、相對低的漏電流或截止電流、相對小的開關損耗以及相對高的穩健性。因此， 所述半導體裝置10例如也能夠用于高電壓應用。
[0055] 取決于所述半導體裝置10的相應的實施方式，所述第二導電類型的第一半導體材 料26具有約10納米至約500納米的層厚度27。例如，所述層厚度27為約70納米。優選地，第二 導電類型的第一半導體材料26的摻雜濃度(例如具有摻雜濃度"Np_"）在此為約每立方厘米 體積10 16個原子至每立方厘米體積約1017個原子。
[0056] 半導體體積12的、與敷設有金屬層14的第一側16背離地相對置的第二側30敷設有 導電的接觸材料28。在此，所述半導體體積12的與接觸材料28鄰接的部分體積34比第一導 電類型的其余半導體體積12更強地摻雜。所述部分體積34例如是所謂的"n+襯底"。優選地， 導電的接觸材料28是金屬。
[0057]示例性地，根據本發明能夠設置:第一導電類型相應于n型摻雜的半導體材料并且 第二導電類型相應于P型摻雜的半導體材料。在此，金屬層14為肖特基-接觸部的一部分并 且在所述第一種情況下用作陽極電極。相應地，所述接觸材料28形成所屬的陰極電極。 [0058]替代地，根據本發明能夠設置:第一導電類型相應于p型摻雜的半導體材料并且第 二導電類型相應于n型摻雜的半導體材料。在這種替代方案中，陽極和陰極的功能相對于所 描述的第一種情況互換。
[0059] 根據所述半導體裝置10的第一變型方案或者根據第一制造方法，相應槽溝18的底 部38的相應區域36以第二半導體材料40相應于深度尺度48地填充。在此，第二半導體材料 40為第二導電類型的半導體材料。
[0060] 在此，在金屬層14和第二半導體材料40之間產生歐姆接觸部，并且在第二半導體 材料40和半導體體積12之間產生PN結，即PN二極管。所述PN二極管與借助于金屬層14和半 導體體積12形成的溝槽型M0S勢皇肖特基二極管并聯地電連接。在此，所述區域36也稱作 "槽"，尤其稱作"P槽"。在此，所述半導體裝置10或所述PN二極管優選地如此實施，使得在所 述槽溝18的底部38處實現電"擊穿"。第二半導體材料40(優選地在相應的槽溝18之下)借助 于離子注入轉換成第二導電類型的第二半導體材料40。
[0061] 根據所述半導體裝置10的第二變型方案或者根據第二制造方法，所述第二半導體 材料40為多晶半導體材料。
[0062] 替代地，這能夠借助于利用化學的三價(或五價)元素的敷設和接下來的到半導體 體積12中的擴散來實現。例如，這能夠例如借助于化學元素硼來實現。替代地，也能夠實現 所謂的"氣相敷設"。在此，同樣在半導體體積12中在底部38的區域中構造 PN二極管，所述PN 二極管同樣與借助于金屬層14構成的溝槽型M0S勢皇肖特基二極管并聯地電連接。
[0063]對于肖特基二極管和電并聯的PN二極管來說，金屬層14用作電極，例如用作共同 的陽極。此外，在圖1中能夠看出在金屬層14或金屬14a和第一導電類型的半導體體積12之 間的相應的邊界區域逐區段地包括或者氧化物層22或由第二導電類型的第一半導體材料 26制成的層或者第二導電類型的第二半導體材料40。
[0064]圖2示出具有溝槽型M0S勢皇肖特基二極管和借助于第二半導體材料40實施的集 成PN二極管的半導體裝置10的第二實施方式。與圖1的第一實施方式的區別在于，在圖2的 第二實施方式中在相應的槽溝18中由氧化物層22限界的體積以第二導電類型的多晶半導 體材料41填充。在所述半導體材料41的在附圖中在上方的區段處布置有金屬層14,其中，形 成導電連接部(歐姆接觸部）。
[0065] 在圖2的實施方式中，金屬層14基本上與氧化物層22分離。由此能夠得到對于根據 本發明的溝槽型M0S勢皇肖特基二極管的壽命而言的優點。
[0066] 在根據本發明的半導體裝置10的邊緣區域中，不僅圖1的實施方式而且圖2的實施 方式還能夠分別具有用于減小邊緣場強的附加結構。這能夠為例如低摻雜的區域、例如低 摻雜的P區域、場板(Feldplatte)或者相似的與現有技術相對應的結構。
[0067]如由圖1和圖2同樣能夠看出的那樣，相對薄的第一半導體材料26分別直接布置在 金屬層14和第一導電類型的半導體體積12之間。由此不是得到如在傳統TMBS-PN中的簡單 的肖特基-接觸部，而是得到"肖特基_接觸系統"。
[0068] 對于另外的功能性方面的接下來的描述，為了簡單起見假定第一導電類型為相應 的n型摻雜并且第二導電類型為相應的p型摻雜。如前所述，相應的摻雜能夠替代地或者逆 反地實施。這一點也適用于迄今參照圖1和圖2描述的實施例。
[0069] 注意:在此通常以單數來提及"薄p層"，以便表明：在相應的電流路徑中僅僅恰好 一個這樣的薄P層通過電流。在此應當理解:根據本發明的半導體裝置10,尤其以多個槽溝 18為條件，優選具有多個這樣薄p層(并聯的），多個薄p層也通過一個槽溝18或通過多個槽 溝18相互分離。
[0070] 示例1:如果相對厚地實施并且相對強地摻雜所提及的由第二導電類型的第一半 導體材料26制成的薄p層，則近乎完全屏蔽所述肖特基-接觸部。在根據本發明的半導體裝 置10( "芯片"）的第一側16( "前側"）上的金屬層14與薄p層形成歐姆接觸部。所得到的、相疊 布置的層的序列一一即上面的金屬層14、薄p層(半導體材料26)、n-外延層(半導體體積12) 和n+襯底(部分體積34)-一和PiN二極管作用相似。在此，在所述示例中雖然得到相對低的 截止電流，但是在小的電流密度的情況下也得到相對高的導通電壓，以及相對高的開關損 耗。
[0071 ]示例2:然而，如果特別薄地實施并且足夠弱地摻雜薄p層，則用于肖特基-接觸部 的薄P層幾乎完全透明。在半導體裝置10的第一側16( "前側"）上的金屬層14與層序列"金屬 層14/薄p層(半導體材料26)/n-外延層(半導體體積12)"形成肖特基-接觸部。在此，所述層 序列"金屬層14/薄p層(半導體材料26 )/n-外延層(半導體體積12)和n+襯底(部分體積34)" 與肖特基二極管可比較地起作用。在此得到相對高的截止電流、在高的電流密度的情況下 相對高的導通電壓，和相對小的開關損耗。
[0072] 在此，如果所述薄p層對于少數載流子、在當前的p發射極的情況下對于電子而言 是可穿透的，則所述薄P層被稱為透明的。為此，一方面通過摻雜濃度和層厚度27確定的、包 括所述薄P層在內的肖特基-接觸系統的勢皇必須足夠低和薄，以便使得肖特基-接觸部的 電子能夠注入半導體材料26中或半導體體積12(例如硅）中。另一方面，近乎不允許少數載 流子（電子)在其路徑上通過所述薄P層重新組合，這意味著所述電子的迀移時間必須遠小 于其少數載流子壽命。
[0073] 示例3:如果所述薄p層的厚度和摻雜濃度能夠以合適的（根據本發明）方式設計， 則能夠預給定或者優化重要的特征參量例如在高的電流密度時的導通電壓、截止電流和開 關損耗。在這種情況下層序列"金屬層14/薄p層（半導體材料26)/n-外延層（半導體體積 12)/n+襯底(部分體積34)"如具有部分透明的p層的肖特基二極管那樣起作用。用于所述p 層的優化參數為其層厚度27以及其摻雜濃度"Np_"。
[0074] 特別地，本發明能夠實現:通過直接在肖特基-接觸部下方產生薄p層來明顯減小 尤其是在高的溫度時的截止電流，而同時對導通電壓和開關損耗不具有顯著影響。也就是 說：一方面所述P層優選地應如此薄并且如此弱地摻雜，使得在導通運行中幾乎不發生P層 的空穴注入或者僅僅發生P層的低的空穴注入并且因此使得載流子分布基本上相應于 TSBS-PN。另一方面意味著:薄p層應相對厚地實施并且相對強地摻雜，以便在截止方向上至 少部分地屏蔽所述肖特基-接觸部。因此，視應用要求而定地，所述P層如前述已經描述的那 樣實施成具有在10納米至500納米范圍內的厚度并且具有在10 16至1017每立方厘米體積范 圍內的摻雜濃度。
[0075] 概括地說，接下來將列舉或重復本發明的優點：
[0076] (a)相較于常規高電壓-肖特基二極管：
[0077] -在高電流密度的區域中能夠實現特別低的導通電壓，因為通過集成PN二極管的 高注入顯著提高了弱摻雜的區域的導電性。
[0078] -相對低的漏電流，通過借助于溝槽型結構結合直接在肖特基-接觸部下方的薄p 層來屏蔽肖特基效應。此外，由于所述PN二極管的箝位功能產生相對高的穩健性。
[0079] (b)相較于常規高電壓PiN二極管：
[0080]-直至高的電流密度的相對低的導通電壓，借助于肖特基-接觸部的合適的勢皇高 度結合在高電流密度的情況下的高注入。
[0081 ]-相對小的關斷損耗，因為在導通運行時通過所述肖特基-接觸系統（肖特基-接觸 部結合直接在肖特基-接觸部下方的薄P層)在弱摻雜的區域中注入并且存儲較少的載流 子。
[0082] (c)相較于現有技術中的另一個解決方案(所謂的"7令-SBD"二極管）：
[0083]-在高的電流密度時通過更強的高注入實現更低的導通電壓。通過有效地屏蔽肖 特基-效應實現更低的漏電流。
[0084] (d)相較于無直接在肖特基-接觸部下方的薄p層的常規TSBS-PN:
[0085] -在高的電流密度和近乎相等的關斷損耗時實現在近乎相等的導通電壓時的特別 低的漏電流。
[0086] 圖3示出用于制造具有溝槽型M0S勢皇肖特基二極管的半導體裝置10的方法的流 程圖，其特征在于以下步驟：
[0087] 在第一方法步驟100中實現第一導電類型的半導體體積12的產生，其中，所述半導 體體積12的部分體積34相對強地摻雜(步驟100:產生半導體體積12)。
[0088] 在下一個方法步驟102中實現:在半導體體積12中實現至少一個槽溝18的蝕刻。在 此，槽溝18能夠例如如此制造，使得所述槽溝具有在橫截面中矩形的形狀或者具有帶有圓 形底部的矩形形狀，即U形(步驟102:蝕刻至少一個槽溝18)。
[0089] 在下一個方法步驟104中，在槽溝18的至少一個壁區段20處實現氧化物層22的產 生(步驟104:產生氧化物層22)。
[0090] 在下一個方法步驟106中實現氧化物層22的至少一個區段的去除，優選地在槽溝 18的底部38的區域中（步驟106:去除氧化物層22的至少一個區段）。
[0091] 在下一個方法步驟108中實現:在使用提高所述第二導電類型的導電性的摻雜物 并且以提高第二導電類型的導電性的摻雜物來摻雜半導體體積12的情況下產生第二導電 類型的半導體體積12,優選地在底部38的區域中（步驟108:產生半導體體積12)。
[0092] 在下一個方法步驟110中實現：以金屬（即例如以金屬層14的區段)或者第二導電 類型的多晶半導體材料41來填充至少一個槽溝18的剩余的體積的至少一部分(填充至少一 個槽溝18的剩余體積的一部分）；
[0093] 在下一個方法步驟112中實現:在第一導電類型的半導體體積12上在半導體體積 12的與導電的接觸材料28背離地相對置的第二側30上產生由第二導電類型的半導體材料 26制成的層(步驟112:在第一導電類型的半導體體積12上產生由第二導電類型的半導體材 料26制成的層）。
[0094] 在下一個方法步驟114中實現:在由第二導電類型的半導體材料26制成的層上以 及在填充槽溝18的剩余體積的至少一部分的金屬14a或者第二導電類型的多晶半導體材料 41上產生金屬層14(步驟114:產生金屬層14)。
[0095] 在下一個方法步驟116中實現導電的接觸材料28的產生，尤其是作為金屬層，并且 (可選地)實施補充的制造步驟，例如所述半導體裝置10的鍵合和/或封裝和/或接觸。例如， 所述半導體裝置10能夠在電極或構件接觸部處具有可焊接的金屬化部。根據本發明，具有 壓入殼體的實施方式也是可能的（步驟116:實施補充的制造步驟，例如半導體裝置10的鍵 合和/或封裝和/或接觸）。
[0096] 優選地，借助于圖3所描述的方法至少部分地借助于外延方法和/或借助于蝕刻方 法和/或借助于擴散方法和/或借助于離子注入方法來實施。
【主權項】
1. 一種具有溝槽型MOS勢皇肖特基二極管的半導體裝置（10)，其具有:第一導電類型的 半導體體積（12)，所述半導體體積（12)具有敷設有金屬層（14)的第一側（16)和在所述第一 側（16)中延伸的并且至少部分地以金屬（14、14a)和/或以第二導電類型的半導體材料(40; 41)填充的至少一個槽溝（18)，其中，所述槽溝（18)具有至少一個壁區段(20)，所述至少一 個壁區段至少局部地具有氧化物層(22)，其特征在于，位于所述槽溝（18)旁的、敷設有所述 金屬層（14)的第一側（16)的至少一個區域(24)具有位于所述金屬層（14)和所述半導體體 積(12)之間的、由所述第二導電類型的第一半導體材料(26)制成的層。2. 根據權利要求1所述的半導體裝置（10)，其中，所述半導體體積（12)具有至少兩個槽 溝（18)。3. 根據權利要求1或2所述的半導體裝置（10)，其中，所述至少一個槽溝（18)的底部 (38)的至少一個區域(36)以第二半導體材料(40)填充，其中，所述第二半導體材料(40)是 所述第二導電類型的半導體材料。4. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述至少一個槽溝 (18)的底部(38)的區域(36)借助于離子注入而轉換成所述第二導電類型的第二半導體材 料(40) 〇5. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述半導體體積（12) 的與敷設有所述金屬層（14)的第一側（16)背離地相對置的第二側(30)敷設有導電的接觸 材料(28)，其中，所述半導體體積（12)的與所述接觸材料(28)鄰接的部分體積(34)比所述 第一導電類型的其余的半導體體積(12)更強地摻雜。6. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述金屬層（14)逐區 段地或者通過所述氧化物層（22)或者通過由所述第二導電類型的第一半導體材料(26)制 成的層或者通過所述第二導電類型的第二半導體材料(40)與所述第一導電類型的半導體 體積(12)分離。7. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述第二導電類型的 第一半導體材料(26)具有在約10納米至約500納米的層厚度(27)。8. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述第二導電類型的 第一半導體材料(26)的摻雜濃度為每立方厘米體積約IO 16個原子至每立方厘米體積約IO17 個原子。9. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述至少一個槽溝 (18)的深度(42)為]^111(微米)至4以111，優選地為約2以1]1。10. 根據以上權利要求中至少一項所述的半導體裝置（10)，其中，所述槽溝（18)的深度 與在相應兩個槽溝（18)之間的凈間距(46)的比例為大于等于約2。11. 根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述第一導電類型相 應于η型摻雜的半導體材料并且所述第二導電類型相應于p型摻雜的半導體材料，或者其 中，所述第一導電類型相應于P型摻雜的半導體材料并且所述第二導電類型相應于η型摻雜 的半導體材料。12. -種用于制造具有溝槽型MOS勢皇肖特基二極管的半導體裝置（10)的方法，其特征 在于以下步驟： 產生第一導電類型的半導體體積（12)，其中，所述半導體體積（12)的部分體積(34)相 對強地慘雜； 在所述半導體體積(12)中蝕刻至少一個槽溝（18); 在所述槽溝（18)的至少一個壁區段(20)處產生氧化物層(22); 去除所述氧化物層（22)的至少一個區段，優選地在所述槽溝（18)的底部（38)的區域 (36)中； 優選地在所述底部（38)的區域(36)中在使用提高所述第二導電類型的導電性的摻雜 物并且以提高所述第二導電類型的導電性的摻雜物來摻雜所述半導體體積（12)的情況下 產生所述第二導電類型的半導體體積(12); 以金屬（Ha)或者所述第二導電類型的多晶半導體材料(41)填充所述至少一個槽溝 (18)的剩余體積的至少一部分； 在所述半導體體積（12)的與所述導電的接觸材料(28)背離的一側（16)上的所述第一 導電類型的半導體體積(12)上產生由第二導電類型的半導體材料(26)制成的層； 在由所述第二導電類型的半導體材料(26)制成的層上以及在填充所述槽溝（18)的剩 余體積的至少一部分的金屬(Ha)或者多晶半導體材料(41)上產生金屬層(14); 在所述半導體體積(12)的部分體積(34)處產生導電的接觸材料(28)，尤其是金屬層； 實施補充的制造步驟，如所述半導體裝置(10)的鍵合和/或封裝和/或接觸。
【文檔編號】H01L21/329GK105957864SQ201610130291
【公開日】2016年9月21日
【申請日】2016年3月8日
【發明人】N·曲, A·格拉赫
【申請人】羅伯特·博世有限公司