體襯底上制造的被隔離的三柵極晶體管的制作方法
【專利摘要】一種形成被隔離的三柵極半導體主體的方法，包括：對體襯底進行構圖，以形成鰭結構；在所述鰭結構周圍沉積絕緣材料；使所述絕緣材料凹陷，以暴露所述鰭結構的將用作所述三柵極半導體主體的部分；在所述鰭結構的被暴露部分上沉積氮化物蓋，以保護所述鰭結構的被暴露部分；以及執行熱氧化工藝，以氧化所述鰭結構位于所述氮化物蓋下方的未被保護部分。所述鰭結構的被氧化部分隔離受所述氮化物蓋保護的所述半導體主體。然后可以去除所述氮化物蓋。所述熱氧化工藝可以包括在大約900℃和大約1100℃之間的溫度下、在大約0.5小時和大約3小時之間的時間段內對所述襯底進行退火。
【專利說明】體襯底上制造的被隔離的三柵極晶體管
[0001 ]本申請為分案申請，其原申請的申請日是2008年6月30日，申請號為200880025190.5，發明名稱為“體襯底上制造的被隔離的三柵極晶體管”。
【背景技術】
[0002]在集成電路器件的制造中，隨著器件尺寸的持續減小，諸如三柵極晶體管的多柵極晶體管已經變得更流行。在常規工藝中，三柵極晶體管通常被制造在體硅襯底上，或被制造在絕緣體上硅襯底上。在一些情況下，由于體硅襯底的成本低并且由于其使得三柵極制造工藝的復雜度更小，所以體硅襯底是優選的。在其它情況下，由于三柵極晶體管的改善的短溝道特性，所以絕緣體上硅襯底是優選的。
[0003]在體硅襯底上，三柵極晶體管的制造工藝經常在將金屬柵電極的底部與晶體管主體(body) (8卩，鰭)的底部處的源極和漏極延伸尖端(extens1ntip)對準時遇到問題。當三柵極晶體管形成在體襯底上時，為了最佳的柵極控制且減小短溝道效應，需要正確的對準。例如，如果源極和漏極延伸尖端比金屬柵電極還要深，則可能發生穿通。或者，如果金屬柵電極比源極和漏極延伸尖端還要深，則結果可能會出現不期望的柵極蓋寄生。
[0004]因此，需要一種三柵極晶體管制造工藝，該工藝結合了體襯底所提供的制造的容易性以及絕緣體上硅襯底所提供的改善的短溝道效應。
【附圖說明】
[0005]圖1示出了常規三柵極器件。
[0006]圖2是根據本發明的實施方式形成被隔離的半導體主體的方法。
[0007]圖3至10示出了在執行圖2的工藝時形成的結構。
[0008]圖11是根據本發明的另一實施方式形成被隔離的半導體主體的方法。
[0009]圖12至14示出了在執行圖11的工藝時形成的結構。
【具體實施方式】
[0010]這里描述的是在體半導體襯底上制造具有改善的短溝道效應的三柵極晶體管的系統和方法。在以下描述中，將利用本領域技術人員為向其它本領域技術人員傳達其工作內容而通常采用的術語來描述示例性實施方式的各方面。然而，本領域技術人員將會明了，可以僅利用一些所述方面來實施本發明。出于解釋的目的，對具體的數量、材料和構造進行了闡述，以便對示例性實施方式有透徹的理解。然而，本領域的技術人員將會明了，可以在沒有這些具體細節的情況下實施本發明。在其它情況下，省略或簡化了公知特征，以免使示例性實施方式不清楚。
[0011]將以最有助于理解本發明的方式將各種操作依次描述為多個分立操作，然而，不應將描述的順序解釋為暗指這些操作必須是與順序有關的。具體而言，不必按照所呈現的順序來執行這些操作。
[0012]本發明的實施方式提供了一種在體半導體襯底上制造三柵極晶體管的工藝，其中所述三柵極晶體管被完全隔離，從而結合了簡單的體上三柵極工藝與絕緣體上硅上的三柵極的更好的短溝道特性。根據本發明的實施方式，用于三柵極晶體管的半導體主體形成在體襯底之外。該半導體主體還經常被稱為三柵極晶體管的“鰭”。接下來，利用氧化工藝在所述半導體主體下面制造氧化物層。所述氧化物層將所述半導體主體與所述體襯底隔離且減小結電容。
[0013]作為參考，圖1示出了常規三柵極晶體管100。如圖所示，三柵極晶體管100形成在諸如體硅襯底的體半導體襯底102上。三柵極晶體管100包括半導體主體104，該半導體主體104也被稱為三柵極晶體管100的鰭結構。半導體主體104通常由與體襯底102相同的材料形成。三柵極晶體管100還包括由諸如多晶硅或金屬的導電材料形成的金屬柵電極106。如圖所示，金屬柵電極106與半導體主體104的三個獨立的表面相鄰，從而形成晶體管的三個獨立的柵極。
[0014]源極區104A和漏極區104B形成在金屬柵電極106的相對側上的半導體主體104中。溝道區(未標記出)形成在源極和漏極區104A/B之間的半導體主體104中且在金屬柵電極106下方。如本領域技術人員所公知的，源極和漏極尖端延伸(未示出)可以形成在所述溝道區中。由于在介面108處半導體主體104并不與襯底102隔離，所以尖端延伸的底部與金屬柵電極106的底部的對準是至關重要的。如果所述尖端延伸向下穿透進入襯底102，或如果所述尖端延伸沒有穿透至半導體主體104的底部，則可能會產生短溝道效應問題。
[0015]圖2是根據本發明的實施方式在體襯底上形成被隔離的半導體主體的方法200。圖3至圖10示出了在執行方法200時形成的結構的截面圖。
[0016]方法200從提供體襯底開始，在所述體襯底上可以形成本發明的被隔離的半導體主體(圖2的202)。在本發明的實施方式中，所述體襯底可以由硅或硅合金形成。在另一實施方式中，所述體襯底可以包括諸如鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵的材料，以上任何一種材料均可以與硅結合。
[0017]所述體襯底包括由諸如氮化硅(例如，Si3N4)的材料形成的硬掩模層。可以利用常規工藝(例如化學氣相沉積工藝)在所述硅體襯底的頂表面上形成氮化硅硬掩模層。圖3示出了包括形成在其頂表面上的氮化硅層302的體襯底300的截面圖。
[0018]可以對所述硬掩模層進行蝕刻以形成經構圖的硬掩模層(204)。可以使用本領域技術人員公知的常規工藝對所述硬掩模層進行構圖，例如使用CHF3XH3F或CF4等離子體中的反應離子蝕刻或干法蝕刻的常規光刻工藝。在另一實施方式中，可以利用其它濕法或干法蝕刻工藝。然后可以將所述經構圖的硬掩模層用作掩模以對所述體襯底進行構圖，從而形成鰭結構(206)。可以使用本領域公知的常規工藝對所述體襯底進行構圖，例如利用NH4OH的濕法蝕刻工藝或利用HBrCl的干法蝕刻工藝。此外，在另一實施方式中，可以使用其它濕法或干法蝕刻工藝。該鰭結構可以用來形成半導體主體。圖4示出了體襯底300上的經構圖的硬掩模結構302A的截面圖。圖5示出了已經通過將所述經構圖的硬掩模結構302A用作掩模對體襯底300進行蝕刻而形成的鰭結構500的截面圖。
[0019]接下來，在所述鰭結構周圍沉積淺溝槽隔離(STI)材料(208)。在本發明的各種實施方式中，所述STI材料可以是絕緣材料，諸如電介質材料或另一氧化物材料。在一些實施方式中，可以將二氧化硅或S1F用作所述STI材料。可以使用諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)以及原子層沉積(ALD)的常規沉積工藝對所述STI材料進行沉積。圖6示出了已被鄰接鰭結構500沉積的STI材料600的截面圖。
[0020]然后，使所述STI材料凹陷以暴露所述鰭結構的一部分(210)。所述鰭結構的被暴露部分將最終成為用在三柵極器件中的被隔離的半導體主體。因此，所述STI材料凹陷以及所述鰭結構暴露的程度和深度對應于正在形成的所述被隔離的半導體主體的期望的厚度或高度。可以使用常規的工藝來使所述STI材料凹陷或對所述STI材料進行蝕刻，包括但是不限于使用氟化氫(HF)的濕法蝕刻工藝或使用CHF3、CH3F或干法蝕刻工藝。在另一實施方式中，可以使用其它濕法或干法蝕刻工藝。圖7示出了在STI材料600已經凹陷從而暴露出鰭結構500的一部分之后的STI材料600的截面圖。
[0021 ]接下來，在鰭結構500的被暴露部分上形成保護性的氮化物蓋(212)。所述鰭結構的先前被暴露部分現在包含在所述氮化物蓋之內并且被保護從而免受氧化。可以由與所述硬掩模材料相同的材料，例如氮化硅(例如，Si3N4)并且使用常規工藝來形成所述氮化物蓋。例如，諸如CVD、PVD或ALD的沉積工藝可以與諸如硅烷和氨的前體一起使用，以形成位于所述STI材料和所述鰭結構上的氮化物層。然后，可以使用諸如如上所述的那些蝕刻工藝對所述氮化物層進行蝕刻且在所述鰭結構上形成氮化物蓋。圖8示出了形成在鰭結構500上的氮化物蓋800的截面圖。
[0022]根據本發明的實施方式，現在執行熱氧化工藝，以氧化所述鰭結構的位于所述氮化物蓋的正下方但是不包含在氮化物蓋之內的部分(214)。換句話說，所述氧化工藝消耗了所述硅鰭的位于所述氮化物蓋的底部邊緣下方的未被保護部分，從而將硅轉換為氧化硅材料。所述鰭結構的受所述氮化物蓋保護的部分現在變得通過該新形成的氧化硅而與所述體襯底隔離。在本發明的實施方式中，可以通過在大約900 °C和大約1100 °C之間的溫度下、在大約0.5小時和大約3小時或更長時間之間的時間段內對襯底進行退火來執行所述熱氧化工藝。所述熱氧化工藝可以在包含02、H20、蒸汽和HCl中的一種或多種的氣氛中進行。
[0023]圖9示出了在一部分硅已經通過所述熱氧化工藝消耗掉之后的鰭結構500的截面圖。如圖所示，鰭結構500的受氮化物蓋800保護的部分現在形成為被隔離的半導體主體900。位于所述被隔離的半導體主體900的正下方的材料是在所述熱氧化工藝期間形成的氧化物層，通常為二氧化硅層。
[0024]在所述熱氧化工藝之后，可以將所述氮化物蓋從所述被隔離的半導體主體去除(216)。可以使用從硅去除氮化物的常規工藝，例如上述的常規濕法或干法蝕刻工藝。在一些實施方式中，由于磷酸對氧化物和硅兩者都具有高度的選擇性，所以可以使用利用磷酸的濕法蝕刻工藝。現在，被隔離的半導體主體900可以被用來形成相對于形成在體硅上的常規三柵極晶體管具有改善的短溝道效應的三柵極晶體管。
[0025]圖10示出了去除氮化物蓋800之后的被隔離的半導體主體900。半導體主體900與體襯底300隔離并且現在可以用作三柵極晶體管的半導體主體。從這一點開始可以使用常規三柵極制造工藝。
[0026]圖11是根據本發明的實施方式的形成被隔離的半導體主體的替代方法1100。所述方法1100在形成氮化物蓋之前與所述方法200相同(S卩，所述方法1100包括圖2的工藝202到212)0
[0027]在形成氮化物蓋后，執行所述STI材料的第二次凹陷(方法1100的1102)。在本實施方式中，使所述STI材料凹陷兩次，以暴露所述鰭結構在氮化物蓋之下的將被轉換為氧化物的部分。因此，所述STI材料凹陷的程度在這里將取決于被形成來隔離半導體主體的氧化物層的期望的厚度。使用氫氟酸的濕法蝕刻工藝或緩沖氧化物濕法蝕刻可以被用來使STI材料凹陷。圖12示出了在STI材料600已經被第二次凹陷從而暴露出鰭結構500在氮化物蓋800之下的部分之后的STI材料600的截面圖。
[0028]根據本發明的實施方式，現在執行熱氧化工藝，以氧化所述鰭結構在第二次STI凹陷期間被暴露的部分(1104)。所述氧化工藝消耗被暴露且不受所述氮化物蓋保護的硅，從而將所述硅轉換為氧化硅材料。在這里，因為所述硅被暴露，所以所述熱氧化工藝對所述硅具有更快的氧化速率，從而產生相對更薄且更好控制的氧化物。所述鰭結構受所述氮化物蓋保護的部分現在變得通過該新形成的氧化硅與所述體襯底隔離。如上所述，可以通過在大約900°C和大約1100°C之間的溫度下、在大約0.5小時和大約3小時或更長時間之間的時間段內對所述襯底進行退火來執行所述熱氧化工藝。所述熱氧化可以在包含02、H20、蒸汽和HCl中的一種或多種的氣氛中進行。
[0029]圖13示出了在硅的所暴露部分已經通過所述熱氧化工藝消耗從而形成氧化物層1300之后的鰭結構500的截面圖。如圖所示，鰭結構500受氮化物蓋800保護的部分現在形成被隔離的半導體主體900。處于所述被隔離的半導體主體900正下方的材料是在所述熱氧化工藝期間形成的氧化物層1300，通常為二氧化硅層。
[0030]在所述熱氧化工藝之后，現在從所述被隔離的半導體主體去除所述氮化物蓋(1106)。如上所述，可以使用從硅去除氮化物的常規工藝。所述被隔離的半導體主體900現在可以被用來形成相對于體硅上形成的常規三柵極晶體管具有改善的短溝道效應的三柵極晶體管。圖14示出了在去除了氮化物蓋800之后的被隔離的半導體主體900。同樣地，可以從這一點開始使用常規三柵極制造工藝。
[0031]因此，已經描述了在體襯底上形成被隔離的半導體主體的方法。根據本發明的實施方式，在半導體主體下方形成氧化物層提供了用于最佳柵極控制的柵極和源極/漏極尖端延伸的自對準。其它好處包括:簡化了源極和漏極尖端延伸所需的工程，減小了源極和漏極結電容，以及在有源三柵極晶體管器件下形成相對薄的隔離層，這相對于使用相對厚的隔離層的標準絕緣體上硅器件提供了改善的短溝道免疫性。另外，即使在初始晶圓是體硅的情況下，本發明的被完全隔離的半導體主體也能實現其它絕緣體上硅類型的應用，例如具有浮置主體的單器件存儲器(single device memory)。
[0032]以上對本發明的舉例說明的實施方式的描述(包括在說明書摘要中描述的內容)，并非旨在窮舉或將本發明限于所公開的精確形式。盡管在本文中為了說明的目的描述了本發明的【具體實施方式】和例子，但如本領域的技術人員將意識到的那樣，在本發明的范圍內各種等價的修改都是可能的。
[0033]可以依據以上詳細描述對本發明進行這些修改。在以下的權利要求書中使用的術語不應被視為將本發明限于在說明書和權利要求中所公開的【具體實施方式】。相反，本發明的范圍完全由以下權利要求書決定，應根據權利要求解釋的已確立原則來解釋權利要求書。
【主權項】
1.一種裝置，包括: 體襯底； 與所述體襯底直接接觸并且從所述體襯底延伸的鰭結構； 形成在所述鰭結構之上并且形成在所述體襯底之上的氧化物層，其中，所述氧化物層與所述鰭結構和所述體襯底兩者直接接觸，并且其中所述氧化物層的頂表面在所述鰭結構和所述體襯底上方基本上是平的；以及 半導體主體，形成在所述氧化物層上靠近并且與所述鰭結構對準，其中所述半導體主體和所述鰭結構都由與所述體襯底相同的材料形成，并且其中所述氧化物層將所述半導體主體與所述鰭結構隔離開。2.根據權利要求1所述的裝置，其中，所述材料包括硅。3.根據權利要求1所述的裝置，其中，所述材料包括與選自由鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵和銻化鎵構成的組中的第二材料構成合金的硅。4.根據權利要求1所述的裝置，其中，所述氧化物層包括二氧化硅。5.根據權利要求1所述的裝置，其中，所述氧化物層直接形成在所述半導體主體下方。6.根據權利要求1所述的裝置，其中所述氧化物層通過消耗一部分所述鰭結構的熱氧化工藝形成。7.—種裝置，包括: 體襯底； 與所述體襯底直接接觸并且從所述體襯底延伸的鰭結構； 形成在所述鰭結構頂部之上的氧化物層；以及 半導體主體，形成在所述氧化物層頂部之上，其中相對于所述氧化物層的直接設置在所述鰭結構和所述半導體主體之間的一部分，所述氧化物層在所述體襯底之上的一部分朝著所述體襯底凹陷。8.根據權利要求7所述的裝置，其中所述氧化物層通過消耗一部分所述鰭結構的熱氧化工藝形成。9.根據權利要求7所述的裝置，其中所述鰭結構包括硅、所述體襯底包括硅、所述半導體主體包括硅，并且所述氧化物層包括二氧化硅。10.根據權利要求7所述的裝置，其中所述氧化物層將所述半導體主體與所述體襯底隔離開。11.一種形成被隔離的半導體主體的方法，包括: 對體襯底進行構圖，以形成鰭結構； 在所述鰭結構周圍沉積絕緣材料； 使所述絕緣材料凹陷，以暴露所述鰭結構的一部分； 在所述鰭結構的被暴露部分上沉積氮化物蓋，以保護所述鰭結構的被暴露部分； 進行熱氧化工藝，以氧化所述鰭結構位于所述氮化物蓋下方的未被保護部分，從而使所述鰭結構的被保護部分與所述體襯底隔離；以及去除所述氣化物蓋。12.根據權利要求11所述的方法，其中，沉積所述絕緣材料包括使用選自由外延生長、CVD、PVD和ALD構成的組中的工藝來沉積二氧化硅。13.根據權利要求11所述的方法，其中，所述絕緣材料凹陷的深度對應于所述被隔離的半導體主體的期望高度。14.根據權利要求11所述的方法，其中，所述氮化物蓋包括氮化硅。15.根據權利要求11所述的方法，其中，所述熱氧化工藝包括在大約900°C和大約1100°C之間的溫度下、在大約0.5小時和大約3小時之間的時間段內對所述襯底進行退火。16.根據權利要求11所述的方法，其中，所述體襯底包括體硅襯底。17.根據權利要求11所述的方法，其中，使所述絕緣材料凹陷包括使用蝕刻工藝去除所述絕緣材料的一部分。
【文檔編號】H01L21/336GK105938853SQ201610262388
【公開日】2016年9月14日
【申請日】2008年6月30日
【發明人】R·里奧斯, J·T·卡瓦列羅斯, S·M·塞亞
【申請人】英特爾公司