基于氮化硅應力薄膜與尺度效應的SiN埋絕緣層上晶圓級單軸應變Si的制作方法
【專利摘要】本發明公開了一種基于氮化硅應力薄膜與尺度效應的SiN埋絕緣上層晶圓級單軸應變Si的制作方法，其實現步驟為：清洗SOI晶圓，并注入He離子；在離子注入后的SOI晶圓頂層上淀積?1GPa以上的壓應力SiN薄膜或1GPa以上的張應力SiN薄膜，并刻蝕SiN薄膜成條形陣列；對帶有SiN薄膜陣列的SOI晶圓進行退火；腐蝕去除SOI晶圓表面上的SiN薄膜陣列，得到氮化硅埋絕緣層晶圓級單軸應變SOI材料。本發明利用SiN埋絕緣層在條形SiN薄膜陣列作用下的單軸拉伸或單軸壓縮塑性形變在頂層Si引入應變，與現有半導體工藝兼容，可用于制作高溫、超高速、抗輻照及大功率半導體器件和集成電路。
【專利說明】
基于氮化硅應力薄膜與尺度效應的S i N埋絕緣層上晶圓級單軸應變Si的制作方法
技術領域
[0001]本發明屬于微電子技術領域，涉及半導體襯底材料制作工藝技術，具體的說是一種基于SiN埋絕緣層上晶圓級單軸應變Si材料的制作方法，可制作用于高溫、超高速、低功耗、抗輻照半導體器件與集成電路所需的高性能SOI晶圓。
【背景技術】
[0002]目前，Si集成電路已發展到了極大規模的納米技術時代，但現有的體Si材料及工藝已達到其物理極限，無法滿足先進的CMOS器件及集成電路對高速、高頻和低壓低功耗的需求。而應變Si的電子和空穴迀移率，理論上將分別是體Si的2倍和5倍，可大大提升器件與電路的頻率和速度。然而Si集成電路和應變Si集成電路均存在漏電的問題，導致器件和電路性能下降。
[0003]SOI，即絕緣層上硅，是一種具有“Si/絕緣層/Si”三層結構的新型Si基半導體材料，SOI晶圓的埋絕緣層通常是S12,其熱導率僅為硅的百分之一，阻礙了 SOI在高溫、大功率方面的應用；其介電常數僅為3.9，易導致信號傳輸丟失，也阻礙了SOI材料在高密度、高功率集成電路中的應用。用SiN取代S12,其SOI具有更好的絕緣性和散熱性，已廣泛應用在高溫、大功耗、高功率集成電路中。與體Si技術相比，SiN埋絕緣層SOI具有功耗低、集成密度高、寄生電容小、抗輻照能力強等優勢，在要求低功耗、抗輻的領域擁有廣泛應用。但是由于目前集成電路進入納米技術時代，而SOI本身的迀移率較低，無法滿足現在高速集成電路的需求。
[0004]將應變Si與SOI相結合，產生的應變SOI材料，既可以克服Si集成電路的漏電，又能顯著提高SOI晶圓的電子迀移率和空穴迀移率，而且與現有Si工藝兼容，是高速、低功耗集成電路的優選工藝，已成為21世紀延續摩爾定律的關鍵技術。現有的應變SOI材料分為雙軸應變SOI和單軸應變SOI。
[0005]雙軸應變S0I，通常采用智能剝離加鍵合的工藝方法，即在弛豫的SiGe層上外延應變Si層，再轉移至絕緣層上形成應變SOI。由于形成的頂層應變Si層為雙軸應變，而雙軸應變對載流子迀移率的提升隨著電場升高而退化。
[0006]中國科學院上海微系統與信息技術研究所、上海新傲科技股份有限公司提出一種絕緣體上應變硅制備方法(CN101916741A)，是將SOI的頂層硅熱氧化減薄至10-30nm形成超薄的頂層娃層，然后在超薄的頂層娃層上外延Si1-xGex應變層，Si1-xGex應變層的厚度不超過其臨界厚度;進行離子注入，選擇合適的能量，使離子注入到埋氧層和襯底硅層的界面;進行退火工藝，形成弛豫的SinGex層，同時，頂層硅層受到拉伸的應力，離子注入使得埋氧層和襯底硅層的界面疏松，最終形成應變硅層;將剩余弛豫的SipxGex應變層移除，得到全局雙軸應變SOI材料。該發明缺點是制作過程中有Ge擴散問題、應變量小等。
[0007]相對于雙軸應變SOI，單軸應變對載流子迀移率的提升不隨電場的升高而退化，而且在相同的應變量下，單軸應變對載流子迀移率的提升高于雙軸應變對載流子迀移率的提升。
[0008]飛思卡爾半導體公司于2007年提出厚應變SOI襯底中的工程應變(CN101454894B)，采用雙軸全局應變SOI材料，在其第四個區域上淀積SiN或S12條形掩蔽膜，對雙軸應變硅層進行離子注入非晶化，去除掩蔽圖形后退火，消除雙軸應變其中一個方向的應變的方法，形成全局單軸應變SOI。但是該方法需利用經過工藝加工形成的全局雙軸應變SOI，工藝成本高;形成的全局單軸應變SOI的應變量來源于原有的雙軸應變，受到所采用的全局雙軸應變SOI應變量的限制。
[0009]2011年西安電子科技大學獲得的一種采用機械彎曲并在彎曲狀態下退火制作SiN埋絕緣層圓片級單軸應變SOI材料的新方法專利(CN201110361527.3)，用以制作SiN埋絕緣層晶圓級全局單軸應變SOI材料，其主要工藝如圖1所示，步驟如下:
[0010]1、將SOI晶圓頂層硅層向上放置在弧形彎曲臺上，其彎曲方向與〈110〉或〈100〉方向平行。
[0011]2、彎曲臺上的兩根圓柱形水平壓桿分別放置在SOI晶圓片兩端，用圓柱形水平壓桿使SOI晶圓與弧形臺面完全貼合。
[0012]3、在溫度200 0C至1250 V的退火爐中退火1.5小時至10小時，使SiN埋絕緣層在此過程中發生塑性形變。
[0013]4、卸下SOI晶圓恢復原狀后，由于SiN埋絕緣層的塑形形變，形成頂層全局單軸應變硅層。
[0014]但是該方法存在以下幾個缺點:I)與傳統集成電路工藝兼容性差:為了獲得不同應變量的SOI，該方法需要額外制作對應的不同曲率半徑的彎曲臺，且所制作的彎曲臺需要兼容現有退火設備。2)可靠性較差:該工藝方法需使用壓桿施加機械外力使SOI晶圓彎曲，會在頂層硅中引入缺陷；SSOI晶圓彎曲度過大，會造成圓片碎裂。3)由于擔心SOI晶圓碎裂，所以機械彎曲的彎曲度不能過大，這就限制了在頂層硅中引入的應變量的大小，所能實現的應變量較小。
【發明內容】
[0015]本發明的目的在于針對上述現有技術的不足，提出一種基于氮化硅應力薄膜與尺度效應的SiN埋絕緣層上晶圓級單軸應變Si的制作方法，以降低應變SOI晶圓的制作工藝復雜度和成本，提高單軸應變SOI的應變量，進而提高載流子的迀移率，滿足高溫、超高速、低功耗、抗輻照器件與集成電路對應變SOI晶圓的要求。
[0016]為實現上述目的，本發明的技術方案包括如下:
[0017](I)對絕緣層上硅SOI晶圓進行清洗，該SOI晶圓包括頂層Si層、SiN埋絕緣層和Si襯底三層結構；
[0018](2)對清洗過的SOI晶圓進行He離子注入，即He將離子注入到SOI晶圓的SiN埋絕緣層與Si襯底界面處；
[0019](3)在離子注入后的SOI晶圓頂層Si上采用PECVD等工藝淀積-1GPa以上的壓應力SiN薄膜或IGPa以上的張應力SiN薄膜；
[0020](4)利用半導體光刻和干法刻蝕工藝，對SiN薄膜進行條形圖形化，形成條寬和間距均為0.Um?0.2μπι的條形SiN薄膜陣列，用以消除寬度方向的應力，得到只有長度方向應力的氮化硅壓應力條或張應力條，使頂層Si層和SiN埋絕緣層發生整體的拉伸形變，進而導致SOI晶圓轉變為晶圓級的單軸張應變SOI或單軸壓應變SOI;
[0021](5)對頂層Si表面形成條形SiN薄膜陣列的SOI晶圓進行退火，使SiN薄膜的應力進一步增強，并使SiN埋絕緣層發生塑性形變，保證SiN薄膜去除后頂層Si層應力不消失；
[0022](6)通過濕法腐蝕去除SOI晶圓表面上的條形SiN薄膜陣列，最終得到SiN埋絕緣層晶圓級單軸張應變SOI或單軸壓應變材料。
[0023]本發明具有如下優點:
[0024]1、本發明的晶圓級單軸應變SOI的制作，可通過PECVD工藝淀積、圖形光刻、刻蝕等現有的常規Si工藝實現，工藝簡單，不需要額外定制工藝所需設備。
[0025]2、本發明通過將高應力SiN條形陣列引入晶圓級單軸應變，不需要對SOI施加機械外力，從而防止了圓片發生彎曲，避免了頂層硅中的缺陷產生和圓片碎裂，提高了成品率。
[0026]3、本發明由于采用高應力SiN條形陣列，能直接引入晶圓級的單軸應變，故可采用普通SOI晶圓來制作單軸全局應變SOI材料，而非雙軸應變SOI晶圓，降低了工藝成本。
[0027]4、本發明通過條形SiN條形陣列的單軸應力使頂層Si層和SiN埋絕緣層發生整體的單軸拉伸形變或單軸壓縮來引入應變，因此應變量大小可隨SiN薄膜淀積工藝變化而變化。
[0028]5、本發明采用氮化硅埋層，相對于二氧化硅埋層，散熱性好，適用于制造高溫、大功率半導體器件與集成電路。
【附圖說明】
[0029]圖1為現有晶圓級單軸應變SOI晶圓的工藝流程圖。
[0030]圖2為本發明的SiN埋絕緣層上晶圓級單軸應變Si工藝流程圖。
[0031]圖3為本發明中淀積在頂層Si層上的條形SiN薄膜陣列的俯視圖。
【具體實施方式】
[0032]本發明的技術原理如下:
[0033]本發明根據離子注入工藝原理，將He離子注入到SiN埋絕緣層與襯底Si層的界面處，會導致SiN埋絕緣層和襯底Si層的界面結合變得疏松，以使SiN埋絕緣層及其上的頂層Si層在淀積高應力SiN薄膜后容易發生相應的應變。又根據材料力學的尺度效應原理，通過半導體工藝技術制作寬度和間距均為120nm?220nm的條形SiN薄膜陣列，使得條形寬度方向的應力釋放，而沿條形長度方向的應力大小不發生變化，從而使條形SiN薄膜陣列擁有單軸壓應力或單軸張應力，以在頂層Si層和SiN埋絕緣層中引入單軸張應變或單軸壓應變。在退火過程中，條形SiN薄膜陣列的應力會進一步增強，并同時導致SiN埋絕緣層產生拉伸或壓縮的塑性形變，而頂層Si仍處于彈性形變。當去除條形SiN薄膜陣列后，由于SiN埋絕緣層拉伸或壓縮的塑性形變作用，導致頂層Si發生單軸張應變或單軸壓應變，最終形成擁有應變頂層Si層的晶圓級單軸應變SOI。
[0034]SiN埋絕緣層SOI晶圓包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同規格，其頂層Si層厚度為100?500nmo
[0035]參照圖2，本發明給出基于氮化硅應力薄膜與尺度效應的SiN埋絕緣層上晶圓級單軸應變Si的制作方法的三個實施例，即制備3英寸、4英寸、5英寸的SiN埋絕緣層單軸應變SOI晶圓材料，不同規格的SiN埋絕緣層SOI晶圓均包括三層結構:Si襯底3、SiN埋絕緣層2和頂層Si層I，如圖2a所示。其中:
[0036]3英寸SiN埋絕緣層SOI晶圓，其Si襯底的厚度為675ym，SiN埋絕緣層的厚度為500nm，頂層Si層的厚度為120nm;
[0037]4英寸SiN埋絕緣層SOI晶圓，其Si襯底的厚度為675ym，SiN埋絕緣層的厚度為500nm，頂層Si層的厚度為250nm;
[0038]5英寸SiN埋絕緣層SOI晶圓，其Si襯底的厚度為675ym，SiN埋絕緣層的厚度為500nm，頂層Si層的厚度為500nmo
[0039]實施例1，制備3英寸SiN埋絕緣層單軸張應變SOI晶圓材料。
[0040]步驟1:選用3英寸SiN埋絕緣層SOI晶圓并對其進行清洗。
[0041](1.1)使用丙酮和異丙醇對所選的SOI晶圓交替進行超聲波清洗，以去除襯底表面有機物污染；
[0042](1.2)配置1: 1:3的氨水、雙氧水、去離子水的混合溶液，并加熱至120°C，將SOI晶圓置于此混合溶液中浸泡12分鐘，取出后用大量去離子水沖洗，以去除SOI晶圓表面無機污染物；
[0043](1.3)將SOI晶圓用HF酸緩沖液浸泡2分鐘，去除表面的氧化層。
[0044]步驟2:對Si襯底3和SiN埋絕緣層2界面4進行離子注入。
[0045]對已清洗的SOI晶圓進行離子注入，以使Si襯底3和SiN埋絕緣層2界面4疏松，如圖213所示。
[0046]離子注入的工藝條件是:注入的離子為He離子，注入劑量為1.2E14cm—2，注入能量60Kevo
[0047]步驟3:在頂層Si層I上淀積壓應力SiN薄膜5。
[0048]采用PECVD等離子增強化學氣相淀積工藝，在已完成離子注入的SOI晶圓的頂層Si層I的表面淀積厚度為0.7μπι，應力為-1GPa的壓應力SiN薄膜5，如圖2c所示。
[0049]淀積的工藝條件是:高頻HF功率為0.15KW，低頻LF功率為0.85KW，高純SiH4流量為0.42slm，高純NH3流量為1.6slm，高純氮氣流量為1.7slm，反應室壓強為2.3Torr，反應室溫度為400°C。
[0050]步驟4:利用半導體光刻和刻蝕技術，刻蝕壓應力SiN薄膜5，形成條形SiN薄膜陣列6，如圖2(1所示。
[0051](4.1)在壓應力SiN層5上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.22μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.22μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列；
[0052](4.2)采用反應離子刻蝕RIE工藝，在反應腔壓強為4Pa，反應室溫度為40°C，基片溫度為5°C，13.56MHz高頻射頻功率為400W，刻蝕氣體CHF4流量為30sccm，02氣體流量為3sccm的條件下，對淀積在SOI晶圓頂層Si層上的壓應力SiN薄膜5進行刻蝕，形成寬度為
0.22μπι的條形SiN薄膜陣列6，用以消除寬度方向的應力，得到只有長度方向應力的氮化硅應力條，得到的帶有SiN薄膜陣列6的SOI晶圓俯視圖如圖3所示；
[0053](4.3)去除條形SiN薄膜陣列6上的光刻膠。
[0054]步驟5:對帶有條形SiN薄膜陣列6的SOI晶圓進行退火，如圖2e所示。
[0055]為了進一步增強條形SiN薄膜陣列6的應力，致使SiN埋絕緣層2產生拉伸的塑性形變，需對頂層Si層I表面形成條形SiN薄膜陣列6的SOI晶圓進行退火，退火的工藝條件如下:
[0056]升溫速率為4°C/min，溫度為360°C，在惰性氣體Ne下退火3.5小時，降溫速率4°(:/min0
[0057]步驟6:去除SOI晶圓頂層Si層I表面的條形SiN薄膜陣列6，如圖2f所示。
[0058]把淀積了條形SiN薄膜陣列6的SOI晶圓放入體積分數為85%的磷酸溶液中，在150°C下進行4分鐘的濕法刻蝕，最終得到具有應變頂層Si層7的單軸張應變SOI晶圓材料。
[0059]實施例2，制備4英寸SiN埋絕緣層單軸壓應變SOI晶圓材料。
[0060]步驟一:選用4英寸SiN埋絕緣層SOI晶圓并對其進行清洗。
[0061 ]本步驟的實現與實施例1的步驟I相同。
[0062]步驟二:對已清洗的SOI晶圓注入劑量為1.2E15cm—2，能量120Kev的He離子，以使Si襯底3和SiN埋絕緣層2界面4疏松，如圖2b所示。
[0063]步驟三:采用PECVD等離子增強化學氣相淀積工藝，在已完成離子注入的SOI晶圓的頂層Si層I表面淀積厚度為1.0ym，應力為1.1GPa的張應力SiN薄膜5，如圖2c所示。
[0064]淀積的工藝條件是:高頻HF功率為1.1KW，低頻LF功率為0.29KW，高純SiH4流量為
0.29slm，高純NH3流量為1.7slm，高純氮氣流量為0.9slm，反應室壓強為3.1Torr，反應室溫度為400°C。
[0065]步驟四:利用半導體光刻和刻蝕技術，刻蝕張應力SiN薄膜5，形成條形SiN薄膜陣列6，如圖2d所示。
[0066](4a)在張應力SiN層5上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.16μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.16μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列；
[0067](4b)采用反應離子刻蝕RIE工藝，對淀積在SOI晶圓頂層Si層上的張應力SiN薄膜5進行刻蝕，形成寬度為0.16μπι的條形SiN薄膜陣列6，用以消除寬度方向的應力，得到只有長度方向應力的氮化硅應力條，得到的帶有SiN薄膜陣列6的SOI晶圓俯視圖如圖3所示，反應離子刻蝕RIE工藝條件與實施例1中的步驟(4.1)相同；
[0068](4c)去除條形SiN薄膜陣列6上的光刻膠。
[0069]步驟五:對頂層Si層I表面形成條形SiN薄膜陣列6的SOI晶圓進行退火，如圖2e所示，即在升溫速率為4 °C/min，溫度為410 °C的條件下在惰性氣體Ar中退火3小時，再以4°C /min的速率降溫。在退火過程中，條形SiN薄膜陣列6的應力會進一步增強，導致SiN埋絕緣層2產生壓縮的塑性形變。
[0070]步驟六:去除SOI晶圓頂層Si層I表面的條形SiN薄膜陣列6，如圖2f所示。
[0071 ]把淀積了條形SiN薄膜陣列6的SOI晶圓放入體積分數為85%的磷酸溶液中，在180°C下進行8分鐘的濕法刻蝕，最終得到具有應變頂層Si層7的單軸壓應變SOI晶圓材料。
[0072]實施例3，制備5英寸SiN埋絕緣層單軸張應變SOI晶圓材料。
[0073]步驟A:選用5英寸SiN埋絕緣層SOI晶圓并對其進行清洗。
[0074]本步驟的實現與實施例1的步驟I相同。
[0075]步驟B:離子注入。
[0076]對已清洗的SOI晶圓進行劑量為1.2E16cm—2、能量為180Ke的He離子注入，以使Si襯底3和SiN埋絕緣層2界面4疏松，如圖2b所示。
[0077]步驟C:淀積高壓應力SiN薄膜5。
[0078]采用PECVD等離子增強化學氣相淀積工藝，在完成離子注入后的SOI晶圓的頂層Si層I表面淀積厚度為I.3μπι，應力為I.3GPa的壓應力SiN薄膜5，如圖2c所示。
[0079]淀積工藝條件如下:
[0080]高頻HF功率為0.45KW，
[0081 ] 低頻LF功率為0.55KW，
[0082]高純SiH4 流量為 0.18slm，
[0083]高純NH3 流量為 2.0slm，
[0084]高純氮氣流量為2.3s Im，
[0085]反應室壓強為3.3Torr，
[0086]反應室溫度為400 °C。
[0087]步驟D:利用半導體光刻和刻蝕技術，刻蝕壓應力SiN薄膜5，形成條形SiN薄膜陣列6，如圖2(1所示。
[0088](Dl)在壓應力SiN層5上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.12μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.12μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列；
[0089](D2)采用反應離子刻蝕RIE工藝，對淀積在SOI晶圓頂層Si層上的壓應力SiN薄膜5進行刻蝕，形成寬度為0.12μπι的條形SiN薄膜陣列6，用以消除寬度方向的應力，得到只有長度方向應力的氮化硅應力條，得到的帶有SiN薄膜陣列6的SOI晶圓俯視圖如圖3所示，反應離子刻蝕RIE工藝條件與實施例1的步驟(4.1)相同；
[0090](D3)去除條形SiN薄膜陣列6上的光刻膠。
[0091]步驟Ε:對頂層Si層I表面形成條形SiN薄膜陣列6的SOI晶圓進行退火，如圖2e所不O
[0092]先在升溫速率為4°(:/1^11，溫度為460°(:的條件下在惰性氣體他中退火2.5小時;再以4°C/min的速率降溫至室溫。
[0093]在退火過程中，條形SiN薄膜陣列6的應力會進一步增強，導致SiN埋絕緣層2產生拉伸的塑性形變。
[0094]步驟F:去除SOI晶圓頂層Si層I表面的條形SiN薄膜陣列6，如圖2f所示。
[0095]把淀積了條形SiN薄膜陣列6的SOI晶圓放入體積分數為85%的磷酸溶液中，在200°C下進行9分鐘的濕法刻蝕，最終得到具有應變頂層Si層7的單軸張應變SOI晶圓材料。
【主權項】
1.基于氮化硅應力薄膜與尺度效應的SiN埋絕緣層上晶圓級單軸應變Si的制作方法，包括如下步驟: (1)對絕緣層上硅SOI晶圓進行清洗，該SOI晶圓包括頂層Si層、SiN埋絕緣層和Si襯底三層結構； (2)對清洗過的SOI晶圓進行He離子注入，S卩He將離子注入到SOI晶圓的SiN埋絕緣層與Si襯底界面處； (3)在離子注入后的SOI晶圓頂層Si上采用PECVD等工藝淀積-1GPa以上的壓應力SiN薄膜或-1GPa以上的張應力SiN薄膜； (4)利用半導體光刻和干法刻蝕工藝，對SiN薄膜進行條形圖形化，形成條寬和間距均為0.Ιμπι?0.2μπι的條形SiN薄膜陣列，用以消除寬度方向的應力，得到只有長度方向應力的氮化硅壓應力條或張應力條，使頂層Si層和SiN埋絕緣層發生整體的拉伸形變，進而導致SOI晶圓轉變為晶圓級的單軸張應變SOI或單軸壓應變SOI; (5)對頂層Si表面形成條形SiN薄膜陣列的SOI晶圓進行退火，使SiN薄膜的應力進一步增強，并使SiN埋絕緣層發生塑性形變，保證SiN薄膜去除后頂層Si層應力不消失； (6)通過濕法腐蝕去除SOI晶圓表面上的條形SiN薄膜陣列，最終得到SiN埋絕緣層晶圓級單軸張應變SOI或單軸壓應SOI變材料。2.根據權利要求1所述的方法，其中步驟(I)中的SiN埋絕緣層SOI晶圓，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸、16英寸的不同規格，其頂層Si層厚度為100?500nm。3.根據權利要求1所述的方法，其中步驟(I)中對SiN埋絕緣層SOI晶圓進行清洗，其步驟如下: (Ia)使用丙酮和異丙醇對SOI晶圓交替進行超聲波清洗，以去除襯底表面有機物污染； (Ib)配置1: 1:3的氨水、雙氧水、去離子水的混合溶液，并加熱至120°C，將SOI晶圓置于此混合溶液中浸泡12分鐘，取出后用大量去離子水沖洗，以去除SOI晶圓表面無機污染物； (Ic)將SOI晶圓用HF酸緩沖液浸泡2分鐘，去除表面的氧化層。4.根據權利要求1所述的方法，其中步驟(2)中的離子注入，采用He離子，其注入劑量從1.2E14cm—2?1.2E16cm—2變化，注入能量根據頂層Si層厚度的不同從60Kev?180Kev變化。5.根據權利要求1所述的方法，其中步驟(3)在頂層Si上淀積壓應力SiN層的工藝，采用等離子體化學氣相淀積PECVD工藝，其參數如下: 高頻功率HF為0.15KW?0.45KW; 低頻功率LF從0.55KW?0.85KW； 高純SiH4流量0.18sIm?0.42sIm，高純冊3流量1.6sIm?2.0slm，高純氮氣流量1.7slm?2.3slm； 反應室壓強2.3Torr?3.3Torr ； 反應室溫度400 °C; 淀積厚度0.7μηι?1.3μηι。6.根據權利要求1所述的方法，其中步驟(3)在頂層Si上淀積張應力SiN層的工藝，采用等離子體化學氣相淀積PECVD工藝，其參數如下: 高頻功率HF為1.0KW?1.2KW; 低頻功率LF從0.19KW?0.39KW； 高純SiH4流量0.19slm?0.39slm，高純NH3流量1.6slm?1.8slm，高純氮氣流量0.7slm?I.Islm; 反應室壓強2.8Torr?3.2Torr ； 反應室溫度400 °C; 淀積厚度0.7μηι?1.Ιμπι。7.根據權利要求1所述的方法，其特征在于步驟(4)中使用光刻和反應離子刻蝕RIE工藝方法將SiN層刻蝕成條狀陣列，按如下步驟進行: (4a)在SiN層上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.12μπι?0.22μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.12μηι?0.22μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN層上形成條狀光刻膠掩蔽膜陣列； (4b)采用反應離子刻蝕RIE工藝刻蝕掉淀積在SOI晶圓頂層Si上的無光刻膠掩蔽膜區域，即曝光區域下的SiN，留下條狀光刻膠掩蔽膜下的SiN，得到寬度和間距均為0.12μπι?0.22μπι的SiN條狀陣列； (4c)去除條狀光刻膠掩蔽膜，僅留下SiN條狀陣列。8.根據權利要求1所述的方法，其中步驟(5)中的退火，其工藝條件是:溫度:360°C?460 °C，時間:2.5?3.5小時，環境:He、Ne、Ar或它們的混合物。9.根據權利要求1所述的方法，其中步驟(6)中的濕法刻蝕去除SiN薄膜，是采用體積分數為85 %的磷酸溶液，在溫度為150 0C?200 0C下進行5?20分鐘的刻蝕。
【文檔編號】H01L21/762GK105938812SQ201610446075
【公開日】2016年9月14日
【申請日】2016年6月20日
【發明人】郝躍, 戴顯英, 祁林林, 苗東銘, 焦帥, 梁彬
【申請人】西安電子科技大學