基于非晶化與尺度效應的晶圓級單軸應變soi的制作方法
【專利摘要】本發明公開了一種基于非晶化與尺度效應的晶圓級單軸應變SOI的制作方法。其實現步驟是：1)在清洗后的SOI晶圓頂層Si層上淀積SiO2層；2)對頂層Si層進行離子注入形成非晶化層，并去除非晶化層上的SiO2層；3)在頂層Si層上淀積張應力或壓應力SiN薄膜后將SiN薄膜刻蝕成條狀，得到單軸張應力SiN條狀陣列或單軸壓應力SiN條狀陣列，并對該SOI晶圓進行退火，使非晶化層再結晶，使SiO2埋絕緣層發生塑性形變；4)刻蝕掉SiN條狀陣列，得到晶圓級單軸應變SOI。本發明可靠性高、成本低、應變大小可控、無Ge雜質擴散、成品率高、平整度高、應變量大，可用于制作晶圓級單軸應變SOI材料。
【專利說明】
基于非晶化與尺度效應的晶圓級單軸應變SOI的制作方法
技術領域
[0001]本發明屬于微電子技術領域，涉及半導體材料制作工藝技術，特別是一種晶圓級單軸應變SOI材料的制作方法，可用于制作超高速、低功耗、抗輻照半導體器件與集成電路所需的高性能SOI晶圓。
【背景技術】
[0002]隨著Si基半導體器件制造工藝的發展，特征尺寸的持續縮小正面臨著巨大的挑戰，即持續的特征尺寸的縮小會導致寄生電容的增加、短溝效應的惡化、熱載流子的退變、漏電較嚴重等，導致器件性能下降。
[0003]SOI，即絕緣層上硅是一種具有“Si/絕緣層/Si”三層結構的新型Si基半導體材料，其與體Si相比，具有速度高、功耗低、集成密度高、寄生電容小、抗輻照能力強、工藝簡單的優勢，在低功耗、抗輻照等器件與電路領域被廣泛應用。但SOI材料的載流子迀移率較低，無法滿足目前高速集成電路的需求。
[0004]利用應變Si與SOI生成的應變SOI材料既克服了體Si與SOI材料的缺點又具有較高的載流子迀移率，是高速、低功耗、抗輻照集成電路的優選工藝，已成為21世紀延續摩爾定律的關鍵技術。應變SOI分為單軸應變SOI和雙軸應變SOI，其中:
[0005]雙軸應變SOI具有兩個方向的應變量，其在高電場下載流子迀移率的提升會隨著電場的增加而退化。
[0006]單軸應變SOI僅具有一個方向的應變量，相較于雙軸應變SOI，其載流子迀移率的提升不隨電場的增加而退化，且在相同應變量下，單軸應變對載流子迀移率的提升高于雙軸應變。
[0007]目前，應變SOI制造技術大多數都是利用SiGe外延生長應變Si層的制造方法，即在馳豫的SiGe層上外延應變Si層，再通過鍵合和智能剝離轉移至絕緣層上形成應變SOI。但該方法的主要缺點是僅能引入雙軸張應變、Ge雜質易擴散、粗糙度高、制作成本高、散熱性差、引入的應力較小等。
[0008]2008年國際商業機器公司提出應變SOI襯底的制造方法和在其上制造CMOS器件的方法(CN200810002269)，是利用高應力的SiN薄膜在非晶硅層上形成犧牲應變結構，犧牲應變結構可以是拉伸或壓縮應變結構，當具有犧牲應變結構的晶圓被適當退火時，它的應變特性會轉移到退火過程中再結晶的頂層應變硅層中，形成全局雙軸應變硅層。該發明的缺點是:僅能制作雙軸應變SOI材料。
[0009]2011年西安電子科技大學獲得的一種采用機械彎曲并在彎曲狀態下退火制作晶圓級單軸應變SOI材料的新方法專利(CN201110361512)。是將SOI頂層硅層向上放置在弧形彎曲臺上，用圓柱形機械壓桿使SOI晶圓與弧形臺面完全貼合，在溫度200°C至1250°C的退火爐中進行退火，使S12埋絕緣層發生塑性形變，頂層Si層和襯底發生彈性形變。機械壓桿卸下后，SOI晶圓恢復原狀，由于S12埋絕緣層的塑性形變對頂層Si層有拉持作用，使得頂層Si層薄膜保持相應的應變，從而形成晶圓級單軸應變SOI。該發明的缺點:需要將SOI晶圓彎曲，易破碎、SO I片彈回后平整度低、成品率低。
[0010]2010年，中國科學院上海微系統與信息技術研究所、上海新傲科技股份有限公司獲得的一種制備雙軸應變SOI的方法專利(CN101916741A)。是將SOI的頂層硅熱氧化減薄至10-30nm形成超薄的頂層娃層，然后在超薄的頂層Si層上外延Si1-xGex應變層，Si1-xGex應變層的厚度不超過其臨界厚度;進行離子注入，選擇合適的能量，使離子注入到埋氧層和襯底硅層的界面;進行退火工藝，形成弛豫的Si1-Aex層，同時，頂層硅層受到拉伸的應力，離子注入使得埋氧層和襯底硅層的界面疏松，最終形成應變硅層;將剩余弛豫的Si1-Aex應變層移除，得到全局雙軸應變SOI材料。該發明缺點:僅能形成雙軸應變SOI晶圓、在制作過程中有Ge擴散問題、應變量小。
[0011]2007年飛思卡爾半導體公司提出的厚應變SOI襯底中的工程應變專利(CN200780019691)中將SOI分成四個區，在第四區域沿著晶體管寬度方向上進行條狀非晶化以消除晶體管長度方向的應變，保留寬度方向上的應變，從而得到局部區域單軸應變。如圖1所示其工藝步驟如下:
[0012]I)選取頂層Si層為雙軸張應變的SOI晶圓；2)將SOI片的頂層Si層分為四個區域；
3)在第一區域上淀積掩蔽層，在第四區域上進行條狀掩膜;4)對頂層Si層進行離子注入非晶化;5)去除掩蔽層;6)淀積S12層;7)在頂層Si層上淀積張應變SiN層;8)刻蝕掉第三區域以外的SiN層;9)退火使非晶半導體再結晶；10)去除掉第三區域的SiN層；11)去除掉S12層。
[0013]該發明的缺點:1.必須使用具有雙軸應變的SOI晶圓，成本較高。2.頂層Si層中的應變大小固定，在后續的工藝步驟中不可調整。3.該方法得到的單軸應力是消除一個應力分量得到，應力較小。4.SOI應變的性質為張應變僅能提高電子的迀移率，不能提高空穴的迀移率。
【發明內容】
[0014]本發明的目的在于針對上述現有技術的不足，提出了一種基于非晶化與尺度效應的晶圓級單軸應變SOI的制作方法，以降低晶圓級單軸應變SOI制作成本，增加應變量，消除Ge雜質擴散，提高載流子迀移率。
[0015]本發明的技術方案是這樣實現的:
[0016]一.技術原理:
[0017]通過等離子體增強化學氣相淀積PECVD工藝，在SOI晶圓上淀積具有雙軸張應力或雙軸壓應力的SiN薄膜。當雙軸應力SiN薄膜被刻蝕成寬度為亞微米級的長條時，由于“尺度效應”的影響，SiN條寬度方向的應力會釋放掉，而SiN條長度方向為宏觀尺度的應力得到保留，即可得到具有單軸張應力或單軸壓應力的SiN條狀陣列，其沿著條長方向對SOI晶圓頂層Si層中的非晶化層施加單軸張應力或單軸壓應力。在600 °C?1000°C退火，可使非晶化層重結晶，由于頂層Si層的非晶化層在退火過程中始終受到SiN條狀陣列施加的單軸張應力或單軸壓應力，因而在退火過程中由應力引起的單軸應變被保留到頂層Si層中，最終在退火后得到晶圓級單軸張應變或單軸壓應變的頂層Si層。同時，退火使S12埋絕緣層發生塑性形變，該塑性形變的S12埋絕緣層對單軸應變的頂層Si層具有拉持作用，以保障去除SiN薄膜后頂層Si層的應變不會消失，最終可得到晶圓級單軸應變SOI材料。
[0018]二.實現步驟
[0019]根據上述原理，本發明的實現步驟如下:
[0020]I)選取SOI晶圓進行清洗，該SOI晶圓包括頂層Si層、S12埋絕緣層和Si襯底；
[0021]2)在頂層Si層上通過等離子體增強化學氣相淀積PECVD工藝淀積厚度為5nm?20nm的S12層，以消除后續離子注入工藝的溝道效應；
[0022]3)對頂層Si層進行離子注入，以在頂層Si層內部形成非晶化層；
[0023]4)去除非晶化層上的S12層；
[0024]5)在頂層Si層上采用等離子體增強化學氣相淀積PECVD工藝淀積-1GPa以上的壓應力SiN薄膜或淀積IGPa以上的張應力SiN薄膜；
[0025]6)使用光刻和反應離子刻蝕RIE工藝方法將張應力SiN薄膜或壓應力SiN薄膜刻蝕成寬度和間距均為0.Ιμπι?0.2μπι的SiN條狀陣列，以消除SiN條寬度方向的應力，最終得到單軸張應力SiN條狀陣列或單軸壓應力SiN陣列；
[0026]7)對帶有SiN條狀陣列的SOI晶圓進行退火，進一步增強SiN條狀陣列應力，并使非晶化層再結晶，同時使S12埋絕緣層發生塑性形變，保證SiN條狀陣列去除后頂層Si層的應力不消失；
[0027]8)采用濕法刻蝕去除掉SiN條狀陣列，得到晶圓級單軸張應變SOI材料或晶圓級單軸壓應變SOI材料。
[0028]本發明與現有的晶圓級單軸應變SOI制造技術相比，具有如下優點:
[0029]1.可靠性高:本發明采用的工藝步驟如:等離子體增強化學氣相淀積PECVD、離子注入、光刻、反應離子刻蝕RIE、退火、濕法刻蝕等均是現有成熟的集成電路工藝，可靠性高；
[0030]2.成本低:現有的晶圓級單軸應變SOI制造技術通過消除雙軸應變SOI的一個應變分量得到單軸應變，而雙軸應變SOI需額外的工藝由無應變的SOI晶圓制造，因而成本高，本發明采用單軸張應力SiN條狀陣列或壓應力SiN條陣列對無應變的SOI晶圓直接引入晶圓級單軸應變，成本低；
[0031]3.單軸應變大小可控:本發明可通過改變SiN淀積工藝調整SiN的應力大小，從而能控制最終得到的單軸應變的大小；
[0032]4.無Ge雜質擴散:本發明使用單軸張應力SiN條狀陣列或單軸壓應力SiN條狀陣列弓丨入應力，無Ge雜質，避免了傳統應變制造技術中利用馳豫GepxSix層引入應變產生的Ge雜質擴散問題，提高了材料性能；
[0033]5.成品率高:本發明使用單軸張應力SiN條狀陣列或單軸壓應力SiN條狀陣列引入晶圓級單軸應變，避免了機械致晶圓級單軸應變SOI方法對SOI晶圓進行彎曲引起的破損和缺陷問題，成品率高；
[0034]6.平整度高:本發明使用單軸張應力SiN條狀陣列或單軸壓應力SiN條狀陣列引入晶圓級單軸應變，避免了機械致晶圓級單軸應變SOI方法中對SOI晶圓彎曲退火后SOI晶圓平整度較低的問題；
[0035]7.應變量大:本發明使用單軸張應力SiN條狀陣列或單軸壓應力SiN條狀陣列引入晶圓級單軸應變，且S12埋絕緣層退火后發生塑性形變對頂層Si層具有拉持作用，最終使得本發明晶圓級單軸應變SOI的應變量高于其他方法，其對載流子迀移率的提升更明顯。
【附圖說明】
[0036]圖1為現有單軸應變SOI晶圓的工藝流程圖；
[0037]圖2為本發明晶圓級單軸應變SOI的工藝流程圖；
[0038]圖3為本發明中淀積在頂層Si層上的SiN條狀陣列的俯視圖。
【具體實施方式】
[0039]SOI晶圓，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同規格，且頂層Si層厚度為0.15μηι?0.45μηι。
[0040]參照圖2，本發明給出基于非晶化與尺度效應的晶圓級單軸應變SOI的制作方法的三個實施例，即制作4英寸晶圓級單軸張應變SOI材料；制作6英寸晶圓級單軸張應變SOI材料；制作8英寸晶圓級單軸壓應變SOI材料。上述SOI晶圓均具有三層結構，即頂層Si層I，S12埋絕緣層2，Si襯底3，如圖2(a)所示，其中:
[0041 ] 4英寸SOI晶圓，頂層Si層I的厚度為0.15ym，Si02埋絕緣層2的厚度為0.5ym，Si襯底3的厚度為525μπι。
[0042]6英寸SOI晶圓，頂層Si層I的厚度為0.3μπι，S12埋絕緣層2的厚度為0.5μπι，Si襯底3的厚度為675μπι。
[0043]8英寸SOI晶圓，頂層Si層I的厚度為0.45μπι，S12埋絕緣層2的厚度為0.5ym，Si襯底3的厚度為725μπι。
[0044]實施例1，制作4英寸晶圓級單軸張應變SOI材料。
[0045]步驟1:選用4英寸的SOI晶圓，對其進行清洗，以去除表面污染物。
[0046](Ia)使用丙酮和異丙醇對所述SOI晶圓交替進行超聲波清洗，以去除襯底表面有機物污染；
[0047](Ib)將氨水、雙氧水、去離子水按照1:1:3的比例配置成混合溶液，并加熱至1200C，將SOI晶圓置于此混合溶液中浸泡12min，取出后用大量去離子水沖洗，以去除SOI晶圓表面無機污染物；
[0048](Ic)將SOI晶圓用HF酸緩沖液浸泡2min，去除表面的氧化層。
[0049]步驟2:將清洗后的SOI晶圓取出，在其頂層Si層I上通過等離子體增強化學氣相淀積PECVD工藝淀積厚度為5nm的S12層4。如圖2 (b)所示。
[0050]步驟3:對頂層Si層I進行C離子注入，以在頂層Si層I內部形成非晶化層5，注入劑量為5E14cm—2，注入能量為30keV。如圖2 (c)所示。
[0051 ] 步驟4:將帶有S12層4的SOI晶圓在BHF溶液中浸泡20s，去除非晶化層5上的S12層
4。如圖2(d)所示。
[0052]步驟5:采用等離子體增強化學氣相淀積PECVD工藝，在非晶化層5上淀積應力大小為-1.7GPa，厚度為0.8μπι的壓應力SiN薄膜6。如圖2 (e)所示。
[0053]淀積工藝條件如下:
[0054]高頻HF功率為0.2kW，低頻LF功率為0.8kW，高純SiH4流量為0.4s Im，高純NH3流量為1.7s Im，高純氮氣流量為1.8s Im，反應室壓強為2.5Torr，反應室溫度為400 °C。
[0055]步驟6:利用半導體光刻和刻蝕技術，將壓應力SiN薄膜6刻蝕成條狀陣列，以消除SiN條寬度方向的應力，保留SiN條長度方向的應力，得到單軸壓應力SiN條狀陣列7。
[0056](6a)在壓應力SiN薄膜6上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.1 μπι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.1 μπι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN薄膜6上形成條狀光刻膠掩蔽膜陣列；
[0057](6b)采用反應離子刻蝕RIE工藝刻蝕掉淀積在SOI晶圓頂層Si層I上的無光刻膠掩蔽膜保護的壓應力SiN薄膜6，留下條狀光刻膠掩蔽膜下的SiN薄膜6，得到寬度和間距均為
0.Ιμπι的SiN條狀陣列7，如圖2(f)所示；
[0058](6c)去除條狀光刻膠掩蔽膜，僅留下SiN條狀陣列7，帶有SiN條狀陣列的SOI晶圓俯視圖如圖3所示。
[0059]步驟7:在退火爐中，按照4°C/min的升溫速率將溫度由室溫提升至600°C后，將帶有SiN條狀陣列7的SOI晶圓在惰性氣體He下退火4h，進一步增強SiN條狀陣列應力，并使非晶化層5再結晶，同時使S12埋絕緣層2發生塑性形變，變成塑性形變S12埋絕緣層9，保證SiN條狀陣列去除后的頂層Si層8的應力不消失，再按照4°C/min的降溫速率將退火爐溫度降至室溫。退火后頂層Si層I變為單軸應變頂層Si層8。如圖2(g)所示。
[0060]步驟8:配置1500C，體積分數為86 %的熱磷酸，將帶有SiN條狀陣列7的SOI晶圓在熱磷酸溶液中浸泡8min，去除掉SiN條狀陣列7，得到4英寸晶圓級單軸張應變SOI材料。如圖2(h)所示。
[0061 ]實施例2，制作6英寸晶圓級單軸張應變SOI材料。
[0062]步驟一:清洗6英寸SOI晶圓，以去除表面污染物。
[0063]本步驟的實現與實施例1的步驟I相同。
[0064]步驟二:將清洗后的SOI晶圓取出，在其頂層Si層I上通過等離子體增強化學氣相淀積PECVD工藝淀積厚度為I Onm的S12層4，如圖2 (b)所示。
[0065]步驟三:對頂層Si層I進行Si離子注入，以在頂層Si層I內部形成非晶化層5，注入劑量為IEl 5cm—2，注入能量為40keV，如圖2 (c)所示。
[0066]步驟四:將帶有S12層4的SOI晶圓在BHF溶液中浸泡40s，去除非晶化層5上的S12層4，如圖2(d)所示。
[0067]步驟五:采用等離子體增強化學氣相淀積PECVD工藝，在非晶化層5上淀積應力大小為-1.8GPa，厚度為Ιμπι的SiN薄膜6，如圖2(e)所示。
[0068]本步驟的淀積工藝條件如下:
[0069]高頻HF功率為0.3kW，低頻LF功率為0.7kW，高純SiH4流量為0.3s Im，高純NH3流量為
1.8sIm，高純氮氣流量為2.0slm,反應室壓強為2.7Torr，反應室溫度為400°C。
[0070]步驟六:利用半導體光刻和刻蝕技術，將壓應力SiN薄膜6刻蝕成條狀陣列，以消除SiN條寬度方向的應力，保留SiN條長度方向的應力，得到單軸壓應力SiN條狀陣列7。
[0071](6.a)在高應力SiN薄膜6上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.15μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.15μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN薄膜6上形成條狀光刻膠掩蔽膜陣列；
[0072](6.b)采用反應離子刻蝕RIE工藝刻蝕掉淀積在SOI晶圓頂層Si層I上的無光刻膠掩蔽膜保護的SiN薄膜6，留下條狀光刻膠掩蔽膜下的SiN薄膜6，得到寬度和間距均為0.15μm的SiN條狀陣列7，如圖2(f)所示；
[0073](6.c)去除條狀光刻膠掩蔽膜，僅留下SiN條狀陣列7，帶有SiN條狀陣列的SOI晶圓俯視圖如圖3所示。
[0074]步驟七:在退火爐中，按照4°C/min的升溫速率將溫度由室溫提升至800°C后，將帶有SiN條狀陣列7的SOI晶圓在惰性氣體Ne下退火3.5h，進一步增強SiN條狀陣列應力，并使非晶化層5再結晶，同時使S12埋絕緣層2發生塑性形變，變成塑性形變S12埋絕緣層9，保證SiN條狀陣列去除后的頂層Si層8的應力不消失，再按照4°C/min的降溫速率將退火爐溫度降至室溫。退火后頂層Si層I變為單軸應變頂層Si層8。如圖2(g)所示。
[0075]步驟八:配置160°C，體積分數為87%的熱磷酸溶液，將帶有SiN條狀陣列7的SOI晶圓在熱磷酸溶液中浸泡9min，去除掉SiN條狀陣列7，得到6英寸晶圓級單軸張應變SOI材料，如圖2(h)所示。
[0076]實施例3，制作8英寸晶圓級單軸壓應變SOI材料。
[0077]步驟A:清洗8英寸SOI晶圓，以去除表面污染物。
[0078]本步驟的實現與實施例1的步驟I相同。
[0079]步驟B:將清洗后的SOI晶圓取出，在其頂層Si層I上通過等離子體增強化學氣相淀積PECVD工藝淀積厚度為20nm的S12層4，如圖2(b)所示。
[0080]步驟C:對頂層Si層I進行Ge離子注入，以在頂層Si層I內部形成非晶化層5，注入劑量為5E15cm—2，注入能量為50keV，如圖2 (c)所示。
[0081 ] 步驟D:將帶有S12層4的SOI晶圓在BHF溶液中浸泡60s，去除非晶化層5上的S12層4，如圖2(d)所示。
[0082]步驟E:采用等離子體增強化學氣相淀積PECVD工藝，在非晶化層5上淀積應力大小為1.7GPa，厚度為1.2μπι的張應力SiN薄膜6，如圖2(e)所示。
[0083]淀積工藝條件如下:
[0084]高頻HF功率為1.2kW，低頻LF功率為0.3kW，高純SiH4流量為0.3sIm，高純NH3流量為1.8s Im，高純氮氣流量為I s Im，反應室壓強為3.1Torr，反應室溫度為400 °C。
[0085]步驟F:利用半導體光刻和刻蝕技術，將張應力SiN薄膜6刻蝕成條狀陣列，以消除SiN條寬度方向的應力，保留SiN條長度方向的應力，得到單軸張應力SiN條狀陣列7。
[0086](Fl)在張應力SiN薄膜6上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.2μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.2μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN薄膜6上形成條狀光刻膠掩蔽膜陣列；
[0087](F2)采用反應離子刻蝕RIE工藝刻蝕掉淀積在SOI晶圓頂層Si層上的無光刻膠掩蔽膜保護的SiN薄膜6，留下條狀光刻膠掩蔽膜下的SiN薄膜6，得到寬度和間距均為0.2μπι的SiN條狀陣列7，如圖2(f)所示；
[0088](F3)去除條狀光刻膠掩蔽膜，僅留下SiN條狀陣列7，帶有SiN條狀陣列的SOI晶圓俯視圖如圖3所示。
[0089]步驟G:在退火爐中，按照4°C/min的升溫速率將溫度由室溫提升至1000°C后，將帶有SiN條狀陣列7的SOI晶圓在惰性氣體Ar下退火3h，進一步增強SiN條狀陣列應力，并使非晶化層5再結晶，同時使S12埋絕緣層2發生塑性形變，變成塑性形變S12埋絕緣層9，保證SiN條狀陣列去除后頂層Si層8的應力不消失，再按照4°C/min的降溫速率將退火爐溫度降至室溫。退火后頂層Si層I變為單軸應變頂層Si層8。如圖2(g)所示。
[0090]步驟H:配置170°C，體積分數為88 %的熱磷酸溶液，將帶有SiN條狀陣列的SOI晶圓在熱磷酸溶液中浸泡lOmin，去除掉SiN條狀陣列7，得到8英寸晶圓級單軸壓應變SOI材料，如圖2(h)所示。
【主權項】
1.基于非晶化與尺度效應的晶圓級單軸應變SOI的制作方法，包括如下步驟: 1)選取SOI晶圓進行清洗，該SOI晶圓包括頂層Si層、S12埋絕緣層和Si襯底； 2)在頂層Si層上通過等離子體增強化學氣相淀積PECVD工藝淀積厚度為5nm?20nm的S12層，以消除后續離子注入工藝的溝道效應； 3)對頂層Si層進行離子注入，以在頂層Si層內部形成非晶化層； 4)去除非晶化層上的S12層； 5)在頂層Si層上采用等離子體增強化學氣相淀積PECVD工藝淀積-1GPa以上的壓應力SiN薄膜或IGPa以上的張應力SiN薄膜； 6)使用光刻和反應離子刻蝕RIE工藝方法將張應力SiN薄膜或壓應力SiN薄膜刻蝕成寬度和間距均為0.Ιμπι?0.2μπι的SiN條狀陣列，以消除SiN條寬度方向的應力，最終得到單軸張應力SiN條狀陣列或單軸壓應力SiN條狀陣列； 7)對帶有SiN條狀陣列的SOI晶圓進行退火，進一步增強SiN條狀陣列應力，并使非晶化層再結晶，同時使S12埋絕緣層發生塑性形變，保證SiN條狀陣列去除后頂層Si層的應力不消失； 8)采用濕法刻蝕去除掉SiN條狀陣列，得到晶圓級單軸張應變SOI材料或晶圓級單軸壓應變SOI材料。2.根據權利要求1所述，其特征在于SOI晶圓，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同規格;頂層Si層厚度為0.15μπι?0.45μπι。3.根據權利要求1所述的方法，其特征在于步驟3)中對頂層Si層進行離子注入的工藝條件是: 注入離子:C或Si或Ge或它們的任意組合； 注入劑量:5E14cm—2 ?5E15cm—2 ； 注入能量:30keV?50keV。4.根據權利要求1所述的方法，其特征在于，步驟4)中在去除非晶化層上的S12層，是將帶有S12層的SOI晶圓在BHF溶液中浸泡20s?60s，以去除非晶化層上的S12層。5.根據權利要求1所述的方法，其特征在于，步驟5)中在頂層Si層上淀積IGPa以上張應力SiN薄膜的CVD工藝，采用等離子體增強化學氣相淀積PECVD工藝，其中淀積張應力SiN薄膜參數如下: 反應室溫度400 °C; 高頻HF功率為I.0kW?1.2kW; 低頻LF功率為0.2kW?0.4kff； 高純SiH4流量0.2slm?0.4slm，高純冊3流量1.7slm?1.9slm，高純氮氣流量0.8slm?1.2slm； 反應室壓強為2.8Torr?3.2Torr ； 淀積厚度為0.8μηι?1.2μηι。6.根據權利要求1所述的方法，其特征在于，步驟5)中在頂層Si層上淀積-1GPa以上壓應力SiN薄膜的CVD工藝，采用等離子體增強化學氣相淀積PECVD工藝，其中淀積壓應力SiN薄膜參數如下: 反應室溫度400 °C; 高頻HF功率為0.2kW?0.4kW; 低頻LF功率為0.7kW?0.9kff ； 高純SiH4流量0.2slm?0.4slm，高純冊3流量1.7slm?1.9slm，高純氮氣流量1.8slm?2.2slm； 反應室壓強為2.5Torr?3.0Torr ； 淀積厚度為0.8μηι?1.2μηι。7.根據權利要求1所述的方法，其特征在于步驟6)中使用光刻和反應離子刻蝕RIE工藝方法將SiN薄膜刻蝕成條狀陣列，按如下步驟進行: (7a)在SiN薄膜上涂正光刻膠，將光刻膠烘干，利用具有條形寬度和間隔均為0.Ιμπι?0.2μηι的光刻板進行曝光，曝光的區域為寬度和間隔均為0.Ιμπι?0.2μηι的條狀陣列，用顯影液去除掉曝光區域易溶于顯影液的正光刻膠，在SiN薄膜上形成條狀光刻膠掩蔽膜陣列； (7b)采用反應離子刻蝕RIE工藝刻蝕掉淀積在SOI晶圓頂層Si層上的無光刻膠掩蔽膜保護的SiN薄膜，留下條狀光刻膠掩蔽膜下的SiN薄膜，得到寬度和間距均為0.Ιμπι?0.2μπι的單軸應力SiN條狀陣列； (7c)去除條狀光刻膠掩蔽膜，僅留下SiN條狀陣列。8.根據權利要求1所述的方法，其特征在于，步驟7)中對帶有SiN條狀陣列的SOI晶圓進行退火，其工藝條件如下: 溫度:600°C ?1000°C; 時間:3h?4h; 環境:He、Ne、Ar或它們的混合物。9.根據權利要求1所述，其特征在于，步驟8)中采用濕法刻蝕去除掉SiN條狀陣列，是配置溫度為150°C?200°C，體積分數為85 %?88 %的熱磷酸溶液將帶有SiN條狀陣列的SOI晶圓在熱磷酸溶液中浸泡8min?lOmin，去除掉SiN條狀陣列，得到晶圓級單軸應變SOI材料。
【文檔編號】H01L21/265GK105938811SQ201610446073
【公開日】2016年9月14日
【申請日】2016年6月20日
【發明人】戴顯英, 郝躍, 梁彬, 蒲凱文, 苗東銘, 祁林林, 焦帥
【申請人】西安電子科技大學