無輕摻雜漏極的半導體結構及其制造方法

無輕摻雜漏極的半導體結構及其制造方法
【專利摘要】本發明提供一種無LDD的半導體結構，其包括：半導體層；柵極，位于半導體層上方；以及再生長區域，由半導體材料制成且位于半導體層中。再生長區域形成無LDD的半導體結構的源極區域或漏極區域。柵極包括通過柵極間隔件側面覆蓋的柵電極層。再生長區域朝向柵極間隔件下方的區域延伸并接近沿著柵極間隔件與柵電極層的接合處延伸的平面。本發明還提供了一種用于制造無LDD的半導體結構的方法。該方法包括：在半導體層上方形成柵極；去除半導體層的一部分并獲得凹槽；以及在凹槽上方形成再生長區域。
【專利說明】
無輕摻雜漏極的半導體結構及其制造方法
技術領域
[0001]本發明一般地涉及半導體技術領域，更具體地，涉及半導體結構及其形成方法。
【背景技術】
[0002]半導體器件用于多種電子應用中，諸如個人計算機、移動電話、數碼相機和其他的電子設備。通常通過以下步驟制造半導體器件:在半導體襯底上方順序地沉積絕緣層或介電層、導電層和半導體材料層；并且使用光刻來圖案化該多種材料層，以在該多種材料層上形成電路部件和元件。
[0003]半導體技術中最近開發的多柵極場效應晶體管(MuGFET)通常是單個器件中包含多個柵極的金屬氧化物半導體FET(MOSFET)。可以通過單個柵電極或獨立的柵電極來控制多個柵極，其中多個柵極表面電子上可以作為單個柵極。一種類型的MuGFET被稱為FinFET,該FinFET是一種具有鰭狀半導體溝道的晶體管結構，該鰭狀半導體溝道垂直地凸起到集成電路的半導體表面之外。
[0004]FinFET是半導體器件中相對較新的技術。就減小寄生電阻而言，本領域迫切需要改進的設計方法、制造方法和結構，以提升FinFET的溝道迀移率。

【發明內容】

[0005]為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種無輕摻雜漏極(無LDD)的半導體結構，包括:半導體層；柵極，位于所述半導體層上方；以及再生長區域，由半導體材料制成且位于所述半導體層中，并且所述再生長區域形成了所述無LDD的半導體結構的源極區域或漏極區域；其中，所述柵極包括通過柵極間隔件側面覆蓋的柵電極層，并且所述再生長區域朝向所述柵極間隔件下方的區域延伸并接近沿著所述柵極間隔件與所述柵電極層的接合處延伸的平面。
[0006]在該無LDD的半導體結構中，所述再生長區域包括第一再生長區域和第二再生長區域，并且所述第一再生長區域部分地圍繞所述第二再生長區域。
[0007]在該無LDD的半導體結構中，所述第一再生長區域包括摻磷的碳化硅。
[0008]在該無LDD的半導體結構中，所述第二再生長區域包括摻磷的硅。
[0009]在該無LDD的半導體結構中，所述第二再生長區域包括摻磷的碳化硅。
[0010]在該無LDD的半導體結構中，所述再生長區域還包括第三再生長區域，并且所述第二再生長區域至少部分地圍繞所述第三再生長區域。
[0011]在該無LDD的半導體結構中，所述第三再生長區域包括摻磷的硅。
[0012]在該無LDD的半導體結構中，所述再生長區域所提供的接近值為大約7nm至大約-1nm0
[0013]在該無LDD的半導體結構中，所述第一再生長區域所具有的磷摻雜劑濃度為大約lE19atoms/cm3至大約 3E20atoms/cm3。
[0014]在該無LDD的半導體結構中，所述第一再生長區域所具有的替位式碳摻雜劑濃度為大約1%至大約4%。
[0015]在該無LDD的半導體結構中，所述第二再生長區域所具有的磷摻雜劑濃度為大約lE20atoms/cm3至大約 2E20atoms/cm3。
[0016]在該無LDD的半導體結構中，所述第二再生長區域所具有的替位式碳摻雜劑濃度為大約1.2%至大約2.5%。
[0017]在該無LDD的半導體結構中，所述第三再生長區域所具有的磷摻雜劑濃度為大約2E21atoms/cm3至大約 5E21atoms/cm3。
[0018]根據本發明的另一方面，提供了一種無輕摻雜漏極(無LDD)的半導體結構，包括:半導體鰭；柵極，位于所述半導體鰭上方；以及再生長區域，由半導體材料制成并且位于所述半導體鰭中，并且所述再生長區域形成了所述無LDD的半導體結構的源極區域或漏極區域；其中，所述無LDD的半導體結構是FinFET，所述柵極包括通過柵極間隔件側面覆蓋的柵電極層，并且所述再生長區域朝向所述柵極間隔件下方的區域延伸并接近沿著所述柵極間隔件與所述柵電極層的接合處延伸的平面。
[0019]在該無LDD的半導體結構中，所述再生長區域包括第一再生長區域和第二再生長區域，并且所述第一再生長區域部分地圍繞所述第二再生長區域。
[0020]在該無LDD的半導體結構中，所述第二再生長區域中的磷濃度大于所述第一再生長區域中的磷濃度。
[0021]在該無LDD的半導體結構中，所述第一再生長區域中的碳濃度大于所述第二再生長區域中的碳濃度。
[0022]根據本發明的又一方面，提供了一種用于制造無輕摻雜漏極(無LDD)的半導體結構的方法，包括:在半導體層上方形成柵極；去除所述半導體層的一部分并獲得凹槽；以及在所述凹槽上方形成再生長區域；其中，所述柵極包括通過柵極間隔件側面覆蓋的柵電極層，并且所述再生長區域朝向所述柵極間隔件下方的區域延伸并接近沿著所述柵極間隔件與所述柵電極層的接合處延伸的平面。
[0023]在該方法中，在所述凹槽上方形成所述再生長區域包括:在所述凹槽中形成第一再生長區域；以及在所述第一再生長區域上方形成第二再生長區域；其中，所述第一再生長區域部分地圍繞所述第二再生長區域。
[0024]在該方法中，所述無LDD的半導體結構是FinFET，并且所述半導體層是半導體鰭。
【附圖說明】
[0025]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各方面。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0026]圖1是不使用傳統的LDD工藝的NMOS FinFET的透視圖。
[0027]圖2是根據本發明的示例性實施例的制造無LDD的半導體結構的方法的操作流程圖。
[0028]圖3是根據本發明的實施例的由FinFET制造的具有凹槽的NMOSFinFET的透視圖。
[0029]圖4是沿著圖3的線3-3所截取的NMOS FinFET的截面圖。
[0030]圖5是圖4的虛線框“402a”的局部放大的截面圖。
[0031]圖6是圖4的虛線框“402a”的另一局部放大的截面圖。
[0032]圖7是根據本發明的實施例的具有再生長區域的NMOS FinFET的透視圖。
[0033]圖8至圖10是示出形成再生長區域的操作流程的截面圖。
[0034]圖11是沿著圖7的線7-7所截取的截面圖。
【具體實施方式】
[0035]以下公開內容提供了許多不同實施例或實例，用于實現本發明的不同特征。以下將描述部件和布置的特定實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接觸的方式形成第一部件和第二部件的實施例，也可以包括附加部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明可以在多個實例中重復參考標號和/或字符。這種重復是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0036]此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關系術語以描述如圖所示的一個元件或部件與另一元件或部件的關系。除圖中所示的方位之外，空間關系術語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。
[0037]盡管闡述本發明的廣泛范圍的數值范圍和參數是近似值，但是盡可能精確地報告特定實例中所闡述的數值。然而，任何數值本身都包含由于各自的測量方法中的標準差而必然產生的某些誤差。而且，本文所使用的詞語“大約”通常表示在給定數值(10%、5%、1%或0.5%)或給定范圍內。可選地，在本領域的普通技術人員看來，術語“大約”表示在可以接受的均值的標準誤差內。除了在操作/工作實例中，或者除非明確指出，否則應該理解，通過術語“大約”修改所有示例中的所有的數值范圍、數量、值和百分比(諸如用于本文所公開的材料的數量、持續時間、溫度、操作條件、比率大小等)。因此，除非相反地指出，否則本發明和附加的權利要求中所闡述的數值參數是可以根據需要改變的近似值。至少應該根據所報告的有效數字的位數，以及通過應用一般的四舍五入方法來解釋每一個數值參數。本文中的范圍可以被表示為從一個端點到另一個端點或介于兩個端點之間。除非另有指定，否則本文所公開的所有范圍均包括端點。
[0038]因為諸如FinFET的非平面器件本身的復雜性，所以在制造平面晶體管中所使用的一些方法不能用于制造非平面器件。例如，FinFET器件的輕摻雜源極和漏極(LDD)會導致FinFET器件的形成工藝的技術難題。為了減小源極和漏極電阻，小器件需要高源極和漏極摻雜劑濃度。然而，尤其在LDD區域中的高摻雜劑濃度會導致短溝道效應(SCE)。減小源極和漏極電阻的其他方法包括使LDD區域向FinFET器件的柵極延伸，然而嚴重的陰影效應限制了 LDD摻雜劑到達FinFET器件的柵極下面的期望部分。而且，也難以將應用于平面NMOS器件中的傳統的應力記憶技術(SMT)重復用在非平面器件上，以用于增大穿過溝道的電荷迀移率。
[0039]本發明公開了無輕摻雜漏極(無LDD)的半導體結構和相關方法。本發明的范圍主要包括:用通過再生長操作所獲得的新型外延結構的預定方法來代替傳統的LDD制造工藝，以從根本上緩解上面提到的所有問題，而沒有引入另外的邊緣效應。如下將描述更多的具體細節。
[0040]圖1是不具有傳統的LDD區域的NMOS FinFET 100的透視圖。FinFETlOO包括襯底101。襯底101可以是塊狀硅襯底。可選地，襯底101可以由包括以下材料:元素半導體，諸如晶體結構的硅或鍺；化合物半導體，諸如硅鍺、碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；或它們的組合。可能的襯底101還包括絕緣體上硅(SOI)襯底。使用注氧隔離(SIMOX)、晶圓鍵合和/或其他合適的方法制造SOI襯底。
[0041]—些示例性襯底101包括絕緣體層。絕緣體層包括以下任何合適的材料，包括氧化硅、藍寶石、其他合適的絕緣材料和/或它們的組合。示例性絕緣體層可以是掩埋氧化物層(BOX)。通過任何合適的工藝形成絕緣體，諸如注入(如，snrox)、氧化、沉積和/或其他合適的工藝。在一些示例性FinFET中，絕緣體層是絕緣體上娃襯底的組件(如，層)。
[0042]根據本領域中已知的設計需要，襯底101可以包括多個摻雜區域(如，P型阱或η型阱)。摻雜區域摻雜有Φ型摻雜劑，諸如硼或BF2;n型摻雜劑，諸如磷或砷；或它們的組合。摻雜區域可以以P阱結構、N阱結構、雙阱結構或使用凸起結構的方式直接形成在襯底101。半導體襯底101還可以包括多個有源區域，諸如配置為用于N型金屬氧化物半導體晶體管器件的區域和配置為用于P型金屬氧化物半導體晶體管器件的區域。
[0043]半導體鰭結構103形成在襯底101上。沿著X方向布置半導體鰭103。通過任何合適的工藝形成鰭結構103，包括多種沉積、光刻和/或蝕刻工藝。示例性光刻工藝包括:形成覆蓋襯底(如，在硅層上)的光刻膠層(抗蝕劑)，將抗蝕劑曝光為圖案，執行曝光后烘焙工藝，以及顯影抗蝕劑以形成包括抗蝕劑的掩蔽(masking)元件。然后，掩蔽元件用于在硅層中蝕刻鰭結構。使用反應離子蝕刻(RIE)工藝和/或其他合適的工藝來蝕刻未被掩蔽元件保護的區域。在實例中，通過圖案化和蝕刻部分硅襯底101來形成半導體鰭103。
[0044]在另一個實例中，通過圖案化和蝕刻沉積為覆蓋絕緣體層的硅層(例如，SOI襯底的絕緣體上硅堆疊件的上部硅層)來形成鰭結構103。作為傳統的光刻的可選方式，可以通過雙重圖案化光刻(DPL)工藝來形成鰭結構103。DPL是通過將圖案劃分為兩個交錯的圖案而在襯底上構建圖案的方法。DPL允許更大的部件(如，鰭)密度。多種DPL方法包括:雙重曝光(如，使用兩個掩模組)；形成鄰近部件的間隔件，并且去除部件以提供間隔件的圖案；抗蝕劑凝固(resist freezing);和/或其他合適的工藝。應該理解，可以用相似的方式形成多個平行的鰭結構。
[0045]用于形成鰭結構103的合適材料包括硅和硅鍺。在一些實施例中，鰭結構103包括設置在鰭上的覆蓋層，諸如硅覆蓋層。鰭結構103還可以包括多個摻雜區域。例如，多個摻雜區域可以包括輕摻雜源極/漏極(LDD)區域和源極/漏極(S/D)區域(也被稱為重摻雜S/D區域)。執行注入工藝(即，結注入)，以形成S/D區域。注入工藝使用任何合適的摻雜物。摻雜物可以依賴于正在制造的器件的類型，諸如NMOS或PMOS器件。例如，S/D區域摻雜有Φ型摻雜劑，諸如硼或BF2;n型摻雜劑，諸如磷或砷；和/或它們的組合。S/D區域可以包括多種摻雜輪廓。可以執行一次或多次退火工藝，以激活S/D區域。退火工藝包括快速熱退火(RTA)和/或激光退火工藝。
[0046]示例性隔離區域102形成在襯底101上，以隔離襯底101的有源區域。隔離區域102使用諸如淺溝槽隔離(STI)的隔離方法，以限定且電隔離各個區域。隔離區域102包括氧化硅、氮化硅、氮氧化硅、氣隙、其他合適的材料或它們的組合。通過任何合適的工藝形成隔離區域102。作為一個實例，STI的形成包括:光刻工藝；在襯底中蝕刻溝槽(例如，通過使用干蝕刻和/或濕蝕刻)；以及用一種或多種介電材料填充(例如，通過使用化學汽相沉積工藝)溝槽。與在本實施例中一樣，溝槽可以被部分填充，其中，保持在溝槽之間的襯底形成鰭結構。在一些實例中，被填充的溝槽可以具有多層結構，諸如用氮化硅或氧化硅填充的熱氧化物襯層。
[0047]一個或多個柵極結構110以正交的方式(即，沿著Y方向)形成在襯底101和鰭結構103的一部分的上方。柵極結構110可以包括柵極堆疊件并且可以包括密封層和其他合適的結構。柵極堆疊件具有界面層111、柵極介電層112、柵電極層114和硬掩模層116。應該理解，柵極堆疊件可以包括附加層，諸如覆蓋層、擴散/阻擋層、介電層、導電層、其他合適的層和/或它們的組合。柵極結構110的界面層111形成在襯底101和鰭結構103上方。通過任何合適的工藝將界面層111形成為任何合適的厚度。示例性界面層111包括氧化硅(如，熱氧化物或化學氧化物)和/或氮氧化硅(S1N)。
[0048]通過任何合適的工藝在界面層111上方形成柵極介電層112。柵極介電層112可以由介電材料組成，諸如氧化娃、氮化娃、氮氧化娃、高k介電材料、其他合適的介電材料和/或它們的組合。高k介電材料的實例包括Hf02、HfS1, HfS1N, HfTaO, HfT1, HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高k介電材料和/或它們的組合。
[0049]通過任何合適的工藝在柵極介電層112上方形成柵電極層114。柵電極層114包括任何合適的材料，諸如多晶硅、鋁、銅、鈦、鉭、鎢、鉬、氮化鉭、硅化鎳、硅化鈷、TiN、WN、TiAl、TiAlN, TaCN, TaC、TaSiN、金屬合金、其他合適的材料和/或它們的組合。
[0050]通過任何合適的工藝在柵電極層114上方形成硬掩模材料116。硬掩模層116可以由任何合適的材料組成，例如，氮化硅、S1N, SiC, S1C、旋涂玻璃(SOG)、低k薄膜、正硅酸乙酯(TEOS)、等離子體增強CVD氧化物(PE-氧化物)、高縱橫比工藝(HARP)形成的氧化物和/或其他合適的材料。
[0051]通過任何合適的工藝或多個工藝形成柵極結構110的柵極堆疊件。例如，可以通過包括沉積、光刻圖案化和蝕刻工藝的工序形成柵極堆疊件。沉積工藝包括化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機物CVD (MOCVD)、遠程等離子體CVD (RPCVD)、等離子體增強的CVD (PECVD)、鍍敷、其他合適的方法和/或它們的組合。光刻圖案化工藝包括光刻膠涂覆(如，旋涂)、軟烘、掩模對準、曝光、曝光后烘焙、顯影光刻膠、沖洗、干燥(如，硬烘)、其他合適的工藝和/或它們的組合。可選地，實施光刻曝光工藝或由諸如無掩模光刻、電子束寫入和離子束寫入的其他適當的方法代替該光刻曝光工藝。蝕刻工藝包括干蝕刻、濕蝕刻和/或其他的蝕刻方法(如，反應離子蝕刻)。
[0052]柵極結構110還可以包括柵極間隔件118。位于柵極堆疊件的每一側上(柵極堆疊件的側壁上)的柵極間隔件118可以包括介電材料，諸如氮化硅、碳化硅、氮氧化硅、其他合適的材料和/或它們的組合。在一些實施例中，柵極間隔件118用于偏移隨后形成的摻雜區域，諸如源極/漏極區域。柵極間隔件118還可以用于設計或改變源極/漏極區域(結)輪廓。
[0053]此外，與常規的平面或非平面MOS器件不同，所制造的NMOS FinFET 100不具有形成在源極/漏極區域與柵極之間的LDD結構。具體地，使用外延結構來保持傳統的LDD設計的優點但是排除了缺點。通過介紹制造方法，如下將闡述相比于傳統的LDD結構通過無LDD的結構所得到的益處。
[0054]圖2是根據本發明的示例性實施例制造無LDD的半導體結構的方法的操作流程圖。根據步驟202，首先，在圖1所示的且如先前段落所述的半導體層(即，半導體鰭103)上方形成柵極結構110。步驟202被視為本發明的前導基礎(lead foundat1n)。接下來，根據流程圖的步驟204去除半導體鰭103的一部分，以得到凹槽區域。
[0055]圖3是根據本發明的實施例的由FinFET 100制造的具有凹槽302的NMOS FinFET300的透視圖。可以從半導體鰭103、隔離區域102或襯底101去除任何合適的數量的材料。然而，可以通過控制蝕刻條件來調整凹槽302被去除的量，即，可以通過在多種蝕刻條件下應用不同的蝕刻劑來控制凹槽302的深度。在圖3所示的實施例中，通過去除半導體鰭103的預定部分來獲得凹槽302。關于X方向的方位，凹槽302從金屬柵極110的柵極間隔件118朝向遠離金屬柵極110的方向延伸預定長度。通常情況下，根據實際設計考慮和所采用的制造工藝，基于源極/漏極區域的尺寸確定該長度，而該長度并不是限制本發明。關于Y方向的方位，凹槽302可以僅包括FinFET 103，或可選地，凹槽302還可以延伸為包括隔離區域102的一部分。關于Z方向的方位，凹槽302可以延伸至襯底101。
[0056]圖4是沿著圖3的線3-3所截取的NMOS FinFET 300的截面圖。這樣，為了清楚的目的，可以明確地示出將要討論的元件。圖4中標注出了鰭103的高度Hl ;此外，FinFET300的溝道的高度H2表示從隔離區域102的頂面伸出的高度，以及鰭103的剩余部分的高度H3位于隔離區域102的頂面下方。凹槽302的輪廓可以是凸多邊形，并且該凹槽向柵極間隔件118下方的區域延伸并且接近沿著柵極間隔件118與柵電極層114的接合處延伸的平面Pl (如圖5至圖6所示)。圖5是圖4的虛線框“402a”的局部放大的截面圖。凹槽302的切平面P2位于柵極間隔件118的右下方。根據圖5，介于切平面P2與延伸平面Pl之間的距離Pxl為大約Onm至大約7nm。圖6是圖4的虛線框“402a”的另一局部放大的截面圖。在圖6中，切平面P2可以朝向柵電極層114 一側進一步延伸并位于柵電極層114的下面。介于切平面P2與延伸平面Pl之間的距離Px2為大約Onm至大約lnm。在下文中，距離Pxl標注為正號，而距離Px2標注為負號。簡言之，其中形成再生長區域的凹槽302提供了大約7nm至大約-1nm的接近值。然而，這些并不是對本發明的限制。在一些實施例中，凹槽302的輪廓可以與圖4不同。
[0057]相比于傳統的設計，從結構的觀點，過分地減小FinFET 300的接近值。所產生的其中一個后果是，接近值的減小可能引入短溝道效應。通過如下將要討論的預定的摻雜工藝，當利用該接近零的接近值來最小化寄生電阻Rp時，本發明能夠克服短溝道效應。然而，請注意，FinFET 300是單鰭M0S，應該理解，本發明也能夠以類似的方式應用于具有多個平行的鰭結構的FinFET。
[0058]去除步驟204可以包括:在NMOS FinFET 100上方形成光刻膠層或覆蓋層(諸如氧化物覆蓋層)；圖案化光刻膠或覆蓋層，以具有暴露FinFET 100的S/D區域的開口 ；以及從半導體鰭103回蝕刻材料并向下到達襯底101。通過各向異性的蝕刻工藝來蝕刻FinFET300，之后通過各向同性的蝕刻工藝蝕刻該FinFET。在一些實施例中，蝕刻工藝可以使用其他的蝕刻工藝，而這并不是對本發明的限制。例如，去除可以包括光刻工藝，以促進蝕刻工藝。光刻工藝可以包括光刻膠涂覆(如，旋涂)、軟烘、掩模對準、曝光、曝光后烘焙、顯影光刻膠、沖洗、干燥(如，硬烘)、其他合適的工藝或它們的組合。可選地，可以實施光刻工藝或由諸如無掩模光刻、電子束寫入和離子束寫入的其他方法代替該光刻工藝。在另一可選的實施例中，光刻工藝可以實施納米壓印技術。
[0059]圖7是根據本發明的實施例的具有再生長區域702的NMOS FinFET 700的透視圖。為了易于接下來的討論，請結合圖8至圖10參考圖7。圖8至圖10是示出了形成再生長區域702的操作流程的截面圖。這樣，為了清楚的目的，可以明確地示出再生長區域702的內部結構。
[0060]通過在FinFET 300的凹槽302處生成再生長區域702來制造FinFET 700，其中，再生長區域702包括第一再生長區域7022、第二再生長區域7024和第三再生長區域7026。具體地，再生長區域702作為一個整體形成為FinFET 700的S/D區域。可以通過一種或多種外延或外延(epi)操作形成再生長區域702的三個層(即，第一再生長區域7022、第二再生長區域7024和第三再生長區域7026)，諸如摻磷或摻硼的硅再生長層、SiGe再生長層、SiC再生長層、摻磷或摻硼的SiC再生長層、準立方體的Si3P4再生長層和/或可以在NMOS FinFET晶體管上以晶體狀態形成的其他合適的再生長層。外延工藝包括CVD沉積方法(如，汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延生長和/或其他合適的工藝。外延工藝可以使用氣態和/或液態的前體，該前體與平面晶體管的第一半導體層或襯底101的組成部分相互作用。
[0061]如圖8所示，在形成其他的再生長區域之前形成的第一再生長區域7022(作為底層)可以是共形外延摻磷的碳化硅層或SiC:P。在一些實施例中，第一再生長區域7022可以非共形的不規則形狀。當如在步驟206中所提到的，在凹槽中形成第一再生長區域7022時，第一再生長區域7022的厚度為大約5nm至大約15nm，然而，第一再生長區域的厚度的范圍不應該被視為限制性的特征。由于接近零的接近值，所以第一再生長區域7022可以用作LDD摻雜區域。應該注意，本發明的接近零的接近值表示摻雜劑還可以到達柵極110的下面的區域，而在傳統的LDD注入方案的情況下下，摻雜劑不能進入該柵極110的下面的區域。
[0062]當達到接近零的接近值時，所要考慮的其中一個問題是調整第一再生長區域7022中的適當的碳摻雜劑濃度，以減少磷向外擴散。通常，N型晶體管的源極和漏極區域包含磷。為了減少磷向外擴散，將碳原子引入源極和漏極區域。碳作為具有擴散趨勢的磷間隙原子(phosphorus interstitials)的吸附劑。可以通過這種方式預期地注入高活性的磷，同時碳有助于保持基本突變的源極/漏極結。在一些實施例中，第一再生長區域7022具有約大于I %的替位式碳摻雜劑濃度；在其他實施例中，第一再生長區域7022具有的碳摻雜劑濃度為大約1%至大約4%，然而，這并不是對本發明的限制。
[0063]碳摻雜劑濃度的增大相應地占用了磷的一部分的晶格位置(lattice sites)，因此降低了磷濃度。在一些實施例中，第一再生長區域7022所具有的磷摻雜劑濃度為大約lE19atoms/cm3 (原子/立方厘米)至大約3E20 atoms/cm3，然而，這并不是對本發明的限制。如上所述，由于碳摻雜劑具有阻止磷擴散的特性，所以碳摻雜劑濃度的提高和磷摻雜劑濃度的降低顯著地抑制了從第一再生長區域7022至包括溝道區域的相鄰層的向外擴散。因此，作為在第一再生長區域7022中引入足量的碳的結果，緩解了短溝道效應。
[0064]此外，碳可以在襯底中產生拉伸應力，這可以進一步增強電荷迀移率并減小溝道電阻。在該實施例中，代替小部分磷摻雜劑的碳摻雜劑還可以對NMOS FinFET 700的溝道提供拉伸應力。由碳原子與硅原子之間的較小的晶格失配引起拉伸應力。對于溝道的額外的應變可以有效地增大電荷迀移率，并因此增強器件性能。總之，第一再生長區域7022不僅是在功能方面像柵極間隔件118下面的傳統的LDD區域一樣工作的層，而且是防止短溝道效應的層。另外，第一再生長區域7022可以是用于迀移率提升的應力源緩沖層。簡言之，第一再生長區域7022解決了由陰影效應引起的根本的NMOS FinFET LDD注入問題，但不是以引入短溝道效應為代價。
[0065]在形成第一再生長區域7022之后，執行圖2的步驟208，以在下面的第一再生長區域7022上方形成第二再生長區域7024。在該實施例中，第一再生長區域7022部分地圍繞第二再生長區域7024。作為底層上的第二層，第二再生長區域7024可以是共形外延摻磷碳化硅層或SiC:P。在一些實施例中，第二再生長區域7024可以是非共形的不規則形狀。當如在步驟208中所提到的，在凹槽中形成第二再生長區域7024時，第二再生長區域7024的厚度在大約25nm至大約35nm的范圍內，然而，這并不是限制。
[0066]由于第一再生長區域7022部分地圍繞第二再生長區域7024，所以第二再生長區域7024遠離溝道，并且與外部的第一再生長區域7022相比，第二再生長區域7024對短溝道效應不敏感。在這樣的情況下，可以將第二再生長區域7024中的磷摻雜劑濃度增大至比第一再生長區域7022的磷摻雜劑濃度更大的程度，以進一步減小源極和漏極電阻Rsd，并且考慮到對溝道區域的總應變而保持足夠的碳摻雜劑濃度。通常，第二再生長區域7024中的磷濃度大于第一再生長區域7022中的磷濃度，或另一方面，第一再生長區域7022中的碳濃度大于第二再生長區域7024中的碳濃度。在一些實施例中，第二再生長區域7024所具有的磷摻雜劑濃度為大約1E20 atoms/cm3至大約2E20atoms/cm 3。在一些實施例中，第二再生長區域7024所具有的替位式碳摻雜劑濃度為大約1.2%至大約2.5%。然而，這并不是對本發明的限制。
[0067]在形成第二再生長區域7024之后，執行圖2的步驟210，以在第二再生長區域7024上方形成第三再生長區域7026。在該實施例中，第二再生長區域7024部分地圍繞第三再生長區域7026。第三再生長區域7026可以是共形外延摻磷的硅，或準立方體的Si3P4。在一些實施例中，第三再生長區域7026可以是非共形的不規則形狀。當如在步驟210中所提到的，在凹槽中形成第三再生長區域7026時，第三再生長區域7026的厚度可以在大約2nm至大約1nm的范圍內；然而，這并不是限制。
[0068]由于相比于外部的第一再生長區域7022和第二再生長區域7024，第三再生長區域7026對短溝道效應更加不敏感。可以省略碳摻雜劑，并且磷摻雜劑濃度可以大于第一再生長區域7022和第二再生長區域7024的磷摻雜劑濃度。第三再生長區域7026的準立方體的Si3P4有助于對源極/漏極電阻Rsd的減小提供應變，因此也可以減小總寄生電阻Rp。請注意，是可以根據特定的設計考慮改變三個再生長層的配置。例如，圖11是沿著圖7的線7-7所截取的FinFET 700的再生長區域702的截面圖。參考圖10和圖11，在一些實施例中，可以省略第二再生長區域7024，并且由第三再生長區域7026直接代替該第二再生長區域。在一些實施例中，可以省略第三再生長區域7026，并且由第二再生長區域7024直接代替該第三再生長區域。換言之，三層結構可以變成僅由第一再生長區域7022和另一再生長區域7028組成的兩層結構。只要布置或結構不偏離所公開概念的中心思想，三個或更多或更少的層的任何其他的組合也都落入本發明的范圍內。
[0069]請注意，具有凸出于半導體鰭結構103的升高的主體的再生長區域702并不是對本發明的限制。在一些實施例中，再生長區域702 (包括第一再生長區域7022、第二再生長區域7024和第三再生長區域7026)作為一個整體與鰭結構103的表面基本共面。在一些實施例中，可以從鰭結構103的表面使再生長區域702凹進。而且，本發明并不限制于FinFET器件。在一些實施例中，無LDD的半導體結構和制造方法也可以通過適當的改變應用于平面NMOS器件。
[0070]本發明的一些實施例提供了無輕摻雜漏極(無LDD)的半導體結構，其包括:半導體層；柵極，位于半導體層上方；以及再生長區域，由半導體材料制成且位于半導體層中，并且再生長區域形成了無LDD半導體結構的源極區域或漏極區域。柵極包括被柵極間隔件側面覆蓋的柵電極層，并且再生長區域朝向柵極間隔件下方的區域延伸并接近沿著柵極間隔件與柵電極層的接合處延伸的平面。
[0071]在本發明的一些實施例中，再生長區域包括第一再生長區域和第二再生長區域，并且第一再生長區域部分地圍繞第二再生長區域。
[0072]在本發明的一些實施例中，第一再生長區域包括摻磷的碳化硅。
[0073]在本發明的一些實施例中，第二再生長區域包括摻磷的硅。
[0074]在本發明的一些實施例中，第二再生長區域包括摻磷的碳化硅。
[0075]在本發明的一些實施例中，再生長區域還包括第三再生長區域，并且第二再生長區域至少部分地圍繞該第三再生長區域。
[0076]在本發明的一些實施例中，第三再生長區域包括摻雜磷的硅。
[0077]在本發明的一些實施例中，再生長區域所提供的接近值為大約7nm至大約_lnm。
[0078]在本發明的一些實施例中，第一再生長區域所具有的磷摻雜劑濃度為大約lE19atoms/cm3至大約 3E20atoms/cm3。
[0079]在本發明的一些實施例中，第一再生長區域所具有的碳摻雜劑濃度為大約I %至大約4%。
[0080]在本發明的一些實施例中，第二再生長區域所具有的磷摻雜劑濃度為大約lE20atoms/cm3至大約 2E20atoms/cm3。
[0081]在本發明的一些實施例中，第二再生長區域所具有的碳摻雜劑濃度為大約1.2%至大約2.5%。
[0082]在本發明的一些實施例中，第三再生長區域所具有的磷摻雜劑濃度為從大約2E21atoms/cm3至大約 5E21atoms/cm3。
[0083]本發明的一些實施例提供了無輕摻雜漏極(無LDD)的半導體結構，其包括:半導體鰭；柵極，位于半導體鰭上方；以及再生長區域，由半導體材料制成且位于半導體鰭中，并且再生長區域形成了無LDD半導體結構的源極區域或漏極區域。無LDD的半導體結構是FinFET，柵極包括被柵極間隔件側面覆蓋的柵電極層，并且再生長區域朝向柵極間隔件下方的區域延伸并接近沿著柵極間隔件與柵電極層的接合處延伸的平面。
[0084]在本發明的一些實施例中，再生長區域包括第一再生長區域和第二再生長區域，并且第一再生長區域部分地圍繞第二再生長區域。
[0085]在本發明的一些實施例中，第二再生長區域中的磷濃度大于第一再生長區域中的磷濃度。
[0086]在本發明的一些實施例中，第一再生長區域中的碳濃度大于第二再生長區域中的碳濃度。
[0087]本發明的一些實施例提供了用于制造無輕摻雜漏極(無LDD)的半導體結構的方法。該方法包括:在半導體層上方形成柵極；去除半導體層的一部分并獲得凹槽；以及在凹槽上方形成再生長區域。柵極包括被柵極間隔件側面覆蓋的柵電極層，并且再生長區域朝向柵極間隔件下方的區域延伸并接近沿著柵極間隔件與柵電極層的接合處延伸的平面。
[0088]在本發明的一些實施例中，在凹槽上方形成再生長區域包括:在凹槽中形成第一再生長區域，以及在第一再生長區域上方形成第二再生長區域。第一再生長區域部分地圍繞第二再生長區域。
[0089]在本發明的一些實施例中，無LDD的半導體結構是FinFET，并且半導體層是半導體鰭。
[0090]上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用于達到與這里所介紹實施例相同的目的和/或實現相同優點的處理和結構。本領域普通技術人員也應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
【主權項】
1.一種無輕摻雜漏極(無LDD)的半導體結構，包括: 半導體層； 柵極，位于所述半導體層上方；以及 再生長區域，由半導體材料制成且位于所述半導體層中，并且所述再生長區域形成了所述無LDD的半導體結構的源極區域或漏極區域； 其中，所述柵極包括通過柵極間隔件側面覆蓋的柵電極層，并且所述再生長區域朝向所述柵極間隔件下方的區域延伸并接近沿著所述柵極間隔件與所述柵電極層的接合處延伸的平面。2.根據權利要求1所述的無LDD的半導體結構，其中，所述再生長區域包括第一再生長區域和第二再生長區域，并且所述第一再生長區域部分地圍繞所述第二再生長區域。3.根據權利要求2所述的無LDD的半導體結構，其中，所述第一再生長區域包括摻磷的碳化娃。4.根據權利要求2所述的無LDD的半導體結構，其中，所述第二再生長區域包括摻磷的娃。5.根據權利要求2所述的無LDD的半導體結構，其中，所述第二再生長區域包括摻磷的碳化娃。6.根據權利要求2所述的無LDD的半導體結構，其中，所述再生長區域還包括第三再生長區域，并且所述第二再生長區域至少部分地圍繞所述第三再生長區域。7.根據權利要求6所述的無LDD的半導體結構，其中，所述第三再生長區域包括摻磷的娃。8.根據權利要求1所述的無LDD的半導體結構，其中，所述再生長區域所提供的接近值為大約7nm至大約-1nm09.一種無輕摻雜漏極(無LDD)的半導體結構，包括: 半導體鰭； 柵極，位于所述半導體鰭上方；以及 再生長區域，由半導體材料制成并且位于所述半導體鰭中，并且所述再生長區域形成了所述無LDD的半導體結構的源極區域或漏極區域； 其中，所述無LDD的半導體結構是FinFET，所述柵極包括通過柵極間隔件側面覆蓋的柵電極層，并且所述再生長區域朝向所述柵極間隔件下方的區域延伸并接近沿著所述柵極間隔件與所述柵電極層的接合處延伸的平面。10.—種用于制造無輕摻雜漏極(無LDD)的半導體結構的方法，包括: 在半導體層上方形成柵極； 去除所述半導體層的一部分并獲得凹槽；以及 在所述凹槽上方形成再生長區域； 其中，所述柵極包括通過柵極間隔件側面覆蓋的柵電極層，并且所述再生長區域朝向所述柵極間隔件下方的區域延伸并接近沿著所述柵極間隔件與所述柵電極層的接合處延伸的平面。
【文檔編號】H01L29/417GK105932060SQ201510570332
【公開日】2016年9月7日
【申請日】2015年9月9日
【發明人】蔡俊雄
【申請人】臺灣積體電路制造股份有限公司