半導體結構及其形成方法
【專利摘要】本發明提供了一種半導體結構，包括：半導體襯底；界面層，形成于半導體襯底上；第一介質層，形成于所述界面層上；以及第二介質層，形成于所述第一介質層上，其中，所述第二介質層的相變溫度低于所述第一介質層的相變溫度。本發明的半導體結構及其形成方法在提高介質層介電常數的同時有助于外界的氧擴散穿過第二介質層并進入第一介質層，減少第一介質層中的氧空位，從而減小柵漏電流。
【專利說明】
半導體結構及其形成方法
技術領域
[0001]本發明涉及集成電路制造領域，更具體來說，涉及具有高介電常數柵介質的半導體結構及其形成方法。
【背景技術】
[0002]隨著金屬-氧化物-半導體場效應晶體管(MOSFET)的特征尺寸根據摩爾定律的持續縮小，柵介質層(通常為S12或S1N)也等比例縮小到納米量級。當柵介質層的厚度薄至一定程度后，由于量子隧穿效應的影響以及柵電極中的雜質向襯底擴散，導致柵極漏電流顯著增大，使器件功耗變大，嚴重影響器件的穩定性和可靠性。在現有技術中已使用high-k材料代替S12形成柵介質。采用high-k材料作為柵介質能夠在等效氧化層厚度(EOT)保持不變的同時，使柵介質仍具有足夠的厚度來抑制隧穿效應，從而減小柵極漏電流。其中HfO2是業界最常使用的high-k材料，然而隨著工藝技術節點的持續縮小，非晶HfO2較小的介電常數限制了 EOT的縮小，期待更高介電常數的材料出現。與非晶相Hf02(介電常數約為19)相比，四方晶相和立方晶相Hf02的介電常數更高，分別是70和29。另外，四方晶相ZrO2和立方晶相ZrO2的介電常數分別是49和39。然而，Hf O2四方相變和立方相變的溫度分別大約是1700°C和2600°C，Zr02四方相變和立方相變的溫度分別大約是1170°C和2300°C。而且傳統的快速熱退火(rapid thermal anneal)工藝時間為15-60秒。這樣高的退火溫度和長的退火時間會使得氧原子從外部或者high-k層中擴散至high-k層與襯底之間的界面處，不但會增加界面層的厚度，界面缺陷的數量也會增多。與傳統的快速熱退火工藝(rapid thermalanneal)相比，尖峰退火(spike anneal)可以使樣品溫度在很短的時間(升溫速率每秒鐘可以達到幾百。C)內迅速升高到設置好的峰值溫度，然后迅速冷卻(降溫速率每秒鐘可以達到幾百°C)，整個過程持續時間非常短，所以樣品經歷的熱預算(thermal budget)與快速熱退火時相比大大降低。
【發明內容】
[0003]為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種一種半導體結構，包括:半導體襯底;界面層，形成于半導體襯底上；第一介質層HfO2或者La2O3，形成于所述界面層上；以及第二介質層，形成于所述第一介質層上，其中，所述第二介質層的相變溫度低于所述第一介質層的相變溫度。
[0004]根據本發明一個方面的半導體結構，其中，所述第二介質層是單層或多層結構。
[0005]根據本發明一個方面的半導體結構，其中，所述半導體襯底包括非本征P型摻雜區、非本征η型摻雜區、本征區或其組合。
[0006]根據本發明一個方面的半導體結構，其中，所述半導體襯底是單晶硅襯底、多晶硅襯底、非晶硅襯底、SOI襯底、SiGe襯底、Ge襯底、GeOI襯底、II1-V族化合物襯底等中的一種或其組合。
[0007]根據本發明一個方面的半導體結構，其中，所述第一介質層是HfO2或者La2O3,所述第二介質層可以是被極少量元素M摻雜后的HfO2或者是被極少量元素M摻雜后的ZrO2，其中M元素可以是3166^1，6(1，￥，1^，11等中的一種或更多種。
[0008]根據本發明的第二方面，提供了一種半導體結構形成方法，包括:提供半導體襯底;在所述半導體襯底上形成界面層;在所述界面層上形成第一介質層HfO2或者La2O3;在所述第一介質層上形成第二介質層；以及執行尖峰退火，該尖峰退火的峰值溫度范圍是500°C _650°C，使得所述第二介質層由非晶相或單斜相轉變為四方相或立方相而所述第一介質層仍保持非晶相，并且由于退火時間非常短，不會增加所述第一介質層與所述半導體襯底之間的界面層的厚度，且所述第一介質層與所述第二介質層之間不會發生互相擴散。
[0009]根據本發明第二方面的半導體結構形成方法，其中，溫度范圍是500°C_650°C。
[0010]根據本發明第二方面的半導體結構形成方法，其中，在含氧的惰性氣體氣氛中執行所述尖峰退火。
[0011 ]根據本發明的實施方式的半導體結構及其形成方法，由于第二介質層在尖峰退火后會形成多晶態，有助于外界的氧原子沿著晶界擴散穿過進入第一介質層，從而填充減少第一介質層中的氧空位，而第一介質層保持非晶態，從而可以減小柵漏電流。
【附圖說明】
[0012]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯。在附圖中:
[0013]圖1是根據本發明的一個實施方式的半導體結構的示意圖；以及
[0014]圖2是根據本發明的一個實施方式的圖1所示半導體結構的形成方法的流程圖。
【具體實施方式】
[0015]為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實施例作詳細描述。
[0016]下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。
[0017]下面結合附圖和實施例，參照圖1對本發明作進一步詳細說明，其中，圖1是根據本發明的一個實施方式的半導體結構的示意圖。圖1所示的半導體結構包括:半導體襯底100;界面層101，形成于半導體襯底上;第一介質層102，形成于所述界面層上；以及第二介質層103，形成于所述第一介質層上，其中，所述第二介質層的相變溫度低于所述第一介質層的相變溫度。
[0018]接下來，參照圖2詳細描述圖1所示半導體結構的形成方法。圖2是根據本發明的一個實施方式的圖1所示半導體結構的形成方法的流程圖。
[0019]首先，提供半導體襯底100。該半導體襯底100可以是單晶娃襯底、多晶娃襯底、非晶硅襯底、SOI襯底、SiGe襯底、Ge襯底、GeOI襯底、II1-V族化合物襯底等中的一種或其組合。該半導體襯底100還可以包括非本征P型摻雜區、非本征η型摻雜區、本征區或其組合。可以通過現有技術中的離子注入技術在半導體襯底100中形成上述區域。
[0020]接下來，在半導體襯底100上形成界面層101。可以通過現有技術中的化學氧化方法在半導體襯底100上形成由Si02構成的界面層101。
[0021]然后，在界面層101上形成第一介質層102。可以通過現有技術中已知的工藝，例如原子層沉積(ALD)、物理氣相沉積(PVD)、化學氣相沉積(CVD)等，在半導體襯底100上形成第一介質層102。該第一介質層102的材料是HfO2或者La2O3。
[0022]接下來，在第一介質層102上形成第二介質層103。可以通過現有技術中已知的工藝，例如原子層沉積(ALD)、物理氣相沉積(PVD)、化學氣相沉積(CVD)等，在第一介質層102上形成第二介質層103。該第二介質層103的材料可以是被極少量(例如原子百分比不超過5% )元素M摻雜后的Η??2或者是被極少量(例如原子百分比不超過5% )元素M摻雜后的Zr02，其中M元素可以是從Si，Ge，Al，Gd，Y，La，Ti等中選擇的一種或更多種。第二介質層103的相變溫度低于第一介質層102的相變溫度。
[0023]隨后，在含氧的惰性氣體氣氛中執行尖峰退火，該尖峰退火的峰值溫度范圍是500°C_650°C。退火溫度的選擇與第二介質層的材料以及元素M的含量有關。例如，如果第二介質層103是被極少量(例如原子百分比不超過5%)元素M摻雜的Η??2時，其相變溫度大約在650°C左右，因此尖峰退火的峰值溫度設置為650°C左右；如果第二介質層103是被極少量(例如原子百分比不超過5%)元素M摻雜的Zr02時，其相變溫度更低，大約在500°C左右，因此尖峰退火的峰值溫度設置為500°C左右。被極少量元素摻雜后的Hf02和Zr02的相變溫度大大低于其摻雜前的相變溫度，認為是由于摻雜引入的應力在退火時應力釋放，從而引起系統吉布斯自由能降低，最終相變溫度降低。在這兩個溫度條件下，第一介質層102的Hf02或者La203基本可以保持非晶相不變。由于尖峰退火工藝可以非常快速的升溫至峰值溫度并且迅速冷卻，所以整個退火過程的持續時間非常短。在如此低的退火溫度和退火時間條件下，第一介質層102與半導體襯底100之間的界面層101的厚度基本不會增加，并且第一介質層102與第二介質層103之間基本不會發生互相擴散。另外該尖峰退火的峰值溫度與CMOS工藝兼容。
[0024]至此，形成了根據本發明的實施方式的半導體結構。
[0025]這樣形成的根據本發明的半導體結構中的退火后的第二介質層是多晶結構，所以盡管整個退火過程熱預算比較低，但外界的氧原子可以沿著退火后第二介質層中形成的多晶晶界擴散進入第一介質層102，減少第一介質層102中的氧空位，從而減小柵漏電流。
[0026]隨后，可以按照現有技術中的已有的方法，繼續形成源漏區、溝道區、柵極等，最終形成完整的CMOS晶體管。
[0027]雖然關于示例實施例及其優點已經詳細說明，應當理解在不脫離本發明的精神和所附權利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領域的普通技術人員應當容易理解在保持本發明保護范圍內的同時，工藝步驟的次序可以變化。
[0028]此外，本發明的應用范圍不局限于說明書中描述的特定實施例的工藝、結構、制造、物質組成、手段、方法及步驟。從本發明的公開內容，作為本領域的普通技術人員將容易理解，對于目前已存在或者以后即將開發出的工藝、結構、制造、物質組成、手段、方法或步驟，其中它們執行與本發明描述的對應實施例大體相同的功能或者獲得大體相同的結果，依照本發明可以對它們進行應用。因此，本發明所附權利要求旨在將這些工藝、結構、制造、物質組成、手段、方法或步驟包含在其保護范圍內。
【主權項】
1.一種半導體結構，包括: 半導體襯底； 界面層，形成于半導體襯底上； 第一介質層，形成于所述界面層上；以及 第二介質層，形成于所述第一介質層上， 其中，所述第二介質層的相變溫度低于所述第一介質層的相變溫度。2.根據權利要求1所述的半導體結構，其中，所述半導體襯底包括非本征P型摻雜區、非本征η型摻雜區、本征區或其組合。3.根據權利要求1所述的半導體結構，其中，所述半導體襯底是單晶硅襯底、多晶硅襯底、非晶硅襯底、SOI襯底、SiGe襯底、Ge襯底、GeOI襯底、II1-V族化合物襯底等中的一種或其組合。4.根據權利要求1所述的半導體結構，其中，所述第一介質層是La2O3或者HfO2,所述第二介質層是被原子百分比不超過5%的元素M摻雜后的HfO2或者是被原子百分比不超過5%的元素_參雜后的2抑2，其中1元素可以是31仏41，6(1，￥，1^，11等中的一種或更多種。5.一種半導體結構形成方法，包括: 提供半導體襯底； 在所述半導體襯底上形成界面層； 在所述界面層上形成第一介質層； 在所述第一介質層上形成第二介質層；以及 執行尖峰退火，使得所述第二介質層由非晶相或單晶相轉變為四方相或立方相而所述第一介質層仍保持非晶相。6.根據權利要求5所述的方法，其中，所述半導體襯底是單晶硅襯底、多晶硅襯底、非晶硅襯底、SOI襯底、SiGe襯底、Ge襯底、GeOI襯底、II1-V族化合物襯底等中的一種或其組合。7.根據權利要求5所述的方法，其中，所述第一介質層是HfO2或者La2O3，所述第二介質層是被極少量元素M摻雜后的Hf 02或者是被極少量元素M摻雜后的Zr02，其中M元素可以是Si ,Ge,Al，Gd，Y，La，Ti等中的一種或更多種。8.根據權利要求5所述的方法，其中，如果所述第二介質層是被原子百分比不超過5%的元素M摻雜后的HfO2,那么尖峰退火的峰值溫度大約是650°C。如果所述第二介質層是被原子百分比不超過5%的元素M摻雜后的ZrO2,那么尖峰退火的溫度范圍大約是500-650°C。9.根據權利要求5所述的方法，其中，在含氧的惰性氣體氣氛中執行所述尖峰退火。
【文檔編號】H01L21/28GK105932053SQ201610384301
【公開日】2016年9月7日
【申請日】2016年6月1日
【發明人】馬雪麗, 王文武, 趙超
【申請人】中國科學院微電子研究所