一種槽柵mosfet器件的制作方法
【專利摘要】本發明涉及功率半導體器件技術領域，具體涉及到一種槽柵MOSFET器件。其元胞結構相比于傳統的槽柵型MOSFET器件的區別主要為，本發明的MOSFET器件在槽型柵電極底部具有厚絕緣介質層，且在厚絕緣介質層中引入負電荷，所述負電荷由O?或其他具有負電性的材料通過淀積或離子注入的方式在厚絕緣介質層中形成。本發明提供的槽柵MOSFET器件通過厚絕緣介質層中負電荷的引入，形成類似超結的結構，顯著提高器件擊穿電壓。在相同的器件耐壓下，可以采用更高的外延層濃度，從而減小器件導通電阻。此外，負電荷的引入使得漂移區中耗盡層擴展更寬，器件的柵漏電容Cgd減小，從而減小Qgd。因此，器件的優值FOM(Rds(on)*Qg)降低，器件性能得以優化。
【專利說明】
一種槽柵MOSFET器件
技術領域
[0001 ]本發明涉及功率半導體器件技術領域，具體涉及到一種槽柵MOSFET器件。
【背景技術】
[0002]由于槽棚.型功率M0SFET(Metal Oxide Semi conductor Field-EffectTransistor)結構消除了平面型功率MOSFET的JFET區，故其導通電阻較小。通常來說，使功率MOSFET器件具有優化的FOM值可以減小器件在工作過程中的功率損耗，較低的FOM值(Rds(on)*Qg)需要在低導通電阻Rds(on)和低柵電荷Qg進行折中，而柵漏電荷Qgd是柵電荷Qg的主要部分。為了減小導通電阻Rds(on)可以采用減小元胞節距的方法，但是過小的元胞節距會引起溝道密度的提高，導致Qgd的提高。目前減小Qgd的方法一般是通過在槽柵底部使用厚氧化層或采用split-gate結構來減小Cgd進而減小Qgd。
[0003]在縱向溝道器件中一種同時減小Rds (on)和Qgd的方法是采用超結RESURF的結構。這種結構以關態時達到電荷平衡為基礎，采用交疊的重摻雜N柱和P柱組成器件的漂移區，將承擔阻斷電壓的空間電荷區從單一的垂直方向改變為垂直與水平兩個方向，使得其擊穿電壓只與漂移區厚度有關。這樣，超結MOSFET中的漂移區摻雜濃度比傳統結構漂移區的摻雜濃度高出一個數量級，其導通電阻為傳統MOSFET結構導通電阻的1/5?1/100，有效改善了導通電阻與器件耐壓之間的矛盾。但是，超結結構不能有效降低柵電荷Qg，且目前超結結構的制造工藝仍存在一定技術難度。
【發明內容】
[0004]為了優化器件優值F0M，在相同的器件耐壓下減小導通電阻，并降低Cgd，從而降低Qgd，本發明提出一種槽柵MOSFET器件。
[0005]本發明所采用的技術方案:一種槽柵MOSFET器件，包括從下至上依次層疊設置的金屬化漏極1、N+襯底2、N-漂移區3、P型體區4和金屬化源極13;所述P型體區4上層具有N+重摻雜源區5和P+接觸區6，所述N+重摻雜源區5位于P+接觸區6之間；其特征在于，還包括溝槽14，所述溝槽14從N+重摻雜源區5上表面中部，垂直向下依次貫穿N+重摻雜源區5和P型體區4延伸入N-漂移區3中；所述溝槽14的下部中填充有厚絕緣介質層10，溝槽14的上部中填充有柵氧化層8，所述厚絕緣介質層10與柵氧化層8之間通過隔離介質層9隔離;所述厚絕緣介質層10中具有負電荷區11，所述柵氧化層8中具有柵電極7;所述柵電極7的上表面及部分N+重摻雜源區5的上表面通過隔離介質12與金屬化源極13隔離;P+接觸區6的上表面與部分N+重摻雜源區5的上表面與金屬化源極13接觸。
[0006]進一步地，所述柵電極7可以是多晶硅或其他導電材料;所述絕緣介質層可以是二氧化硅或其他絕緣介質材料。所述負電荷11可由O—或其他具有負電性的材料通過淀積或離子注入的方式在厚絕緣介質層10中形成。
[0007]本發明的有益效果為，本發明提供的槽柵MOSFET器件通過厚絕緣介質層中負電荷的引入，形成類似超結的結構，顯著提高器件擊穿電壓。在相同的器件耐壓下，可以采用更高的外延層濃度，從而減小器件導通電阻。此外，負電荷的引入使得漂移區中耗盡層擴展更寬，器件的柵漏電容Cgd減小，從而減小Qgd。因此，器件的優值FOM(Rds(on)*Qg)降低，器件性能得以優化。
【附圖說明】
[0008]圖1是本發明的槽柵MOSFET器件的元胞結構示意圖；
[0009]圖2-圖5是本發明的槽柵MOSFET器件的制造工藝步驟示意圖。
【具體實施方式】
[0010]下面結合附圖，詳細描述本發明的技術方案:
[0011]如圖1所示，本發明的一種槽柵MOSFET器件，包括從下至上依次層疊設置的金屬化漏極1、N+襯底2、N-漂移區3、P型體區4和金屬化源極13;所述P型體區4上層具有N+重摻雜源區5和P+接觸區6，所述N+重摻雜源區5位于P+接觸區6之間；其特征在于，還包括溝槽14，所述溝槽14從N+重摻雜源區5上表面中部，垂直向下依次貫穿N+重摻雜源區5和P型體區4延伸入N-漂移區3中；所述溝槽14的下部中填充有厚絕緣介質層10，溝槽14的上部中填充有柵氧化層8，所述厚絕緣介質層10與柵氧化層8之間通過隔離介質層9隔離;所述厚絕緣介質層10中具有負電荷區11，所述柵氧化層8中具有柵電極7;所述柵電極7的上表面及部分N+重摻雜源區5的上表面通過隔離介質12與金屬化源極13隔離;P+接觸區6的上表面與部分N+重摻雜源區5的上表面與金屬化源極13接觸。
[0012]本發明的工作原理為:
[0013](I)器件的正向導通
[0014]本發明所提供的槽柵MOSFET器件，其正向導通時的電極連接方式為:柵電極7接正電位，金屬化漏極I接正電位，金屬化源極13接零電位。
[0015]當柵電極7施加的正偏電壓達到閾值電壓時，在P型體區4中靠近柵氧化層8的一側形成反型溝道;在漏極I的正向偏壓下，電子作為載流子從N+重摻雜源區5經過P型體區4中的反型溝道，注入N-漂移區3，并到達漏極I形成正向電流，MOSFET器件導通。
[0016](2)器件的阻斷
[0017]本發明所提供的槽柵MOSFET器件，其處于阻斷狀態時的電極連接方式為:柵電極7和金屬化源極13短接且接零電位，金屬化漏極I接正電位。
[0018]厚絕緣介質層10中負電荷11的引入，使得器件在阻斷狀態時具有類似超結的結構。引入的負電荷11電荷密度需適當選擇，以保證其電荷密度與N-漂移區3的施主雜質濃度基本相等，從而可以提高器件在阻斷狀態時的擊穿電壓。當器件處于阻斷狀態時，由厚絕緣介質層10中的負電荷11和N-漂移區3形成類似超結的結構。漏極I施加正偏壓時，N-漂移區開始耗盡。由于漂移區中的耗盡層電離施主雜質帶正電，厚絕緣介質層10中的電荷帶負電且兩者的電荷密度相當，可以實現電荷平衡并引入橫向電場，顯著提高器件擊穿電壓。因此，在相同的器件耐壓下，可以采用更高的外延層濃度，從而減小器件導通電阻。
[0019]此外，由于厚絕緣介質層10中負電荷11的引入，使得N-漂移區3中耗盡層擴展更寬，器件的柵漏電容Cgd減小，從而在器件開關過程中給柵漏電容Cgd充電所需要的柵電荷Qgd減小。因此，器件的開關速度提高，開關損耗減小，使其在高頻應用領域有更明顯的優勢。
[0020]本發明提供的低導通電阻槽柵型MOSFET器件可用以下方法制備得到，主要工藝步驟為:
[0021 ] 1、單晶硅準備。采用N型重摻雜單晶硅作為N+襯底2，晶向為〈100〉。
[0022]2、外延生長。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的外延N-漂移區3。
[0023]3、深槽刻蝕，形成溝槽14。溝槽14延伸至靠近N-漂移區3底部，如圖2。
[0024]4、淀積介質層和具有負電性的材料。在溝槽14中通過化學氣相淀積CVD等方法形成一定厚度的介質層10，如S12;然后在該介質層10注入O—或其他具有負電性的材料以提供負電荷11，如圖3。
[0025]5、利用各向同性濕法刻蝕，刻蝕掉溝槽14上部的介質層和負電性材料，并在頂部淀積起隔離作用的隔離介質層9，如圖4。
[0026]6、制備柵結構。熱生長柵氧化層8，淀積多晶硅柵電極7。
[0027]7、P型雜質注入與推阱，形成P型基區4。
[0028]8、N型重摻雜注入，形成N+重摻雜源區5。
[0029]9、P型重摻雜注入，形成P+接觸區6，如圖5。
[0030]9、正面源極金屬化。在整個器件表面濺射一層金屬鋁，形成金屬化源極13。
[0031]10、背面減薄、金屬化，形成漏極I。
【主權項】
1.一種槽柵MOSFET器件，包括從下至上依次層疊設置的金屬化漏極(1)、N+襯底(2)、N-漂移區(3)、P型體區(4)和金屬化源極(13);所述P型體區(4)上層具有N+重摻雜源區(5)和P+接觸區(6)，所述N+重摻雜源區(5)位于P+接觸區(6)之間；其特征在于，還包括溝槽(14)，所述溝槽(14)從N+重摻雜源區(5)上表面中部，垂直向下依次貫穿N+重摻雜源區(5)和P型體區(4)延伸入N-漂移區(3)中；所述溝槽(14)的下部中填充有厚絕緣介質層(10)，溝槽(14)的上部中填充有柵氧化層(8)，所述厚絕緣介質層(10)與柵氧化層(8)之間通過隔離介質層(9)隔離;所述厚絕緣介質層(10)中具有負電荷區(11)，所述柵氧化層(8)中具有柵電極(7);所述柵電極(7)的上表面及部分N+重摻雜源區(5)的上表面通過隔離介質(12)與金屬化源極(13)隔離;P+接觸區(6)的上表面與部分N+重摻雜源區(5)的上表面與金屬化源極(13)接觸。2.根據權利要求1所述的一種槽柵MOSFET器件，所述柵電極(7)為多晶硅，所述絕緣介質層(9)為二氧化娃。3.根據權利要求1所述的一種槽柵MOSFET器件，所述負電荷區(11)為氧離子區。
【文檔編號】H01L29/78GK105932051SQ201610514534
【公開日】2016年9月7日
【申請日】2016年7月4日
【發明人】李澤宏, 陳文梅, 李爽, 曹曉峰, 陳哲, 包惠萍, 任敏
【申請人】電子科技大學