具有多層基底的半導體封裝的制作方法
【專利摘要】提供了具有多層基底的半導體封裝。一種用于安裝到印刷電路板(PCB)的半導體封裝包括陶瓷外殼中的半導體裸片、在導電基底的頂表面處耦合到半導體裸片的導電基底，其中，導電基底包括具有第一熱膨脹系數(CTE)的第一層和具有至少一個安裝片和第二CTE的第二層。導電基底被配置為減少陶瓷外殼中的熱應力，其中，第一CTE與陶瓷外殼的CTE相同或稍有不同，第二CTE大于第一CTE，并且PCB的CTE大于或等于第二CTE。導電基底被配置為將半導體裸片的功率電極電氣耦合到PCB。
【專利說明】具有多層基底的半導體封裝
[0001]相關申請的交叉引用
[0002]本申請要求2015年2月26日提交的標題為“Ceramic Package with CompositeBase”序列號為62/121，364的臨時專利申請的權益和優先權。該臨時申請中的公開由此通過引用合完全合并到本申請中。
【背景技術】
[0003]表面安裝器件(SMD)封裝可以用于容納半導體器件并且將其直接連接到印刷電路板(PCB)。由于表面安裝期間可以提供的各種益處而導致大量電子電路設計已經集成了SMD封裝。例如，在高可靠性是必要的軍事和空間應用(例如，高性能車輛、飛機、航天飛機和衛星)中，陶瓷SMD封裝可以提供在極端或者惡劣環境下所需要的穩定性，同時提供諸如更小的尺寸、更輕的重量和優異的散熱性能的益處。
[0004]然而，陶瓷SMD封裝的普及已經由于SMD封裝和PCB材料的熱膨脹系數(CTE)不兼容，并且由于越來越寬的工作溫度要求而多少被影響。例如，當陶瓷SMD封裝被安裝到具有大的CTE的PCB時，在陶瓷SMD封裝和PCB之間的CTE失配可能對陶瓷SMD封裝引入熱應力。熱應力可能產生陶瓷SMD封裝的破裂，這可能導致封裝的密閉性損失以及對封裝內的功率半導體器件和電路的損壞。
[0005]因此，需要通過提供可以基本上減少由于熱循環而導致的半導體封裝的疲勞和破裂的諸如陶瓷SMD封裝的半導體封裝來克服現有技術中的缺點和不足。
【發明內容】
[0006]本公開針對一種具有多層基底的半導體封裝，基本上如附圖中的至少一個所示和/或結合其描述的，并且如權利要求書中所闡述的。
【附圖說明】
[0007]圖1A圖示了根據本申請的一個實施方式的示例性半導體封裝的一部分的立體圖。
[0008]圖1B圖示了根據本申請的一個實施方式的示例性半導體封裝的橫截面圖。
[0009]圖2A圖示了根根據本申請的一個實施方式的示例性半導體封裝的一部分的頂部平面圖。
[0010]圖2B圖示了根據本申請的一個實施方式的示例性半導體封裝的橫截面圖。
[0011]圖3A圖示了根據本申請的一個實施方式的示例性半導體封裝的一部分的頂部平面圖。
[0012]圖3B圖示了根據本申請的一個實施方式的示例性半導體封裝的橫截面圖。
【具體實施方式】
[0013]以下描述包含屬于本公開中的實施方式的特定信息。本申請中的附圖及其詳細描述僅針對示例性實施方式。除非另有說明，附圖中的相同或相應的元件可以由相同或相應的附圖標記來指示。此外，本申請中的附圖和說明一般不是按比例的，并且不旨在對應于實際的相關尺寸。
[0014]參考圖1A和圖1B，圖1A圖示了根據本申請的一個實施方式的示例性半導體封裝100的一部分的立體圖。圖1B圖示了根據本申請的一個實施方式的圖1A中的示例性半導體封裝100沿線B-B的橫截面圖。如圖1A中所示，半導體封裝100被安裝在襯底102上。半導體封裝100包括陶瓷外殼104、導電基底106、密封環108、蓋110、孔眼或者墊圈112a和112b以及引線114a和114b。如圖1B中所示，半導體封裝100還包括半導體裸片118，其貫穿半導體封裝100的陶瓷外殼104的底部處的孔通過焊劑附連到例如導電基底106的頂表面116。
[0015]在本實施方式中，半導體封裝100是密封表面安裝器件(SMD)封裝。例如，半導體裸片118被密閉地密封在陶瓷外殼104中，使得半導體封裝100是不透濕氣和有害氣體種類。例如，陶瓷外殼104可以包括相對低質量密度的陶瓷材料，諸如氧化鋁或氮化鋁。在實施方式中，陶瓷外殼104可以具有4至7每攝氏度每百萬份(ppm/°C)范圍的CTE。密封環108和蓋110可以包括相對高質量密度的材料，諸如科伐合金(Kovar)。在實施方式中，密封環108和蓋110中的每一個可以具有5至6ppm CTE/°C范圍的CTE。如在圖1A中所示，孔眼或墊圈112a和112b被形成在陶瓷外殼104的側壁上，其中，引線114a和114b分別貫穿孔眼或墊圈112a和112b延伸到陶瓷外殼104中。引線114a和114b可以通過例如一個或多個接合線(例如，接合線120a)被電氣地耦合到半導體封裝100內的半導體裸片118(圖1B中所示)上的一個或多個電極。在實施方式中，孔眼或墊圈112a和112b可以包括陶瓷材料，諸如氧化鋁。在實施方式中，孔眼或墊圈112a和112b可以包括導電材料，諸如銅、銅合金等。在實施方式中，引線114a和114b可以包括銅、銅合金等。
[0016]應當理解，在陶瓷外殼104中具有半導體裸片118、接合線120a的半導體封裝100可以諸如通過注塑成型而被包封在模制料(在圖1A和圖1B中未明確示出)中。還應當理解，其他電路組件和/或半導體封裝(在圖1A和圖1B未明確示出)可以在襯底102中和/或其上形成。在實施方式中，襯底102可以是具有一個或多個層的印刷電路板(PCB)。而且，襯底102可以包括用于電氣連接襯底102中或上的各種其他電路組件和/或半導體封裝的導電跡線(在圖1A和圖1B中未明確示出)。
[0017]如圖1B所示，半導體裸片118貫穿半導體封裝100的陶瓷外殼104的底部的孔在導電基底106的頂表面116上形成。在實施方式中，半導體裸片118包括一個或多個半導體器件(圖1B未明確示出)。在實施方式中，半導體裸片118包括IV族半導體材料，諸如硅、碳化硅(SiC)等。在另一實施方式中，半導體裸片118可以包括II1-V族半導體材料，諸如氮化鎵(GaN)、氮化鋁鎵(AlGaN)等。在其他實施方式中，半導體裸片118可以包括任何其他適當的半導體材料。而且，半導體裸片118可以包括橫向和/或垂直導電功率半導體器件，諸如金屬氧化物半導體場效應晶體管(FET)、絕緣柵雙極晶體管(IGBT)、功率二極管等。在實施方式中，半導體裸片可以包括一個或多個II1-V族功率半導體功率器件或IV族功率半導體器件。
[0018]如圖1B中所示，引線114a貫穿孔眼或墊圈112a延伸到陶瓷外殼104中，并且通過接合線120a電氣耦合到半導體裸片118。應當理解，與引線114a類似，圖1A中所示的引線114b還可以貫穿孔眼或墊圈112b(在圖1A中示出)延伸到陶瓷外殼104中，并且可以通過另一接合線(在圖1A和圖1B中未明確示出)電氣耦合到半導體裸片118。在本實施方式中，引線114a可以被耦合到半導體封裝100中的頂表面半導體裸片118上的控制電極(例如，柵電極)，而引線114b可以被耦合到半導體裸片118的頂表面上的功率電極(例如，源電極)。而且，半導體裸片118可以在半導體裸片118的底表面上具有功率電極(例如，漏電極)。導電基底106的端子焊盤106a被機械和電氣地耦合到半導體裸片118的底表面上的功率電極(例如，漏電極)。安裝片106b中被機械和電氣地親合到襯底102。端子焊盤106a和安裝片106b可以通過焊接、銅焊或任何其他工藝來被接合在一起。這樣，導電基底106貫穿陶瓷外殼104的底部處的孔將半導體裸片118電氣地耦合到襯底102。
[0019]在本實施方式中，導電基底106是具有至少兩個導電材料層的多層基底。如圖1A和圖1B中所示，導電基底106包括第一層，該第一層具有機械和電氣地耦合到半導體封裝100內的半導體裸片118的底表面上的功率電極(例如，漏電極)的端子焊盤106a。根據本申請的實施方式，重要的是使端子焊盤106a具有與陶瓷外殼104的CTE緊密匹配的CTE。在實施方式中，端子焊盤106a可以具有等于陶瓷外殼104的CTE的CTE。在另一實施方式中，端子焊盤106a可以具有與陶瓷外殼104的CTE稍有不同(例如，大于或小于)的CTE。例如，端子焊盤106a可以具有在4至8ppm/°C的范圍中的CTE。因為端子焊盤106a的CTE與陶瓷外殼104的CTE緊密匹配，所以端子焊盤106a被配置為基本上減少和/或最小化由于熱循環而導致的在陶瓷外殼104上的機械和熱應力，由此提高半導體封裝100的結構完整性。在本實施方式、實施方式中，端子焊盤106a可以具有銅鎢(CuW)的基本上均勻的組合物。在另一實施方式中，端子焊盤106a可以具有任何金屬或非金屬導電材料的基本上均勻的組合物，諸如科伐合金或銅-鉬(CuMo)。
[0020]如圖1A和圖1B中所示，導電基底106還包括第二層，具有在端子焊盤106a下方形成并且被配置為將端子焊盤106a電氣耦合到襯底102的安裝片106b。這樣，具有端子焊盤106a和安裝片106b的導電基底106被配置為貫穿陶瓷外殼104的底部的孔將半導體裸片118的功率電極電氣耦合到襯底102中和/或其上的一個或多個導電跡線(在圖1A和圖1B未明確示出)。根據本申請的實施方式，重要的是使安裝片106b具有在端子焊盤106a的CTE和襯底102的CTE之間的CTE。在一個實施方式中，安裝片106b的CTE可以大于或等于端子焊盤106a的CTE，并且小于或等于襯底102的CTE。例如，在襯底102是具有13至18ppm/°C的范圍中的CTE的PCB(例如，具有13至14ppm/°C的CTE的FR4PCB或具有17至18ppm/°C的CTE的聚酰胺PCB)，并且半導體封裝100的陶瓷外殼104是具有4至7ppm/°C的范圍中的CTE的陶瓷外殼(例如，具有大約7ppm/°C的CTE的氧化鋁外殼)的情況下，安裝片106b可以具有7至13ppm/°C的范圍中(諸如10ppm/°C)的CTE，以提供用于緩和由于在陶瓷外殼104和襯底102之間的CTE失配而產生的熱應力的緩沖步驟。在另一實施方式中，安裝片106b的CTE可以小于或等于端子焊盤106a的CTE，并且大于或等于襯底102的CTE。例如，在襯底102是具有比陶瓷外殼104的CTE稍小的CTE的陶瓷PCB的情況下，安裝片106b可以具有在陶瓷外殼104的CTE和陶瓷PCB的CTE之間的(例如，約7ppm/ °C )的CTE。因此，通過對用于安裝片106b的材料的仔細選擇，本申請的實施方式可以有效地減少由于在半導體封裝100和由任何材料制成的襯底102之間的CTE失配而產生的機械和熱應力。這樣，具有安裝片106b的半導體封裝100可以被表面安裝在所有類型的PCB上。
[0021]因為安裝片106b的CTE在端子焊盤106a的CTE和襯底102的CTE之間，所以安裝片106b被配置為用作緩沖層，以基本上減少和/或最小化由于在陶瓷外殼104和襯底102之間的CTE失配產生的機械和熱應用，由此改善半導體封裝100的結構完整性并且防止陶瓷外殼104破裂。在本實施方式中，安裝片106b可以具有銅-鉬(CuMo)的基本上均勻的組合物。在另一實施方式中，安裝片106b可以具有任何金屬或非金屬導電材料的基本上均勻的組合物，其具有在陶瓷外殼104和諸如銅-鉬的襯底102的那些之間的CTE。
[0022]因此，具有與陶瓷外殼104的CTE緊密配合的CTE的端子焊盤106a以及具有在陶瓷外殼104和襯底102的CTE之間的CTE的安裝片106b的導電基底106可以提供在CTE半導體封裝100和襯底102之間的CTE的逐漸改變，使得從在半導體封裝100和襯底102之間的CTE失配產生的機械和熱應力可以基本上被減少和/或最小化。
[0023]如圖1A和圖1B所示，安裝片106b沒有在X方向和y方向上延伸到端子焊盤106a的邊緣。本申請的發明人已經發現了，在陶瓷外殼104和襯底102之間的CTE失配需要特定量的長度(例如，在X方向上)和特定量的寬度(例如，在y方向上)來建立機械和熱應力。因此，X方向和y方向上的安裝片106b的尺寸的減小可以顯著減少在陶瓷外殼104上的平面內(例如，x-y平面)的機械和熱應力的量。還可以減少在安裝片106b和襯底102之間的焊接點處的機械和熱應力。另外，導電基底106的安裝片106b可以提供在半導體封裝100和襯底102之間的大的間隙，這使得在將半導體封裝100焊接到襯底102之后移除焊劑殘渣更容易。
[0024]參考圖2A和圖2B，圖2A圖示了根據本申請的一個實施方式的示例性半導體封裝200的一部分的頂部平面圖。圖2B圖示了根據本申請的一個實施方式的圖2A中的示例性半導體封裝200沿線B-B的橫截面圖。如圖2A所示，用表示圖1A和圖1B中的半導體封裝100中的類似特征的類似附圖標記，半導體封裝200被安裝在襯底202上，諸如PCB。半導體封裝200包括陶瓷外殼204、導電基底206、密封環208、蓋210、孔眼或者墊圈212a和212b、引線214a和214b、接合線220a、220b和220c以及半導體裸片218。注意，為了清楚起見，在圖2A中省略了半導體封裝200的密封環208和蓋210，但是可能以其他方式被包括，如圖2B所示。
[0025]如圖2A和圖2B中所示，半導體封裝200、半導體裸片218例如通過焊劑貫穿陶瓷外殼204的底部的孔被附連到導電基底206的頂表面216。在實施方式中，半導體裸片218包括一個或多個半導體器件(在圖2A中未明確示出)。在實施方式中，半導體裸片218包括IV族半導體材料，諸如硅、碳化硅(SiC)等。在另一實施方式中，半導體裸片218可以包括II1-V族半導體材料，諸如氮化鎵(GaN)、氮化鋁鎵(AlGaN)等。在其他實施方式中，半導體裸片218可以包括任何其他適當的半導體材料。而且，半導體裸片218可以包括橫向和/或垂直導電功率半導體器件，諸如金屬氧化物半導體場效應晶體管(FET)、絕緣柵雙極晶體管(IGBT)、功率二極管等。
[0026]如圖2A中所示，引線214a貫穿孔眼或墊圈212a延伸到陶瓷外殼204中，并且通過接合線220a電氣耦合到半導體裸片218。引線214b貫穿孔眼或墊圈212b延伸到陶瓷外殼204中，并且通過接合線220b和220c電氣耦合到半導體裸片218。在本實施方式中，引線214a可以被耦合到半導體封裝200中的頂表面半導體裸片218上的控制電極(例如，柵電極)，而引線214b可以被耦合到半導體裸片218的頂表面上的功率電極(例如，源電極)。而且，半導體裸片218可以在半導體裸片218的底表面上具有功率電極(例如，漏電極)。導電基底206的端子焊盤206a被機械和電氣地耦合到半導體裸片218的底表面上的功率電極(例如，漏電極)。安裝片206b被機械和電氣地耦合到襯底202。端子焊盤206a和安裝片206b可以通過焊接、銅焊或任何其他工藝來被接合在一起。這樣，導電基底206貫穿陶瓷外殼204的底部處的孔將半導體裸片218電氣地耦合到襯底202。
[0027]在本實施方式中，導電基底206是具有至少兩個導電材料層的多層基底。如圖2A和圖2B中所示，導電基底206包括第一層，該第一層具有機械和電氣地耦合到半導體封裝200內的半導體裸片218的底表面上的功率電極(例如，漏電極)的端子焊盤206a。根據本申請的實施方式，重要的是使端子焊盤206a具有與陶瓷外殼204的CTE緊密匹配的CTE。在實施方式中，端子焊盤206a可以具有等于陶瓷外殼204的CTE的CTE。在另一實施方式中，端子焊盤206a可以具有與陶瓷外殼204的CTE稍有不同(例如，大于或小于)的CTE。例如，端子焊盤206a可以具有在4至8ppm/°C的范圍中的CTE。因為端子焊盤206a的CTE與陶瓷外殼204的CTE緊密匹配，所以端子焊盤206a被配置為基本上減少和/或最小化由于熱循環而導致的在陶瓷外殼204上的機械和熱應力，由此提高半導體封裝200的結構完整性。在本實施方式、實施中，端子焊盤206a可以具有銅鎢(CuW)的基本上均勻的組合物。在另一實施方式中，端子焊盤206a可以具有任何金屬或非金屬導電材料的基本上均勻的組合物，諸如科伐合金或銅-鉬(CuMo)0
[0028]如圖2A和圖2B中所示，導電基底206還包括第二層，具有在端子焊盤206a下方形成并且被配置為將端子焊盤206a電氣耦合到襯底202的安裝片206b。這樣，具有端子焊盤206a和安裝片206b的導電基底206被配置為貫穿陶瓷外殼204的底部的孔將半導體裸片218的功率電極電氣耦合到襯底202中和/或其上的一個或多個導電跡線(在圖2A和圖2B未明確示出)。根據本申請的實施方式，重要的是使安裝片206b具有在端子焊盤206a的CTE和襯底202的CTE之間的CTE。在一個實施方式中，安裝片206b的CTE可以大于或等于端子焊盤206a的CTE，并且小于或等于襯底202的CTE。例如，在襯底202是具有13至18ppm/°C的范圍中的CTE的PCB(例如，具有13至14ppm/°C的CTE的FR4PCB或具有17至18ppm/°C的CTE的聚酰胺PCB)，并且半導體封裝200的陶瓷外殼204是具有4至7ppm/°C的范圍中的CTE的陶瓷外殼(例如，具有大約7ppm/°C的CTE的氧化鋁外殼)的情況下，安裝片206b可以具有7至13ppm/°C的范圍中(諸如10ppm/°C)的CTE，以提供用于緩和由于在陶瓷外殼204和襯底202之間的CTE失配而產生的熱應力的緩沖步驟。在另一實施方式中，安裝片206b的CTE可以小于或等于端子焊盤206a的CTE，并且大于或等于襯底202的CTE。例如，在襯底202是具有比陶瓷外殼204的CTE稍小的CTE的陶瓷PCB的情況下，安裝片206b可以具有在陶瓷外殼204的CTE和陶瓷PCB的CTE之間的(例如，約7ppm/°C )的CTE。因此，通過對用于安裝片206b的材料的仔細選擇，本申請的實施方式可以有效地減少由于在半導體封裝200和由任何材料制成的襯底202之間的CTE失配而產生的機械和熱應力。這樣，具有安裝片206b的半導體封裝200可以被表面安裝在所有類型的PCB上。
[0029]因為安裝片206b的CTE在端子焊盤206a的CTE和襯底202的CTE之間，所以安裝片206b被配置為用作緩沖層，以基本上減少和/或最小化由于在陶瓷外殼204和襯底202之間的CTE失配產生的機械和熱應用，由此改善半導體封裝200的結構完整性并且防止陶瓷外殼204破裂。在本實施方式中，安裝片206b可以具有銅-鉬(CuMo)的基本上均勻的組合物。在另一實施方式中，安裝片206b可以具有任何金屬或非金屬導電材料的基本上均勻的組合物，其具有在陶瓷外殼204和諸如銅-鉬的襯底202的那些之間的CTE。
[0030]因此，具有與陶瓷外殼204的CTE緊密配合的CTE的端子焊盤206a以及具有在陶瓷外殼204和襯底202的CTE之間的CTE的安裝片206b的導電基底206可以提供在CTE半導體封裝200和襯底202之間的CTE的逐漸改變，使得從在半導體封裝200和襯底202之間的CTE失配產生的機械和熱應力可以基本上被減少和/或最小化。
[0031]如圖2A和圖2B所示，安裝片206b和端子焊盤206a在X方向上具有相同的長度。然而，在本實施方式中，安裝片206b沒有在y方向上延伸到端子焊盤206a的邊緣。因此，在y方向上的安裝片206b的尺寸的減小可以顯著減少在陶瓷外殼204上的平面(例如，x-y平面)內機械和熱應力的量。還可以減少在安裝片206b和襯底202之間的焊接點處的熱和機械應力。此外，導電基底206的安裝片206b還可以提供在半導體封裝200和襯底202之間的大的間隙，這使得在將半導體封裝200焊接到襯底202之后移除焊劑殘渣更容易。在一個實施方式中，安裝片206b和端子焊盤206a可以具有相同的長度(例如，在X方向)和相同的寬度(例如，在y方向上)。
[0032]參考圖3A和圖3B，圖3A圖示了根據本申請的一個實施方式的示例性半導體封裝300的一部分的俯視圖。圖3B圖示了根據本申請的一個實施方式的圖3A中的示例性半導體封裝300沿線B-B的橫截面圖。如圖3A所示，用表示圖1A和圖1B中的半導體封裝100中的類似特征的類似附圖標記，半導體封裝300被安裝在襯底302上，諸如PCB。半導體封裝300包括陶瓷外殼304、導電基底306、密封環308、蓋310、孔眼或者墊圈312a和312b、引線314a和314b、接合線320a、320b和320c以及半導體裸片318。注意，為了清楚起見，在圖3A中省略了半導體封裝300的密封環308和蓋310，但是可能以其他方式被包括，如圖3B所示。
[0033]如圖3A和圖3B中所示，半導體封裝300、半導體裸片318例如通過焊劑貫穿陶瓷外殼304的底部的孔被附連到導電基底206的頂表面316。在實施方式中，半導體裸片318包括一個或多個半導體器件(在圖3A中未明確示出)。在實施方式中，半導體裸片318包括IV族半導體材料，諸如硅、碳化硅(SiC)等。在另一實施方式中，半導體裸片318可以包括II1-V族半導體材料，諸如氮化鎵(GaN)、氮化鋁鎵(AlGaN)等。在其他實施方式中，半導體裸片318可以包括任何其他適當的半導體材料。而且，半導體裸片318可以包括橫向和/或垂直導電功率半導體器件，諸如金屬氧化物半導體場效應晶體管(FET)、絕緣柵雙極晶體管(IGBT)、功率二極管等。
[0034]如圖3A中所示，引線314a貫穿孔眼或墊圈312a延伸到陶瓷外殼304中，并且通過接合線320a電氣耦合到半導體裸片318。引線314b貫穿孔眼或墊圈312b延伸到陶瓷外殼304中，并且通過接合線320b和320c電氣耦合到半導體裸片318。在本實施方式中，引線314a可以被耦合到半導體封裝300中的頂表面半導體裸片318上的控制電極(例如，柵電極)，而引線314b可以被耦合到半導體裸片318的頂表面上的功率電極(例如，源電極)。而且，半導體裸片318可以在半導體裸片318的底表面上具有功率電極(例如，漏電極)。導電基底306的端子焊盤306a被機械和電氣地耦合到半導體裸片318的底表面上的功率電極(例如，漏電極)。安裝片306b被機械和電氣地耦合到襯底302。端子焊盤306a和安裝片306b可以通過焊接、銅焊或任何其他工藝來被接合在一起。這樣，導電基底306貫穿陶瓷外殼304的底部處的孔將半導體裸片318電氣地耦合到襯底302。
[0035]在本實施方式中，導電基底306是具有至少兩個導電材料層的多層基底。如圖3A和圖3B中所示，導電基底306包括第一層，該第一層具有機械和電氣地耦合到半導體封裝300內的半導體裸片318的底表面上的功率電極(例如，漏電極)的端子焊盤306a。根據本申請的實施方式，重要的是使端子焊盤306a具有與陶瓷外殼304的CTE緊密匹配的CTE。在實施方式中，端子焊盤306a可以具有等于陶瓷外殼304的CTE的CTE。在另一實施方式中，端子焊盤306a可以具有與陶瓷外殼304的CTE稍有不同(例如，大于或小于)的CTE。例如，端子焊盤306a可以具有在4至8ppm/°C的范圍中的CTE。因為端子焊盤306a的CTE與陶瓷外殼204的CTE緊密匹配，所以端子焊盤306a被配置為基本上減少和/或最小化由于熱循環而導致的在陶瓷外殼304上的機械和熱應力，由此提高半導體封裝300的結構完整性。在本實施方式、實施中，端子焊盤306a可以具有銅鎢(CuW)的基本上均勻的組合物。在另一實施方式中，端子焊盤306a可以具有任何金屬或非金屬導電材料的基本上均勻的組合物，諸如科伐合金或銅-鉬(CuMo)0
[0036]如圖3A和圖3B中所示，導電基底306還包括第二層，具有在端子焊盤306a下方形成并且被配置為將端子焊盤306a電氣耦合到襯底302的安裝片306b。這樣，具有端子焊盤306a和安裝片306b的導電基底306被配置為貫穿陶瓷外殼304的底部的孔將半導體裸片318的功率電極電氣耦合到襯底302中和/或其上的一個或多個導電跡線(在圖3A和圖3B未明確示出)。根據本申請的實施方式，重要的是使安裝片306b具有在端子焊盤306a的CTE和襯底302的CTE之間的CTE。在一個實施方式中，安裝片306b的CTE可以大于或等于端子焊盤306a的CTE，并且小于或等于襯底302的CTE。例如，在襯底302是具有13至18ppm/°C的范圍中的CTE的PCB(例如，具有13至14ppm/°C的CTE的FR4PCB或具有17至18ppm/°C的CTE的聚酰胺PCB)，并且半導體封裝300的陶瓷外殼304是具有4至7ppm/°C的范圍中的CTE的陶瓷外殼(例如，具有大約7ppm/°C的CTE的氧化鋁外殼)的情況下，安裝片306b可以具有7至13ppm/°C的范圍中(諸如10ppm/°C)的CTE，以提供用于緩和由于在陶瓷外殼304和襯底302之間的CTE失配而產生的熱應力的緩沖步驟。在另一實施方式中，安裝片306b的CTE可以小于或等于端子焊盤306a的CTE，并且大于或等于襯底302的CTE。例如，在襯底302是具有比陶瓷外殼304的CTE稍小的CTE的陶瓷PCB的情況下，安裝片306b可以具有在陶瓷外殼304的CTE和陶瓷PCB的CTE之間的(例如，約7ppm/°C )的CTE。因此，通過對用于安裝片306b的材料的仔細選擇，本申請的實施方式可以有效地減少由于在半導體封裝300和由任何材料制成的襯底302之間的CTE失配而產生的機械和熱應力。這樣，具有安裝片306b的半導體封裝300可以被表面安裝在所有類型的PCB上。
[0037]因為安裝片306b的CTE在端子焊盤306a的CTE和襯底302的CTE之間，所以安裝片306b被配置為用作緩沖層，以基本上減少和/或最小化由于在陶瓷外殼304和襯底302之間的CTE失配產生的機械和熱應用，由此改善半導體封裝300的結構完整性并且防止陶瓷外殼304破裂。在本實施方式中，安裝片306b可以具有銅-鉬(CuMo)的基本上均勻的組合物。在另一實施方式中，安裝片306b可以每個具有任何金屬或非金屬導電材料的基本上均勻的組合物，諸如銅-鉬。
[0038]因此，具有與陶瓷外殼304的CTE緊密配合的CTE的端子焊盤306a以及具有在陶瓷外殼304和襯底302的CTE之間的CTE的安裝片306b的導電基底306能夠提供在CTE半導體封裝300和襯底302之間的CTE的逐漸改變，使得從在半導體封裝300和襯底302之間的CTE失配產生的機械和熱應力可以基本上被減少和/或最小化。
[0039]如在圖3A和3B所示，安裝片306b中的每一個沒有在X方向和y方向上延伸到端子焊盤306A的邊緣。
[0040]因此，安裝片306b中的每一個的尺寸在X和y方向上的減少可以顯著減少陶瓷外殼304上的平面(例如，x-y平面)內的機械和熱應力的量。還可以減少在安裝片306b和襯底302之間的焊接點處的熱和機械應力。此外，導電基底306的安裝片306b還可以提供在半導體封裝300和襯底302之間的大的間隙，這使得在將半導體封裝300焊接到襯底302之后移除焊劑殘渣更容易。應當理解，導電基底306的第二層可以具有多于兩個的安裝片306b。例如，在一個實施方式中，導電基底306的第二層可以具有在端子焊盤306a的每個角附近的四個安裝片306b。多個安裝片306b可以將平面內的機械和熱應力的總量分為幾個局部區域，從而減少在陶瓷外殼304上的總體機械和熱應力。
[0041]從上面的描述很明顯，在不脫離這些概念的范圍的情況下，各種技術可以用于實施在本申請中描述的概念。此外，雖然已經通過對特定實施方式的具體參考描述了概念，但是本領域的普通技術人員將認識到，在不脫離這些概念的范圍的情況下，可以進行形式和細節上的改變。這樣，所描述的實施方式是作為說明性的而不是限制性的所有方面被考慮。還應當理解，本申請不限于本文描述的【具體實施方式】，而是在不脫離本公開的范圍的情況下，許多重新布置、修改和替換是可能的。
【主權項】
1.一種用于安裝到印刷電路板(PCB)的半導體封裝，所述半導體封裝包括: 陶瓷外殼中的半導體裸片； 導電基底，在所述導電基底的頂表面處耦合到所述半導體裸片； 其中，所述導電基底包括具有第一熱膨脹系數(CTE)的第一層以及具有至少一個安裝片和第二 CTE的第二層，所述導電基底被配置為減少所述陶瓷外殼中的熱應力。2.根據權利要求1所述的半導體封裝，其中，所述第一CTE與所述陶瓷外殼的CTE相同或稍有不同。3.根據權利要求1所述的半導體封裝，其中，所述第二CTE大于所述第一 CTE。4.根據權利要求1所述的半導體封裝，其中，所述PCB的CTE大于或等于所述第二CTE。5.根據權利要求1所述的半導體封裝，其中，所述導電基底的所述第一層包括銅-鎢。6.根據權利要求1所述的半導體封裝，其中，所述導電基底的所述第二層包括銅-鉬(CuMo)07.根據權利要求1所述的半導體封裝，其中，所述導電基底被配置為將所述半導體裸片的功率電極電氣耦合到所述PCB。8.根據權利要求1所述的半導體封裝，其中，所述半導體裸片被密閉地密封在所述陶瓷外殼中。9.根據權利要求1所述的半導體封裝，其中，所述半導體裸片包括II1-V族功率半導體器件或IV族功率半導體器件。10.根據權利要求1所述的半導體封裝，其中，所述半導體裸片包括功率場效應晶體管、功率絕緣柵雙極晶體管(IGBT)或功率二極管。11.一種表面安裝器件(SMD)封裝，包括: 密閉地密封在陶瓷外殼中的半導體裸片； 導電基底，在所述導電基底的頂表面處耦合到所述半導體裸片； 其中，所述導電基底包括具有第一熱膨脹系數(CTE)的第一層以及具有至少一個安裝片和第二 CTE的第二層，所述導電基底被配置為減少所述陶瓷外殼中的熱應力。12.根據權利要求11所述的SMD封裝，其中，所述第一CTE與所述陶瓷外殼的CTE相同或稍有不同。13.根據權利要求11所述的SMD封裝，其中，所述第二CTE大于所述第一CTE。14.根據權利要求11所述的SMD封裝，其中，所述導電基底的所述第二層被安裝到印刷電路板(PCB)。15.根據權利要求14所述的SMD封裝，其中，所述PCB的CTE大于或等于所述第二CTE。16.根據權利要求11所述的SMD封裝，其中，所述導電基底的所述第一層包括銅-鎢。17.根據權利要求11所述的SMD封裝，其中，所述導電基底的所述第二層包括銅-鉬(CuMo)018.根據權利要求11所述的SMD封裝，其中，所述半導體裸片包括II1-V族功率半導體器件或IV族功率半導體器件。19.根據權利要求11所述的SMD封裝，其中，所述半導體裸片包括功率場效應晶體管、功率絕緣柵雙極晶體管(IGBT)或功率二極管。20.根據權利要求11所述的SMD封裝，其中，所述半導體裸片包括垂直導電功率半導體 bO I I iJtl.
【文檔編號】H01L23/00GK105931996SQ201610086287
【公開日】2016年9月7日
【申請日】2016年2月15日
【發明人】熊順和, G·馬隆尼
【申請人】英飛凌科技美國公司