半導體框架的內引線分層制作方法
【專利摘要】本發明提供一種半導體框架的內引線分層制作方法，框架內引線的露銅表面內設置一個通孔，在通孔兩側或單側滾鍍超窄、超薄鍍銀區域。通孔可以加強框架內引線正反面跟包封塑封料的鎖緊和鎖定，超窄、超薄的鍍銀區域所采用的滾輪式電鍍工藝大大突破現有電鍍工藝的技術指標，可以極大地減少鍍銀區域，最大限度地增加框架內引線露銅表面區域。
【專利說明】
半導體框架的內引線分層制作方法
技術領域
[0001]本發明涉及半導體器件所用框架的制造技術領域，尤其涉及一種半導體框架的內引線分層制作方法。
【背景技術】
[0002]在半導體功率器件封裝過程中，主要使用框架的載片臺承接芯片，并通過高導熱合金材料將芯片固定在載片臺表面，使得框架載片臺跟芯片之間實現熱和電的有效傳導。框架內引線作為芯片上引出銅線的第2焊接點區域，使得芯片和框架內引線之間實現有效電傳導，以滿足功率器件的封裝要求。銅線鍵合后如圖1所示，包括:用以散熱和承載芯片4的框架載片臺3;用以將芯片4粘接在框架載片臺3的高導熱合金材料2;用以電連結的框架內引線I及表面鍍銀層6;用以連結芯片4與框架內引線I的銅線5。
[0003]終端市場對電子元器件的降本要求從來沒有停止過，大部分功率器件中所用金絲已經被銅線所取代，但是銅線在封裝過程中遇到的問題比較多，對封裝條件和分層非常敏感。若銅線焊接在全露銅的框架內引線表面，需要封閉的鍵合軌道和混合保護氣，對封裝要求和過程控制非常嚴格，產品焊接質量風險較大，目前應用較少;若銅線焊接在鍍銀的框架內引線表面，對封裝要求和過程控制相對較低，產品焊接質量風險較低，目前應用較多，所以焊接銅線的框架內引線焊接區域都有鍍銀層，而且目前鍍銀層寬度滾鍍能力0.50mm以上，鍍銀層厚度滾鍍能力2.0um以上。框架內引線過多的鍍銀層區域跟包封塑封料之間的結合力比較差，加上銅線的延展性比金絲等差很多，功率器件在可靠性試驗中或者工作時其內部溫度較高、有時再加上外部惡劣環境，框架內引線鍍銀區域跟包封塑封料之間的界面容易產生分層，分層容易將延展性差的銅線在其第2焊點的頸部拉出裂紋或拉斷，從而導致產品的電參數、功能失效。針對此失效，業內雖然采用高粘接力的塑封料可以制作框架內引線鍍銀區域的分層，但是塑封料成本比較高，在塑封作業過程容易產生粘模情況，從而不得不降低清模周期而增加清模成本，所以針對銅線第2焊接點的鍍銀層與包封塑封料之間的分層制作，目前沒有一個比較經濟、可靠的實用方法。
[0004]
【發明內容】
:
在下文中給出關于本發明的簡要概述，以便提供關于本發明的某些方面的基本理解。應當理解，這個概述并不是關于本發明的窮舉性概述。它并不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。本發明提供一種半導體框架內引線的分層制作方法。
[0005]在框架內引線露銅表面采用物理或化學方式形成毛糙表面，在所述框架內引線毛糙面中部采用物理或化學方式產生一個通孔，在所述框架內引線的通孔兩側或單側采用滾鍍方式電鍍一塊超窄和超薄的鍍銀區域，寬度控制在0.10-0.60mm區間，厚度控制在0.5?4.0um區間。使所述鍍銀區域在滿足銅線第2焊接點有效區域的前提下極大地減小鍍銀區域寬度，使所述鍍銀區域在滿足銅線第2焊接點焊接強度和可靠性的前提下盡量減小鍍銀厚度，通過專用滾鍍夾具和滾鍍銀工藝達到超窄和超薄的鍍銀區域。所述鍍銀區域的長度需根據并排銅線的根數而確定最小長度。
[0006]本發明提供的上述方案，通過在框架內引線設置一個通孔，使包封的塑封料將框架內引線正反兩方面鎖緊、鎖定，減少界面間的位移;在通孔兩側或單側電鍍一塊超窄的鍍銀區域，可以最大限度地增加框架內引線的露銅區域，露銅表面相對于鍍銀表面跟包封塑封料之間的界面結合力更強，而毛糙化的露銅表面與包封塑封料之間的界面結合力達到超強水平;超薄鍍銀層不僅跟露銅表面之間有更好的結合力，而且使正面鍍銀層更趨近露銅表面的毛糙化。因此，綜合采用此結構和方法。可以有效制作框架內引線跟包封塑封料之間的分層，防止銅線第2焊點頸部斷裂，降低封裝難度和成本，提升產品的質量、可靠性，擴大銅線品種應用到通信、汽車控制領域。
【附圖說明】
[0007]參照下面結合附圖對本發明實施例的說明，會更加容易地理解本發明的以上和其它目的、特點和優點。附圖中的部件只是為了示出本發明的原理。在附圖中，相同的或類似的技術特征或部件將采用相同或類似的附圖標記來表示。
[0008]圖1為現有技術的結構不意圖；
圖2為圖1的A-A剖面圖；
圖3為實施本發明實施例提供的半導體框架內引線分層制作方法的加工過程示意圖；圖4為實施本發明實施例提供的半導體框架內引線分層制作方法獲得的半導體器件的示意圖；
圖5為圖4的B-B剖面圖；
圖6為本發明實施例提供的半導體框架內引線的通孔兩側分布超窄超薄鍍銀區的結構示意圖；
圖7為圖6仰視圖。
[0009]【具體實施方式】:
下面參照附圖來說明本發明的實施例。在本發明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發明無關的、本領域普通技術人員已知的部件和處理的表示和描述。
[0010]如圖3所示，本發明實施例提供的半導體框架內引線分層制作方法，在框架內引線I焊接區域內將露銅表面形成毛糙面2;在毛糙面2中部設置一個通孔3;在通孔3右側通過專用滾鍍夾具和滾鍍銀工藝形成一塊超窄超薄鍍銀層4，根據焊接銅線數量設置最小鍍銀長度。
[0011]在本發明技術方案中，根據需要，通孔3可以設置一個或多個。超窄超薄鍍銀層4可以在通孔3右側或左側，或者左右兩側都有，具體根據焊接銅線配線方式和數量而確定一個最小鍍銀區域。
[0012]本發明提供的上述方案，通過在框架內引線I焊接區域形成超窄超薄鍍銀層4，使得框架內引線I內鍍銀層面積由100%下降到10%以內，有的鍍銀面積甚至可以達到5%左右，這樣使框架內引線I區域內露銅表面面積由0%上升到90%，露銅表面相對鍍銀表面跟包封塑封料之間有更好的界面結合力。在形成窄超薄鍍銀層4之前，對框架內引線I露銅表面進行毛糙化處理，形成毛糙面2，毛糙面2相對普通露銅表面跟包封塑封料之間又有更好的界面結合力。在毛糙面2中部設置一個通孔3，使包封的塑封料將框架內引線正反兩方面鎖緊、鎖定，減少界面間的位移。超薄鍍銀層4表面比正常厚度鍍銀層更接近毛糙面，從而跟銅線焊接、包封塑封料之間有更好的結合力。框架內引線I焊接區域內綜合采用以上結構，可以有效預防和制作框架內引線跟包封塑封料之間的分層。
[0013]如圖4、圖5所示，采用本發明實施例提供的半導體器件的框架內引線分層制作方法獲得的半導體器件，包括框架內引線I，焊接區域內超窄超薄鍍銀層4，芯片6通過高導熱合金材料8粘接在框架載片臺7表面，銅線5從芯片6焊接到超窄超薄鍍銀層4表面。當半導體器件包封后，包封塑封料與超窄超薄鍍銀層4周圍的毛糙面2形成比較強的界面結合力，防止在可靠性試驗中或惡劣使用環境中分層從應力集中的框架內引線I邊緣向超窄超薄鍍銀區延伸，同時通孔3中包封的塑封料也將阻止分層驗收，從而有效保護銅線5在超窄超薄鍍銀區表面第2焊點的焊接質量。
[0014]實際使用中，該半導體器件例如但不限于功率器件，功率器件包括框架內引線I，框架載片臺7，銅線5、芯片6、高導熱合金材料8等。芯片6通過高導熱合金材料8粘接在框架載片臺7表面，銅線5從芯片6焊接到鍍銀層4表面。
[0015]另外，需要指出的是，在使用超窄超薄鍍銀層前提下，根據半導體器件可靠性條件和應用領域的苛刻程度不同，毛糙面2和通孔3兩者可以全用、或用其一、或全不用，以合適的質量水平滿足對應產品要求，達到最佳性價比。
[0016]進一步地，毛糙面2和通孔3可以通過物理方式或化學方式產生，其中毛糙面2通過化學方式產生比物理方式產生的效果更好，但是成本更高;通孔3通過化學方式或物理方式都可以產生，效果一樣，但是物理方式成本更低。毛糙面2和通孔3的具體產生方式根據產品的要求、產品所處的研發階段、成本、效率、進度等因素決定。
[0017]通孔3可以是一個或多個，形狀可以圓形、橢圓形、方形或其它形狀，具體根據框架內引線I區域面積、焊接銅線數量、產品質量和可靠性要求的等級等因素決定。
[0018]另外，需要指出的是，本文中所描述的超窄超薄鍍銀層4相對于現有滾鍍銀工藝所應用的標準鍍銀層寬度、厚度。
[0019]進一步地，本文以超窄超薄鍍銀層4表面焊接的銅線5為例，并不代表其它焊接的導線不適用。而是因為銅線5相對其它焊接的導線(如金絲、銀合金線等)在延展性方面更差，對分層比較敏感，常常出現分層將銅線第2焊點頸部拉出裂紋或拉斷。
[0020]如圖6所示，超窄超薄鍍銀層4可以水平排布，也可以跟水平線之間呈一定的角度排布;超窄超薄鍍銀層4可以在通孔2左右或上下兩側排布等。
[0021]最后應說明的是:以上實施例僅用以說明本發明的技術方案，而非對其限制;盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的精神和范圍。
【主權項】
1.一種半導體框架的內引線分層制作方法，其特征在于:在框架內引線的露銅表面形成毛糙面;在所述框架內引線毛糙面中部產生一個通孔，在所述通孔單側或兩側采用滾鍍方式電鍍一塊超窄和超薄的鍍銀區域。2.根據權利要求1所述的半導體框架的內引線分層制作方法，其特征在于，所述框架內引線的毛糙表面采用滾鍍方式電鍍一塊超窄超薄鍍銀層，鍍銀層寬度控制在0.10?0.60mm區間，鍍銀層厚度控制在0.5-4.0um區間。3.根據權利要求1所述的半導體框架的內引線分層制作方法，其特征在于，所述框架內引線的毛糙露銅面，可以采用物理或化學方式形成毛糙表面，也可以綜合物理和化學兩種方法。4.根據權利要求1所述的半導體框架的內引線分層制作方法，其特征在于，所述框架內引線的通孔，可以是一個或多個，形狀可以是圓形、橢圓形、方形或其它形狀。5.根據權利要求1所述的半導體框架的內引線分層制作方法，其特征在于，所述框架內引線的通孔，形狀可以采用物理或化學方式形成，毛糙表面采用物理方式形成。6.根據權利要求4或5所述的半導體框架的內引線分層制作方法內引線的通孔，一個或多個通孔需均勻分布在框架內引線中部區域。7.根據權利要求2所述的半導體框架的內引線分層制作方法，其特征在于，所述框架內引線的超窄和超薄的鍍銀區域需緊靠通孔邊緣，分布在通孔單側或兩側。
【文檔編號】H01L21/48GK105931972SQ201610427150
【公開日】2016年9月7日
【申請日】2016年6月17日
【發明人】熊志
【申請人】泰興市永志電子器件有限公司