橫向薄膜變阻器的低溫制造
【專利摘要】本發明涉及橫向薄膜變阻器的低溫制造。一種使用不損害與被制造的變阻器鄰接的IC設備組件的低溫濺射技術來制造橫向配置的薄膜變阻器電涌防護設備的結構和方法。橫向薄膜變阻器可以由使用低溫濺射工藝隨后通過低溫退火工藝而在兩個橫向隔開的電極之間形成的連續層組成，所述連續層包括第一金屬氧化物層和第二金屬氧化物層的交替區域。
【專利說明】
橫向薄膜變阻器的低溫制造
技術領域
[0001]本發明一般涉及IC(集成電路)，并且更具體地涉及用于使用不損傷與被制造的變阻器鄰接的IC設備組件的低溫濺射技術來制造橫向配置的薄膜變阻器電涌防護設備的結構和方法。
【背景技術】
[0002]尚性能IC芯片往往承受瞬態電壓，而瞬態電壓可能會損壞肷入在尚性能IC芯片內的設備組件。特別地是，在薄膜基板上制造的設備對ESD(靜電放電)非常敏感。常規的ESD防護設備對于高電流瞬態較常見的應用通常不夠魯棒(robust)。例如，可控硅整流器(SCR)設備或通用瞬態電壓抑制(TVS)設備可能不適合用于在薄膜上制造的射頻(RF)電路的ESD防護，因為薄膜基板相較于厚膜基板而言對瞬態電壓更敏感。
[0003]變阻器是幫助保護敏感IC組件免受這樣的瞬態電壓的非歐姆設備。變阻器對電的流動的阻力根據電場的變化而變化。雖然變阻器在正常的工作電壓期間保持不導電，但是它的電阻隨著電壓的升高而開始降低，并且當電壓過高時，諸如在電涌期間，變阻器開始傳導該顯著增加的電流，從而從敏感IC組件分流電流。與SCR和TVS設備不同，變阻器在較高的瞬態電壓和由這樣的較高的瞬態電壓引起的較高的溫度下穩定。
【發明內容】
[0004]根據實施例，提供了一種方法。所述方法可以包括通過使用低溫濺射工藝隨后通過低溫退火工藝，在兩個橫向隔開的電極之間形成連續層，從而形成橫向薄膜變阻器，所述連續層包括第一金屬氧化物層和第二金屬氧化物層的交替區域。
[0005]在另一實施例中，提供了一種方法。所述方法可以包括形成橫向薄膜變阻器，形成橫向薄膜變阻器包括:在介電層上形成第一金屬氧化物層;去除第一金屬氧化物層的一部分以形成第一開口，所述第一開口暴露介電層的上表面;在介電層上形成隔離層，所述隔離層與第一金屬氧化物層相鄰并且在第一開口中；從第一開口去除隔離層的一部分以暴露介電層的上表面;在開口中形成第二金屬氧化物層，其中第一金屬氧化物層和第二金屬氧化物層包括連續的交替層;去除隔離層的與連續的交替層相鄰的部分以形成第二開口，所述第二開口暴露介電層的上表面；以及在第二開口中形成電極，所述電極與連續的交替層相鄰并接觸。
[0006]在另一實施例中，提供了一種結構。所述結構可以包括橫向薄膜變阻器，所述橫向薄膜變阻器由位于兩個橫向隔開的電極之間并且與所述兩個橫向隔開的電極接觸的連續層組成，所述連續層包括第一金屬氧化物層和第二金屬氧化物層的交替區域。
【附圖說明】
[0007]結合所附附圖，將最好地理解下面以示例的方式給出的而不旨在僅僅將本發明限制于此的詳細描述，在附圖中，可能未示出所有的結構。
[0008]圖1是根據本發明實施例的示出了IC芯片的下布線層Mx的初步結構的橫截面圖。
[0009]圖2A和圖2B分別是根據本發明實施例的示出了形成第一金屬氧化物膜圖案的橫截面圖和俯視圖。
[0010]圖3是根據本發明實施例的示出了沉積隔離層的橫截面圖。
[0011]圖4A和圖4B分別是根據本發明實施例的示出了圖案化隔離層的橫截面圖和俯視圖。
[0012]圖5A和圖5B分別是根據本發明實施例的示出了沉積和圖案化第二金屬氧化物的橫截面圖和俯視圖。
[0013]圖6A和圖6B分別是根據本發明實施例的示出了形成電極、第三介電層和附加布線層以及相關聯的互連通孔/線的橫截面圖和俯視圖。
[0014]附圖不一定按比例繪制。附圖僅是示意性表示，而并非旨在描繪本發明的具體參數。附圖僅旨在描繪本發明的典型實施例。在附圖中，相同的附圖標記表示相同的元件。
【具體實施方式】
[0015]本文公開了所要求保護的結構和方法的具體實施例;但是，可以理解的是，所公開的實施例僅僅是所要求保護的結構和方法的說明，所要求保護的結構和方法可以以各種形式來體現。但是，本發明可以體現為許多不同的形式并且不應被解釋為對本文所描述的示例性實施例的限制。相反，提供這些示例性實施例是為了使得本公開將會是徹底的和完備的，并將會向本領域的技術人員全面地傳達本發明的范圍。
[0016]為了提供對本發明的透徹理解，在下面的描述中，許多具體的細節被闡述，諸如特定結構、組件、材料、尺寸、處理步驟和技術。然而，本領域的普通技術人員將認識到，本發明可以在沒有這些具體細節的情況下實施。在其它實例中，為了避免模糊本發明，公知的結構或處理步驟沒有被詳細描述。應當理解，當作為層、區域或基板的元件被稱為在另一元件“上面”或者“上方”時，該元件可以在另一元件正上面或者也可以存在中間元件。相反，當元件被稱為在另一元件“正上面”或在另一元件“正上方”時，則不存在中間元件。還應當理解，當元件被稱為在另一元件“下面”、“以下”或“下方”時，該元件可以在該另一元件正下面或下方，或者可以存在中間元件。相反，當元件被稱為在另一元件“正下面”或在另一元件“正下方”時，則不存在中間元件。
[0017]為了不模糊本發明實施例的介紹，在下面的詳細描述中，在本領域中公知的一些處理步驟或操作可能結合在一起進行介紹，并且為了說明的目的，在某些實例中可能沒有詳細地描述。在其他實例中，在本領域中公知的一些處理步驟或操作可能完全沒有描述。應當理解，下面的描述主要集中于本發明的各種實施例的區別特征或元素。
[0018]本發明的實施例一般涉及集成電路，并且更具體地涉及橫向薄膜變阻器電涌防護設備的結構和制造方法。常規薄膜變阻器一般被配置成用于瞬態電流在垂直放置的電極之間的垂直流。隨著IC芯片在其中同時結合增加數量的設備和功能的同時，IC芯片的大小也持續變得越來越緊湊，并且隨著布線層持續變短，這種垂直變阻器配置開始產生空間限制。此外，形成垂直膜變阻器(其可能具有諸如氧化鋅或氧化鉍之類的復合氧化物的主體材料)的常規方法可利用在1000°c和1300 °C之間的溫度來高溫燒結。這樣的高溫會對與被制造的變阻器鄰接的敏感半導體設備組件造成永久損壞。
[0019]因此，使用低溫濺射技術，隨后通過低溫退火處理來形成橫向配置的占用最小垂直空間的薄膜變阻器可能是有利的。連接到該薄膜變阻器的電極也可以橫向放置，并用類似的低溫濺射技術隨后通過低溫退火處理來制造。這個橫向布置的薄膜型變阻器可以在薄膜IC芯片基板上制造，從而使得該變阻器和電極二者均配置成用于瞬態電壓的橫向流動。這種橫向薄膜變阻器和形成這種橫向薄膜變阻器的方法的實施例在以下參考圖1-6B詳細描述。
[0020]現在參考圖1，其示出了可被用作制造橫向薄膜變阻器的可能起點的初步結構100的剖視圖。結構100可以包括位于基板102上的芯片的下布線層(Mx)112，且該下布線層(Mx)112包括第一介電層104(其中嵌有導電特征件114)、覆蓋層106和第二介電層108。
[0021]在實施例中，基板102可以是薄膜基板、塊狀基板或者是絕緣體上半導體(SOI)基板中的任意之一。基板102可以由本領域中通常已知的任何半導體材料組成，包括例如硅、鍺、硅-鍺合金、碳化硅、硅鍺碳化物合金和化合物(例如I1-VI)半導體材料。基板102可包括一個或多個通孔(未不出)和/或一個或多個半導體設備(未不出)。
[0022]第一介電層104可以通過常規的沉積工藝在基板102上形成，諸如像原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、分子束沉積(MBD)、脈沖激光沉積(PLD)、液體源霧狀化學沉積(LSMCD)或濺射。在實施例中，基板102可通過常規的在氧氣中的烘爐退火進行熱氧化，以在基板102的上表面上產生由氧化娃(silicon d1xide)組成的第一介電層104。
[0023]第一介電層104可以由任何層間或層內介電材料組成，包括無機電介質和有機電介質。第一介電層104可以是有孔的或無孔的。在實施例中，第一介電層104可以由低k介電材料組成，包括但不限于氧化物和/或硅酸鹽。“低k”材料是相對于氧化硅(S12)具有較低介電常數的介電材料，氧化硅的介電常數是3.9 (即，S i O 2的電容率除以真空的電容率的比值)。第一介電層104還可以包括在本領域中已知的任意組合的多層介電材料。第一介電層104的厚度可以根據所使用的介電材料而改變。在實施例中，第一介電層104可具有約在10nm到約3000nm范圍之間的厚度。在優選實施例中，第一介電層104可以具有約200nm到約900nm范圍內的厚度。
[0024]可以通過使用常規圖案化和蝕刻工藝來形成開口(未示出)而在第一介電層104中形成導電特征件114。然后可以使用常規的沉積工藝將開口用導電材料填充，該沉積工藝包括但不限于ALD、CVD、PECVD、MBD、PLD、LSMCD、濺射、化學溶液沉積或電鍍。導電特征件114可以由例如多晶硅、導電金屬、導電金屬硅化物或其組合來組成。在優選實施例中，導電材料可以是諸如銅、鎢、鋁或其合金之類的導電金屬。在沉積導電材料之后，可以執行諸如像化學機械研磨(CMP)的常規平坦化工藝，以使得導電特征件114具有與第一介電層104的上表面基本齊平的上表面。在實施例中，導電特征件114可呈現為線或者通孔任意之一。在實施例中，導電特征件114可以由阻擋層(未示出)與第一介電層104隔開。
[0025]然后可以在第一介電層104和導電特征件114上形成覆蓋層106。覆蓋層106可以由任何適當的介電覆蓋材料組成，諸如像SiC、Si4NH3、摻雜氮、氧和/或氫的SiC或它們的多層。覆蓋層106可以使用常規的沉積工藝來形成，諸如像ALD、CVD、PECVD、MBD、PLD、LSM⑶、濺射、化學溶液沉積或蒸發。介電覆蓋層106的厚度可根據用于形成介電覆蓋層106的技術以及組成該層的材料而變化。在實施例中，介電覆蓋層106可以具有從約15nm至約55nm范圍的厚度，厚度范圍從約25nm到約45nm是優選的。
[0026]然后可以在覆蓋層106的上表面上形成第二介電層108。第二介電層108可以由與第一介電層104基本上相似的材料組成，并且可以使用與上述參照形成第一介電層104的那些技術基本上相似的技術來形成。
[0027]現在參照圖2A和2B，示出了說明在第二介電層108上形成第一金屬氧化物層204的橫截面圖和俯視圖。第一金屬氧化物層204可以通過沉積毯狀金屬氧化物層(未示出)并且然后進行常規的圖案化和蝕刻工藝以去除選擇的部分來制造。可以使用諸如直流(DC)濺射、射頻(RF)濺射等的低溫濺射技術，而不使用可能會損壞與被制造的金屬氧化物層鄰接的半導體組件和設備的高溫燒結，來在第二介電層108上沉積毯狀金屬氧化物層。
[0028]在實施例中，毯狀金屬氧化物層可以由可以或可以不摻雜有例如氧化鋁(Al2O3)的氧化鋅(ZnO)組成。毯狀金屬氧化物層可以利用在惰性氣體氣氛中的低溫濺射工藝來沉積，惰性氣體諸如是氬、氦、氖、氪、氙或氡。在實施例中，沉積溫度可以保持在低于約400°C。在實施例中，在沉積毯狀金屬氧化物之后，結構100可以通過使溫度傾斜下降到室溫來冷卻。該過程可以導致形成如下的毯狀金屬氧化物層:該毯狀金屬氧化物層具有在約50nm到約500nm之間范圍的厚度，其中鋅晶粒的大小范圍可介于約1nm與約300nm之間的范圍內。由于毯狀金屬氧化物層利用低溫濺射工藝沉積，因此基板102和鄰近設備(未示出)可保持完好無損。
[0029]毯狀金屬氧化物層可以在不超過約350°C的溫度進行大約30秒和幾個小時之間的時間段的低溫退火工藝。這種低溫退火可以允許容易地控制和調整毯狀金屬氧化物層的物理性質以獲得變阻器中的最優性能。該退火后處理可以將所得到的金屬氧化物層204的電阻提高到數萬歐姆，從而獲得優異的變阻器性能。在實施例中，退火工藝可以在比第一金屬氧化物層204的沉積期間所達到的最高溫度低的溫度下進行。在另一實施例中，退火工藝可以在比第一金屬氧化物層204的沉積期間所達到的最高溫度高的溫度下進行。
[0030]然后可以使用常規的圖案化和蝕刻工藝來圖案化毯狀金屬氧化物層，以在第一金屬氧化物層204中形成一個或多個開口 202。可以通過在第一金屬氧化物層204的上表面上首先沉積光致抗蝕劑材料(未示出)來形成開口 202。然后可以通過光刻工藝來圖案化光致抗蝕劑材料以提供光致抗蝕劑圖案，并且然后蝕刻以形成開口 202。蝕刻工藝可以包括干法蝕刻工藝，諸如反應離子蝕刻(RIE)、離子束蝕刻或等離子蝕刻。圖案化的光致抗蝕劑可以在蝕刻工藝完成之后被去除。開口 202可以具有基本上垂直的側壁，并且可以暴露第二介電層108的上表面。
[0031]現在參考圖3，示出了說明在第二介電層108的上表面上和在開口 202(圖2)中形成隔離層302的橫截面圖。隔離層302可以通過使用常規的沉積工藝首先在第二介電層108和第一金屬氧化物層204上沉積絕緣材料來形成，其中常規的沉積工藝諸如像是ALD、CVD、PECVD、MBD、PLD、LSMCD、濺射、化學溶液沉積或蒸發。在實施例中，絕緣材料可以由諸如像Si05、Si0x，Si0xNy、Si3N4、Al203或T12的介電材料組成。在沉積絕緣材料之后，該絕緣材料可以使用諸如CMP之類的常規平坦化工藝來平坦化，從而形成隔離層302。隔離層302可具有與第一金屬氧化物層204的上表面基本齊平的上表面。在實施例中，第二介電層108的上表面可以在未被第一金屬氧化物層204覆蓋的所有區域中完全由隔離層302覆蓋。
[0032]現在參照圖4A和圖4B，示出了說明在隔離層302中形成一個或多個開口 40 2的橫截面圖和俯視圖。開口402可以通過去除隔離層302的第一金屬氧化物層204之間的部分來形成，從而暴露第二介電層108的上表面。在實施例中，開口402可以使用常規的圖案化和蝕刻工藝來形成。在另一實施例中，開口402可以通過使用諸如像反應離子蝕刻(RIE)之類的選擇性蝕刻工藝去除選擇的第一金屬氧化物層204和第二介電層108的隔離層302的部分來形成。
[0033 ] 現在參照圖5A和圖5B，示出了說明在第二介電層108的上表面上的開口 402 (圖4A和4B)中形成第二金屬氧化物層504的橫截面圖和俯視圖。可以使用與以上參照圖2描述的形成第一金屬氧化物層204所使用的那些技術基本上類似的技術來形成第二金屬氧化物層504。在實施例中，第二金屬氧化物層504可以由與第一金屬氧化物層204相同的材料組成。在替代實施例中，第二金屬氧化物層504可以由與第一金屬氧化物層204不同的金屬氧化物材料組成。在實施例中，第二金屬氧化物層504可以由可以或可以不摻雜有例如氧化鋁(Al2O3)的氧化鉍(B2O3)組成。第二金屬氧化物層504可以具有與第一金屬氧化物層204的上表面基本平齊的上表面。在開口 402中沉積第二金屬氧化物層504可導致形成如下的連續層:該連續層為氧化鋅和氧化鉍的交替區域。
[0034]如以上參考形成第一金屬氧化物層204(圖2)所述的，第二金屬氧化物層504可以在惰性氣體(諸如氬、氦、氖、氪、氙或氡)的氣氛中使用濺射工藝在較低的溫度下沉積。在實施例中，沉積溫度可以保持在低于約400°C。第二金屬氧化物層504然后可在大約350°C的溫度下通過低溫退火工藝進行加熱大約30秒和幾個小時之間的時間段。通過執行此過程，可以容易地控制該層材料的特性，從而形成高度穩定的第二金屬氧化物層504，而不引起對基板102或相鄰設備(未示出)的損壞。在實施例中，退火工藝可以在比第二金屬氧化物層504的沉積期間所達到的最高溫度低的溫度下進行。在另一實施例中，退火工藝可以在比第二金屬氧化物層504的沉積期間所達到的最高溫度高的溫度下進行。在實施例中，第一金屬氧化物層204的退火和第二金屬氧化物層504的退火可以同時進行，而不是單獨地進行。
[0035]現在參考圖6A，示出了說明在與第一金屬氧化物層204和第二金屬氧化物層504電接觸的第二介電層108上形成電極608，從而形成橫向薄膜變阻器602的橫截面圖。可以使用常規圖案化和蝕刻工藝通過形成與第一金屬氧化物層204相鄰的開口(未示出)而在隔離層302中形成電極608。然后可以使用常規濺射技術(諸如DC磁控管或R.F.濺射)通過在低溫下將導電材料濺射到開口中來填充開口。
[0036]電極608可以由例如多晶硅、導電金屬、導電金屬硅化物或其組合來組成。在優選的實施例中，導電材料可以是諸如銅、鎢、鋁或其合金之類的導電金屬。在沉積導電材料之后，可以執行諸如像化學機械研磨(CMP)之類的常規平坦化工藝，以使得電極608具有與第一金屬氧化物層204的上表面基本齊平的上表面。在實施例中，電極608可以由阻擋層(未示出)與隔離層302隔開。
[0037]在實施例中，在隔離層302、第一金屬氧化物層204、第二金屬氧化物層504和電極608上可以形成第三介電層604。第三介電層604的組成可以與第一介電層104基本上相似，并且可以使用以上參考形成第一介電層104(圖1)所述的那些技術基本上類似的技術來形成。可以在第三介電層604中形成一個或多個導電特征件，包括線614和通孔612。在實施例中，可以形成延伸通過第三介電層604、隔離層302、第二介電層108和覆蓋層106以接觸導電特征件114的互連610。可以使用常規的圖案化和蝕刻技術，隨后在所蝕刻出的開口中沉積導電材料來形成線614、通孔612和互連610。線614、通孔612和互連610可以由與形成導電特征件114所使用的導電材料基本上類似的導電材料組成。在實施例中，線614、通孔612和互連610可以包括阻擋層(未示出)。
[0038]在實施例中，可以在第三介電層604和線614上形成頂部覆蓋層606。頂部覆蓋層606可以與覆蓋層106的組成基本上相似，并且可以使用以上參考圖1中的覆蓋層106所述的那些技術基本上相似的技術來形成。應當指出的是，可以使用本領域中公知的技術在覆蓋層606的上表面上制造諸如Mx+1、Mx+2等的附加互連布線層(未示出)。
[0039]現在參考圖6B中，示出了沿剖面線A-A’(圖6A)的說明橫向薄膜變阻器602的橫截面圖。
[0040]本發明的實施例可以克服與通用瞬態電壓抑制(TVS)設備和傳統嵌入式靜電放電(ESD)設備相關聯的限制，這些設備可能不能處理具有薄膜基板的IC芯片中的較高的電壓電涌。被配置用于垂直放置的電極之間的瞬態電流的垂直流動的常規變阻器、薄膜或除此之外的可能產生空間限制，因為IC芯片的布線層持續變短，而與此同時，越來越多的半導體設備被塞在這些擁擠的空間內。此外，在垂直薄膜變阻器制造中通常采用的高溫燒結可能對附近的電極、薄膜基板和其他嵌入式半導體設備造成永久損壞。
[0041]所提出的橫向薄膜變阻器的橫向配置需要最少的垂直空間，并因而可以容易地安裝在不斷減小的IC芯片布線層高度內。所提出的橫向薄膜變阻器和相關聯的電極可以采用低溫濺射隨后通過低溫退火來制造，從而避免了對薄膜基板和嵌入在IC芯片內的其它鄰接的半導體設備造成損壞。所提出的橫向薄膜變阻器即使在薄層配置中也可以具有穩定的電壓性能特性，并可以能夠更長時間地處理更高水平的電壓電涌，而不用中斷變阻器的功能。該橫向薄膜變阻器可在可能由更高瞬態電壓電涌引起的更高的溫度下保持穩定。另外，通過調整沉積和/或退火的處理條件中的一個，橫向薄膜變阻器的金屬氧化物材料的電特性可被改變，從而更好地適應IC芯片的功能和效用。
[0042]雖然已經相對于具體實施例對公開內容進行了描述，但是對本領域的技術人員來說，考慮到前面的描述，許多替代、修改和變化將是清楚的。除非以其它方式明確地公開或者否則對本領域技術人員來說將會是不可能的，本公開內容的各個實施例中的每個可以單獨實施，或與本公開內容的任何其他實施例組合。因此，本公開內容旨在包含落入本公開內容和以下權利要求的范圍和精神之內的所有這樣的替代、修改和變化。
【主權項】
1.一種形成橫向薄膜變阻器的方法，所述方法包括: 使用低溫濺射工藝隨后通過低溫退火工藝，在兩個橫向隔開的電極之間形成連續層，所述連續層包括第一金屬氧化物層和第二金屬氧化物層的交替區域。2.如權利要求1所述的方法，其中，第一金屬氧化物層包括氧化鋅。3.如權利要求1所述的方法，還包括: 向第一金屬氧化物層摻雜氧化鋁。4.如權利要求1所述的方法，其中，第二金屬氧化物層包括氧化鉍。5.如權利要求1所述的方法，還包括: 向第二金屬氧化物層摻雜氧化鋁。6.如權利要求1所述的方法，其中，低溫退火工藝在惰性氣體氣氛中進行。7.如權利要求1所述的方法，其中，低溫退火工藝包括: 將連續層加熱到不超過在低溫濺射工藝期間所達到的最高溫度的溫度。8.一種形成橫向薄膜變阻器的方法，所述方法包括: 在介電層上形成第一金屬氧化物層； 去除第一金屬氧化物層的一部分以形成第一開口，所述第一開口暴露介電層的上表面； 在介電層上形成隔離層，所述隔離層與第一金屬氧化物層相鄰并且在第一開口中； 從第一開口去除隔離層的一部分以暴露介電層的上表面； 在開口中形成第二金屬氧化物層，其中第一金屬氧化物層和第二金屬氧化物層包括連續的交替層； 去除隔離層的與連續的交替層相鄰的部分以形成第二開口，所述第二開口暴露介電層的上表面；以及 在第二開口中形成電極，所述電極與連續的交替層相鄰并接觸。9.如權利要求8所述的方法，其中，在介電層上形成第一金屬氧化物層包括: 使用低溫濺射工藝沉積氧化鋅。10.如權利要求8所述的方法，其中，在開口中形成第二金屬氧化物層包括: 使用低溫濺射工藝沉積氧化鉍。11.如權利要求8所述的方法，還包括: 向第一金屬氧化物層摻雜氧化鋁。12.如權利要求8所述的方法，還包括: 向第二金屬氧化物層摻雜氧化鋁。13.如權利要求8所述的方法，還包括: 執行低溫退火工藝。14.如權利要求13所述的方法，其中，低溫退火工藝包括: 將第一金屬氧化物層和第二金屬氧化物層加熱到不超過約350°C的溫度。15.如權利要求13所述的方法，其中，低溫退火工藝包括: 將第二金屬氧化物層加熱到不超過約350 °C的溫度。16.如權利要求13所述的方法，其中，低溫退火工藝包括: 將第一金屬氧化物層和第二金屬氧化物層加熱到不超過在低溫濺射工藝期間所達到的最高溫度的溫度。17.如權利要求8所述的方法，還包括: 在連續的交替層、電極和隔離層上形成布線層； 在布線層中形成導電特征件，所述導電特征件與電極電接觸。18.一種橫向薄膜變阻器，所述橫向薄膜變阻器包括: 位于兩個橫向隔開的電極之間并且與所述兩個橫向隔開的電極接觸的連續層，所述連續層包括第一金屬氧化物層和第二金屬氧化物層的交替區域。19.如權利要求18所述的橫向薄膜變阻器，其中，第一金屬氧化物層包括氧化鋅。20.如權利要求18所述的橫向薄膜變阻器，其中，第二金屬氧化物層包括氧化鉍。
【文檔編號】H01L21/324GK105931961SQ201610102179
【公開日】2016年9月7日
【申請日】2016年2月25日
【發明人】J·P·噶比諾, R·S·格拉夫, S·曼達爾
【申請人】國際商業機器公司