半導體裝置、半導體裝置的制造方法以及電力變換裝置的制造方法

半導體裝置、半導體裝置的制造方法以及電力變換裝置的制造方法
【專利摘要】本發明提供能減低成膜的Ni電極膜的膜缺損的半導體裝置、半導體裝置的制造方法以及電力變換裝置。半導體裝置(100)在形成半導體元件(150)的半導體基板(108)的n+型半導體層(108c)的第1表面(108d)具備：第1半導體芯片的電極結構體(151)，其與該半導體元件(150)電連接，按照Al或Al合金所構成的第1Al金屬層(105)、Cu擴散防止層(107)、Al或Al合金所構成的第2Al金屬層(106)、以及Ni層(104)的順序將它們形成；和導電構件(102)，其配置在Ni層(104)的表面(104a)，經由銅燒結層(103)與第1半導體芯片的電極結構體(151)接合，第2Al金屬層(106)的表面(106a)的Al晶粒的結晶面方位主要為(110)面。
【專利說明】
半導體裝置、半導體裝置的制造方法以及電力變換裝置
技術領域
[0001]本發明涉及半導體裝置、半導體裝置的制造方法以及電力變換裝置。
【背景技術】
[0002]半導體裝置在系統LSI(Large Scale Integrat1n，大規模集成電路)、電力變換裝置、混合動力汽車等控制裝置等廣泛的領域中使用。在該半導體裝置中，例如在電子部件的電極端子與電路基板上的電路圖案的電極端子的電接合中，基于含鉛的「焊料」或「焊料合金」的技術占主流。
[0003]從地球環境保護的觀點出發，嚴格限制鉛的使用，限制鉛的使用而以不含鉛的材料進行電極等的接合的開發不斷推進。特別關于「高溫焊料」，尚未找出成為其代替的有效的材料。在安裝中，由于使用「無鉛的分層焊料」必不可缺，因此期望取代該「高溫焊料」的材料的出現。
[0004]根據這樣的背景，作為取代「高溫焊料」的材料，提出使用金屬粒子和有機化合物的復合材料來接合電極的接合材料。
[0005]在專利文獻I中，作為能相對于Ni或Cu電極得到卓越的接合強度的接合技術，記載了使用包含氧化銅(CuO)粒子和有機物所構成的還原劑的接合材料在還原氣氛下進行接合的半導體裝置。專利文獻I所記載的半導體裝置在加熱還原時使10nm以下的銅粒子生成，使銅粒子彼此燒結而接合。專利文獻I所記載的利用氧化銅(CuO)粒子的接合技術和現有的納米粒子接合比較，能改善相對于Ni或Cu的接合性，能期待作為Ni電極或Cu電極用的接合材料。能使例如電力變換裝置的逆變器中所使用的IGBT(Insulated Gate BipolarTransistor，絕緣柵雙極型晶體管)或續流二極管等的功率半導體芯片的Ni電極借助由銅燒結層所構成的接合層與連接端子電連接。
[0006]功率半導體芯片的Ni電極有在Al金屬的表面上用例如無電解鍍法使Ni層生長的Ni電極形成方法。
[0007]在專利文獻2中，記載了經由焊料接合導體構件的構成的半導體裝置。專利文獻2所記載的半導體裝置在半導體基板的表面上形成Al電極，Al電極分為第IAl金屬層和第2A1金屬層。并且，在第IAl金屬層與第2A1金屬層間配置異種材質層，在Al表面的結晶方位主要是(111)面時，在其上形成的Ni鍍層變得最均質或最高密度。
[0008]現有技術文獻
[0009]專利文獻
[0010]專利文獻1: JP特開2008-244242號公報[0011 ] 專利文獻2: JP專利4973046號公報
[0012]但是，本發明的
【發明人】們研討的結果，專利文獻2的Al表面的結晶方位主要為
(111)面的穩定的成膜被判定為困難。由于得不到Al表面的結晶方位主要為(111)面的穩定的成膜，因此Ni鍍層的厚度和密度變得不均質，有產生針孔狀的Ni膜缺損的課題。
[0013]另外，若在半導體芯片的Ni電極有針孔狀的Ni膜缺損，則在用銅燒結層所構成的接合層與連接端子電連接的情況下，銅會從接合層擴散到功率半導體芯片，有元件漏電流的增大、元件耐壓的劣化、元件的特性變動這樣的課題。

【發明內容】

[0014]本發明鑒于這樣的狀況而提出，目的在于，提供能減低成膜的電極膜的膜缺損的半導體裝置、半導體裝置的制造方法以及電力變換裝置。
[0015]為了解決上述課題，本發明的半導體裝置特征在于，在形成半導體元件的半導體基板的第I表面具備:第I半導體芯片的電極結構體，其與所述半導體元件電連接，按照Al或Al合金所構成的第IAl金屬層、Cu擴散防止層、Al或Al合金所構成的第2A1金屬層、以及金屬層的順序將它們形成;和導電構件，其配置在所述第I半導體芯片的電極結構體中的所述金屬層的表面，經由銅燒結層與所述第I半導體芯片的電極結構體接合，所述第2A1金屬層的表面的Al晶粒的結晶面方位主要為(110)面。
[0016]另外，本發明的半導體裝置的制造方法特征在于，具有:準備形成了所述半導體元件的所述半導體基板的工序;在所述半導體基板的表面形成所述第IAl金屬層的工序;在所述第IAl金屬層的表面形成確保所述Al金屬層的導電性并防止所述銅燒結層的Cu擴散的Cu擴散防止層的工序;在所述Cu擴散防止層的表面，形成由與所述第IAl金屬層同一材料所構成的所述第2A1金屬層的工序;在所述第2A1金屬層上形成所述金屬層的工序;通過將所述半導體基板芯片化來形成所述第I半導體芯片的電極結構體的工序;和經由所述銅燒結層將所述第I半導體芯片的電極結構體相互接合的工序。
[0017]另外，本發明的電力變換裝置特征在于，具備所述半導體裝置。
[0018]發明的效果
[0019]根據本發明，能提供能減低成膜的電極膜的膜缺損的半導體裝置、半導體裝置的制造方法以及電力變換裝置。
【附圖說明】
[0020]圖1是本發明的第I實施方式所涉及的半導體裝置的截面圖。
[0021]圖2(a)?(C)是表示上述第I實施方式所涉及的半導體裝置的制造方法的各工序的圖。
[0022]圖3(a)?(C)是表示上述第I實施方式所涉及的半導體裝置的制造方法的各工序的圖。
[0023]圖4是表示上述第I實施方式所涉及的半導體裝置的基于電解鍍時的鋅酸鹽處理的第2A1金屬層的平均晶粒的大小與削除量的關系的特性圖。
[0024]圖5是本發明的第2實施方式所涉及的半導體裝置的截面圖。
[0025]圖6是本發明的第3實施方式所涉及的半導體裝置的構成圖。
[0026]圖7是圖6的A-A截面圖。
[0027]圖8是本發明的第4實施方式所涉及的半導體裝置的構成圖。
[0028]圖9的圖8的A-A截面圖。
[0029]圖10是本發明的第5實施方式所涉及的電力變換裝置的電路圖。
[0030]標號的說明
[0031]90 Si 晶片
[0032]91陽極P型半導體層
[0033]92 陰極 n+層
[0034]100、200、300、400 半導體裝置
[0035]101陶瓷基板
[0036]102導電構件
[0037]103銅燒結層
[0038]104 Ni 層(金屬層)
[0039]104a Ni層的表面
[0040]105第IAl金屬層[0041 ]106第2A1金屬層
[0042]106a第2A1金屬層的表面
[0043]107 Cu擴散防止層
[0044]108半導體基板
[0045]108a p型半導體層
[0046]108b η—漂移層
[0047]108c n+型半導體層
[0048]108d半導體基板的第I表面
[0049]108e半導體基板的第2表面
[0050]109陽極電極
[0051]110絕緣氧化膜
[0052]111鈍化膜
[0053]112陰極電極
[0054]113、119、403 絕緣膜
[0055]150半導體元件
[0056]151第I半導體芯片的電極結構體
[0057]152第2半導體芯片的電極結構體
[0058]201半導體LSI芯片
[0059]202輸入輸出電極PAD
[0060]203多層布線[0061 ]204 基板
[0062]205第I半導體LSI芯片
[0063]206第2半導體LSI芯片
[0064]207芯片間連接電極PAD
[0065]500電力變換裝置
[0066]501?506電力開關元件
[0067]521 ?526 二極管
[0068]511?516柵極電路
【具體實施方式】
[0069 ]以下參考附圖詳細說明本發明的實施方式。
[0070](第丨實施方式)
[0071]圖1是本發明的第I實施方式所涉及的半導體裝置的截面圖。
[0072]本實施方式的半導體裝置示出運用在功率半導體芯片的續流二極管中的情況下的截面結構。另外，以利用η型Si基板的二極管為基礎進行說明，但并不限定于此。在利用P型Si基板的情況下也能同樣處置。另外，在縱向流過電流的IGBT的電極結構中也能同樣處置。
[0073]如圖1所示那樣，半導體裝置100具備η型Si所構成的半導體基板108。半導體基板108從表面起依次具備P型半導體層108a、n—漂移層108b、高濃度的η型雜質區域所構成的η+型半導體層108c，形成半導體層所構成的半導體元件150。半導體基板108具有:形成第I半導體芯片的電極結構體151的第I表面108d、和形成陽極電極109的第2表面108e。
[0074]半導體裝置100在形成半導體元件150的半導體基板108的n+型半導體層108c的第I表面108d，具備:第I半導體芯片的電極結構體151，其與該半導體元件150電連接，按照Al或Al合金所構成的第IAl金屬層105、Cu擴散防止層107、A1或Al合金所構成的第2A1金屬層
106、以及Ni層104(金屬層)的順序形成它們；和導電構件102，其配置在Ni層104的表面104a，經由銅燒結層103與第I半導體芯片的電極結構體151接合。
[0075]特別地，第2A1金屬層106的表面106a的Al晶粒的結晶面方位主要為(110)面。
[0076]另外，第I半導體芯片包含半導體基板108、和第I半導體芯片的電極結構體151而構成。
[0077]第IAl金屬層105、Cu擴散防止層107、第2A1金屬層106、以及Ni層104按照該順序形成，構成半導體基板108的背面側的陰極電極112。陰極電極112使用銅燒結層103與陶瓷絕緣基板101上的導電構件102接合。Ni層104例如是無電解Ni鍍層。Ni層104是形成連接電極的金屬層，除了可以是Ni以外，還可以是Cu或Cu合金。
[0078]半導體基板108的第2表面108e側的陽極電極109具有Al或Al合金所構成的電極結構，一部分與半導體基板108的P型半導體層108a相接，另一部分與絕緣氧化膜110相接。另外，在絕緣氧化膜110上形成鈍化膜111 ο鈍化膜111例如由聚酰亞胺構成。
[0079]接下來說明本發明的第I實施方式的半導體裝置100的制造方法。
[0080][半導體裝置100的制造方法]
[0081 ]圖2以及圖3是表示半導體裝置100的制造方法的各工序的圖。
[0082]〈二極管(半導體元件150)制作工序〉
[0083]圖2(a)是本實施方式中的陽極P型半導體區域形成后的截面圖。
[0084]首先準備用于制作二極管的Si晶片90。在Si晶片中，能使用具有與耐壓相應的相對電阻的晶片。例如在具有1200V的耐壓的二極管中，能使相對電阻為55 Ω cm程度，在具有3.3kV的耐壓的二極管中，能使相對電阻為250 Ω cm程度。這時，Si晶片90的相對電阻較高，起到η—層的作用。以后將形成P型半導體層108a的Si晶片90稱作η—漂移層108b。
[0085]在未圖示的最初的工序中，在Si基板的表面整體通過熱氧化形成氧化膜。接下來進行用于形成設置P型半導體層108a的區域的光刻工序。在該光刻工序中，通過在Si基板的表面涂布抗蝕材料，進行曝光、顯影，形成讓P型半導體層108a區域開口的抗蝕劑。之后離子注入P型雜質。P型雜質例如能舉出硼。之后除去抗蝕劑，實施用于使雜質活性化的退火，由此如圖2(a)所示那樣，形成P型半導體層108a。
[0086]圖2(b)是本實施方式中的接觸部形成后的截面圖，圖2(c)是陽極電極形成后的截面圖。
[0087]接下來，通過基于熱氧化的氧化膜形成、以及化學氣相生長(CVD:ChemicalVaporDeposit1n)法，在Si基板堆積絕緣氧化膜110，進行用于形成將p型半導體層108a和陽極電極109(參考圖2(c))連接的接觸部的光刻工序。涂布抗蝕材料，進行曝光、顯影，將以此形成的抗蝕劑作為掩模，蝕刻絕緣氧化膜110，來如圖2(b)所示那樣形成將P型半導體層108a和陽極電極連接的接觸部。接下來，用濺射法將Al或Al合金所構成的陽極電極109成膜，通過光刻工序對抗蝕劑進行圖案形成，進行蝕刻，由此如圖2(c)所示那樣形成陽極電極109。
[0088]接下來形成表面保護膜111(參考圖3)。作為保護膜的形成法，例如涂布含有聚酰亞胺的前體材料和感光材料的溶液，對端接區域曝光來使前體聚酰亞胺化，能由此形成保護膜。
[0089]接下來說明背面陰極側制造工序。
[0090]〈背面陰極側制造工序〉
[0091]圖3(a)是本實施方式中的表面保護膜形成后的截面圖。
[0092]首先研削η—漂移層108b的背面，減薄晶片厚度。晶片厚度根據耐壓不同而不同，例如在1200V耐壓品中為120μηι程度，在3300V耐壓品中為400μηι程度。
[0093]之后從η—漂移層108b的背面側對晶片整面進行η型雜質的離子注入。η型雜質例如能舉出磷、砷等。
[0094]接下來，為了使離子注入的η型雜質活性化而進行激光退火，形成圖3(a)所示的η+型半導體層108c。
[0095]〈背面陰極電極112的制造工序〉
[0096]接下來說明背面的陰極電極112的制造方法。
[0097]圖3(b)是本實施方式中的n+型半導體層108c形成后的截面圖。
[0098]如圖3(c)所示那樣，通過濺射按照背面電極的第IAl金屬層105、Cu擴散防止層107、第2A1金屬層106的順序將它們成膜，第IAl金屬層105例如成膜0.6μπι的AlSi合金，Cu擴散防止層107例如成膜0.2μπι的Ti，第2Α1金屬層106例如成膜2μπι的AlSi合金。這時，作為第2Α1金屬層106，通過在Al晶粒的結晶面方位主要為(110)面、AlSi的平均晶粒的大小成為0.5μπι以上的條件下進行濺射，如圖3(c)所示那樣形成第IAl金屬層105、Cu擴散防止層107以及第2A1金屬層106。關于AlSi的平均晶粒的大小為0.5μπι以上這一點，在后面記述。
[0099]Al金屬層105、Cu擴散防止層107以及第2Α1金屬層106濺射，在低溫濺射條件下能使平均晶粒在晶片面內均勻，優選可以是200°C以下的成膜條件。
[0100]〈Ni層104的形成工序〉
[0101]圖3(c)是本實施方式中的第2A1金屬層106形成后的截面圖。
[0102]如圖1所示那樣，用無電解鍍法形成Ni層104。
[0103]在此，無電解鍍時的鋅酸鹽處理，需要蝕刻第2A1金屬層106。本發明的
【發明人】們，關于電解鍍時的鋅酸鹽處理，得出優選AlSi的平均晶粒的大小為0.5μπι以上的見解。
[0104]圖4是表示基于電解鍍時的鋅酸鹽處理的第2A1金屬層106的平均晶粒的大小與削除量的關系的特性圖。
[0105]如圖4所示那樣，若第2A1金屬層106主要在(110)面而AlSi的平均晶粒的大小成為
0.5μπι以上，則針孔的產生大幅減少。通過在AlSi的平均晶粒的大小成為0.5μπι以上的條件下進行濺射，抑制了無電解鍍時的鋅酸鹽處理所帶來的AlSi電極的局部的削除，促進了均勻的Ni膜的生長，能減低Ni電極膜的針孔缺損。這里，若成為1.5μπι以上，則削除量變得大致恒定。
[0106]另外，通過在背面的陰極電極112內設置Ti所構成的Cu擴散防止層107，在使用銅燒結層103所構成的接合層來與連接端子電連接的情況下，可防止銅從該接合層擴散到第I半導體芯片，提升了長期接合可靠性。
[0107]另外，在本實施例中，在Cu擴散防止層107中使用Ti，但同樣能使用例如能在確保導電性不變的情況下削除Cu擴散防止層的TiN、TiW、W等材料。
[0108]〈半導體裝置100的形成〉
[0109]接下來，通過劃片將在到此為止說明的工序中形成的晶片芯片化。
[0110]在芯片化后，準備以導電構件102(例如Cu)形成了布線層的陶瓷絕緣基板101、和利用了氧化銅(CuO)粒子的接合劑，在還原氣氛下施予多階段加熱和加壓來將導電構件102和芯片背面的陰極電極112接合，形成圖1所示的以銅燒結層103接合的半導體裝置100。
[0111]通過以上的工序得到圖1所示的半導體裝置100。
[0112]如以上說明的那樣，在本實施方式所涉及的半導體裝置100中，在形成半導體元件150的半導體基板108的n+型半導體層108c的表面，具備:第I半導體芯片的電極結構體151，其與該半導體元件150電連接，按照Al或Al合金所構成的第IAl金屬層105、Cu擴散防止層
107、A1或Al合金所構成的第2A1金屬層106、以及Ni層104的順序將它們形成；和導電構件102，其配置在Ni層104的表面，經由銅燒結層103與第I半導體芯片的電極結構體151接合，在第2A1金屬層106的表面106a的Al晶粒的結晶面方位主要為(110)面。
[0113]如上述那樣，在第2A1金屬層106主要在(I10)面而AlSi的平均晶粒的大小成為0.5μπι以上的條件下進行濺射。由此抑制了無電解鍍時的鋅酸鹽處理所引起的AlSi電極的局部的削除，促進了均勻的Ni膜的生長，能減低Ni電極膜的針孔缺損。因此能減低用無電解鍍法在Al電極的表面上成膜得到的Ni電極膜的膜缺損。
[0114]另外，在現有技術中，Al表面的結晶方位主要為(111)面的穩定的成膜困難。與此相對，在本實施方式中，在第2Α1金屬層106的表面106a的Al晶粒的結晶面方位主要為(110)面。由于結晶面方位能主要使用(110)面，因此能容易地制作穩定的成膜。
[0115]在本實施方式中，通過在半導體芯片151的電極內設置Cu擴散防止層107，防止銅從銅燒結層103所構成的接合層擴散到第I半導體芯片，能實現提升了長期接合可靠性的半導體裝置100。
[0116](第2實施方式)
[0117]圖5是本發明的第2實施方式所涉及的半導體裝置200的截面圖。對與圖1同一構成部分標注同一標號并省略重復部位的說明。本實施方式的半導體裝置200是運用在功率半導體芯片的續流二極管的情況下的示例。本實施方式的半導體裝置200，在縱向地流過電流的IGBT的電極結構中也能同樣處置。
[0118]如圖5所示那樣，半導體裝置200在形成半導體元件150的半導體基板108的第2表面10如，具備:第2半導體芯片的電極結構體152，其按照Al或Al合金所構成的第IAl金屬層105、Cu擴散防止層107、A1或Al合金所構成的第2A1金屬層106、以及Ni層104的順序將它們形成;和導電構件102，其配置在第2半導體芯片的電極結構體152的Ni層104的表面104a，經由銅燒結層103與第2半導體芯片的電極結構體152接合，在第2A1金屬層106的表面106a的Al晶粒的結晶面方位主要為(110)面。
[0119]另外，第2半導體芯片包含半導體基板108、和第2半導體芯片的電極結構體152而構成。
[0120]半導體基板108的第2表面108e上的第IAl金屬層105、Cu擴散防止層107、第2A1金屬層106、以及Ni層104按照該順序形成，構成半導體基板108的表面側的陰極電極113。Ni層104使用銅燒結層103與導電構件102接合。
[0121]如此，本實施方式的半導體裝置200，在半導體基板108的兩面形成第I半導體芯片的電極結構體151和第2半導體芯片的電極結構體152，導電構件102經由銅燒結層103與第I半導體芯片的電極結構體151以及第2半導體芯片的電極結構體152接合。
[0122]根據本實施方式，由于除了第I實施方式的效果以外，還在半導體基板108的兩面設置同樣的電極構成體，形成晶片正反對稱性良好的電極膜，因此能減低電極膜的應力所引起的晶片翅曲，能提升制造性。
[0123]在將本實施方式的半導體裝置200運用在功率半導體模塊中的情況下，由于在半導體基板108的兩面設置同樣的電極構成體，形成晶片正反對稱性良好的電極膜，因此能減小在高溫環境下顯著的各構件的熱膨脹差所引起的熱應力。理想地，通過使銅燒結層103的熱膨脹系數和導電構件102的熱膨脹系數一致，在銅燒結層103產生的熱應力成為最小，提升了長期可靠性。
[0124](第3實施方式)
[0125]圖6以及圖7是本發明的第3實施方式所涉及的半導體裝置300的構成圖，圖6是半導體LSI芯片201的上表面圖，圖7是安裝半導體LSI芯片201的情況下的圖6的A-A截面圖。對與圖1同一構成部分標注同一標號并省略重復部位的說明。
[0126]如圖6所示那樣，半導體裝置300在半導體LSI芯片201上形成晶體管、二極管、電阻元件等多個半導體元件，配置控制它們的輸入輸出電極PAD202。
[0127]如圖7所示那樣，半導體裝置300具備:半導體LSI芯片201的半導體基板208(參考圖7);經由多層布線203與半導體LSI芯片201的多個電極連接的多個輸入輸出電極PAD202。
[0128]半導體LSI芯片201在半導體基板208上形成晶體管、二極管、電阻元件等的多個半導體元件(圖示省略)。各半導體元件的電極等的布線，經由形成在絕緣氧化膜110內的多層布線203與輸入輸出電極PAD202電連接。半導體LSI芯片201的各半導體元件通過多層布線203以及輸入輸出電極PAD202與導電構件102連接。
[0129]輸入輸出電極PAD202，采用和圖1的半導體裝置100的第I半導體芯片的電極結構體151同樣的構成。即，如圖7所示那樣，輸入輸出電極PAD202在露出在絕緣氧化膜110上的多層布線203的端面，與該多層布線203電連接，由按照Al或Al合金所構成的第IAl金屬層105、Cu擴散防止層107、A1或Al合金所構成的第2A1金屬層106、以及Ni層104的順序將它們形成的半導體芯片所構成。Al金屬層106的表面106a的Al晶粒的結晶面方位主要為(110)面。構成輸入輸出電極PAD202的半導體芯片的Ni層104，使用銅燒結層103與基板204上的導電構件102接合。
[0130]本實施方式的半導體裝置300，由于在半導體LSI芯片201和輸入輸出電極PAD202的接合不使用焊料，因此無鉛，有對環境良好的效果。另外，由于能減小在高溫環境中顯著的各構件的熱膨脹差所引起的熱應力，因此能實現能搭載在高溫環境的場所的半導體裝置300。
[0131](第4實施方式)
[0132]圖8以及圖9是本發明的第4實施方式所涉及的半導體裝置400的構成圖，圖8是半導體LSI芯片205、206的上表面圖，圖9是安裝半導體LSI芯片205、206的情況下的圖8的B-B截面圖。對與圖6以及圖7同一構成部分標注同一標號并省略重復部位的說明。
[0133]如圖8所示那樣，半導體裝置400采用使第I半導體LSI芯片205和第2半導體LSI芯片206為層疊結構的構成。
[0134]如圖9所示那樣，半導體裝置300具備:第I半導體LSI芯片205;第2半導體LSI芯片206;經由多層布線203與半導體LSI芯片205的多個電極連接的多個輸入輸出電極PAD202;和將第I半導體LSI芯片205和第2半導體LSI芯片206電連接的芯片間連接電極PAD207。
[0135]在第I半導體LSI芯片205以及第2半導體LSI芯片206上(該基板上)分別形成晶體管、二極管、電阻元件等多個半導體元件(圖示省略)。
[0136]配置將第I半導體LSI芯片205和第2半導體LSI芯片206電連接的芯片間連接電極PAD207，配置控制第I半導體LSI芯片205以及第2半導體LSI芯片206的半導體LSI芯片的輸入輸出電極PAD202。
[0137]芯片間連接電極PAD207，采用和所述的圖6以及圖7的半導體裝置300的輸入輸出電極PAD202同樣的構成。即，芯片間連接電極PAD207，在露出在絕緣氧化膜110上的多層布線203的端面與該多層布線203電連接，由按照Al或Al合金所構成的第IAl金屬層105、Cu擴散防止層107、A1或Al合金所構成的第2A1金屬層106、以及Ni層104的順序將它們形成的半導體芯片所構成。Al金屬層106的表面106a的Al晶粒的結晶面方位主要為(110)面。在構成一方的芯片間連接電極PAD207的半導體芯片的Ni層104形成銅燒結層103，使用銅燒結層103將第I半導體LSI芯片205和第2半導體LSI芯片206接合。
[0138]本實施方式的半導體裝置400由于進一步在芯片間連接電極PAD207的接合不使用焊料，因此無鉛，有對環境良好的效果。另外，由于能減小高溫環境中顯著的各構件的熱膨脹差所引起的熱應力，因此能實現能在高溫環境的場所搭載的半導體裝置400。
[0139]另外，在本實施方式中，能層疊多個半導體芯片，能實現封裝的小型化。
[0140](第5實施方式)
[0141]說明將本發明的半導體裝置運用在電力變換裝置中的第5實施方式。
[0142]圖10是表示采用第I實施方式所涉及的半導體裝置100的電力變換裝置500的電路圖。圖10表示本實施方式的電力變換裝置500的電路構成的一例、直流電源和三相交流電動機(交流負載)的連接的關系。
[0143]在本實施方式的電力變換裝置500中，將第I實施方式的半導體裝置100用作電力開關元件501?506。電力開關元件501?506例如是IGBT。
[0144]如圖10所示那樣，第5實施方式的電力變換裝置500具備:一對直流端子的P端子531^端子532;和交流輸出的相數同數的交流端子的1]端子533、￥端子534、胃端子535。
[0145]另外，具備由一對電力開關元件501以及502的串聯連接構成、將與該串聯連接點連接的U端子533作為輸出的開關腳。另外，具備由與其相同構成的電力開關元件503以及504的串聯連接構成、且將與該串聯連接點連接的V端子534作為輸出的開關腳。另外，具備由與其相同的構成的電力開關元件50 5以及506的串聯連接構成、且將與該串聯連接點連接的W端子535作為輸出的開關腳。
[0146]電力開關元件501?506例如是IGBT。
[OH7]電力開關元件501?506所構成的3相份的開關腳，與P端子531、N端子532的直流端子間連接，從未圖示的直流電源被提供直流電力。電力變換裝置500的3相的交流端子的U端子533、V端子534、W端子535作為三相交流電源與未圖示的三相交流電動機連接。
[0148]在電力開關元件501?506分別逆并聯地連接了二極管521?526。在IGBT所構成的電力開關元件501?506的各個柵極的輸入端子，被柵極電路511?516控制。另外，柵極電路511?516被總括控制電路(未圖示)總括地控制。
[0149]由柵極電路511?516分別總括、適宜地控制電力開關元件501?506，將直流電源Vcc的直流電力變換成三相交流電力，從U端子533、V端子534、W端子535輸出。
[0150]通過將上述各實施方式所涉及的半導體裝置運用在電力變換裝置500中，提升了電力變換裝置500的長期可靠性。另外，由于不使用焊料，因此無鉛，有對環境良好的效果。另外，能搭載在高溫環境的場所，且即使沒有專用的冷卻器也能確保長期的可靠性。
[0151]本發明涉及電子部件中的電接合部(例如半導體元件與電路構件的接合部)的接合層，由其適于運用在具有利用以氧化銅粒子為主要材料的接合材料進行接合的接合層的半導體裝置中。
[0152]另外，在本實施方式中，作為向本發明的半導體裝置的電力變換裝置的運用例而說明了逆變器裝置的情況，但并不限定于此，還能運用在直流-直流轉換器、交流-直流轉換器等其他電力變換裝置中。
[0153](其他實施方式)
[0154]以上參考附圖詳述了各實施方式，本發明并不限定于這些實施方式，也可以是不脫離本發明的要旨的范圍的工序、制造、設計變更等，以下舉出其示例。
[0155]例如，除了將半導體元件的第I導電型設為η型、將第2導電型設為P型的構成以外，將第I導電型設為P型、將第2導電型設為η型也同樣成立。
[0156]另外，本發明并不限于功率半導體芯片的續流二極管、IGBT，只要是在Al金屬層106的表面的Al晶粒的結晶面方位主要為(110)面的半導體裝置即可，能運用在任何的半導體裝置中。
[0157]另外，能將某實施方式的構成的一部分置換為其他實施方式的構成，另外，能在某實施方式的構成中加入其他實施方式的構成。
[0158]另外，關于各實施方式的構成的一部分，能進行其他構成的追加、刪除、置換。另夕卜，電氣布線認為是說明上需要而示出，制品上不一定示出全部電氣布線。
【主權項】
1.一種半導體裝置，其特征在于，在形成半導體元件的半導體基板的第I表面具備: 第I半導體芯片的電極結構體，其與所述半導體元件電連接，按照Al或Al合金所構成的第IAl金屬層、Cu擴散防止層、Al或Al合金所構成的第2A1金屬層、以及金屬層的順序將它們形成;和 導電構件，其配置在所述第I半導體芯片的電極結構體中的所述金屬層的表面，經由銅燒結層與所述第I半導體芯片的電極結構體接合， 所述第2A1金屬層的表面的Al晶粒的結晶面方位主要為(110)面。2.根據權利要求1所述的半導體裝置，其特征在于， 在所述半導體基板的第2表面還具備: 第2半導體芯片的電極結構體，其按照Al或Al合金所構成的第IAl金屬層、Cu擴散防止層、Al或Al合金所構成的第2A1金屬層、以及金屬層的順序將它們形成;和 導電構件，其配置在第2半導體芯片的電極結構體中的所述金屬層的表面，經由銅燒結層與所述第2半導體芯片的電極結構體接合， 所述第2A1金屬層的表面的Al晶粒的結晶面方位主要為(110)面。3.一種半導體裝置，其特征在于，具備: 形成在半導體基板的多個元件、和與該元件電連接的連接電極焊盤， 所述連接電極焊盤，在形成所述元件的半導體基板的表面具備: 第I半導體芯片的電極結構體，其與所述元件電連接，按照Al或Al合金所構成的第IAl金屬層、Cu擴散防止層、Al或Al合金所構成的第2A1金屬層、以及金屬層的順序將它們形成；和 導電構件，其配置在所述金屬層的表面，經由銅燒結層與所述第I半導體芯片的電極結構體接合， 所述第2A1金屬層的表面的Al晶粒的結晶面方位主要為(110)面。4.根據權利要求1?3中任一項所述的半導體裝置，其特征在于， 所述第2A1金屬層的平均晶粒的大小為0.5μπι以上。5.一種半導體裝置的制造方法，其特征在于， 制造權利要求1所述的半導體裝置，具有如下工序: 準備形成了所述半導體元件的所述半導體基板的工序； 在所述半導體基板的表面形成所述第IAl金屬層的工序； 在所述第IAl金屬層的表面形成確保所述Al金屬層的導電性并防止所述銅燒結層的Cu擴散的Cu擴散防止層的工序； 在所述Cu擴散防止層的表面，形成由與所述第IAl金屬層同一材料所構成的所述第2Α1金屬層的工序； 在所述第2Α1金屬層上形成所述金屬層的工序； 通過將所述半導體基板芯片化，來形成所述第I半導體芯片的電極結構體的工序;和 經由所述銅燒結層將所述第I半導體芯片的電極結構體相互接合的工序。6.根據權利要求5所述的半導體裝置的制造方法，其特征在于， 在形成所述第2Α1金屬層的工序中，所述第2Α1金屬層的平均晶粒的大小為0.5μπι以上。7.一種電力變換裝置，其特征在于，具備: 一對直流端子； 與交流的相數同數的交流端子;和 電力變換單位，其連接在所述一對直流端子間，將各個開關元件和相反極性的二極管的并聯電路串聯連接2個而成，所述并聯電路的相互連接點與不同的交流端子連接，且與交流的相數同數， 所述開關元件是權利要求1?3的任一項所述的半導體裝置。8.一種電力變換裝置，其特征在于，具備: 一對直流端子； 與交流的相數同數的交流端子;和 電力變換單位，其連接在所述一對直流端子間，將各個開關元件和相反極性的二極管的并聯電路串聯連接2個而成，所述并聯電路的相互連接點與不同的交流端子連接，且與交流的相數同數， 所述開關元件是權利要求4所述的半導體裝置。
【文檔編號】H02M7/00GK105931954SQ201610104398
【公開日】2016年9月7日
【申請日】2016年2月25日
【發明人】古川智康, 白石正樹, 中野廣, 守田俊章
【申請人】株式會社日立功率半導體