高壓jfet器件及工藝方法
【專利摘要】本發明公開了一種高壓JFET器件，在P型襯底中具有N型深阱，在剖視角度上,N型深阱之上為場氧，場氧兩端分別為JFET的源區和漏區，場氧之上覆蓋多晶硅場板；所述N型深阱分為第一N型深阱及第二N型深阱兩段，第一N型深阱中包含有JFET的源區，第二N型深阱中包含有JFET的漏區以及P型注入層；第一N型深阱和第二N型深阱相互獨立；在第一N型深阱與第二N型深阱之間具有P阱，所述P阱與兩個N型深阱均有重疊；在第一N型深阱與第二N型深阱之間同時還具有P型注入層，且此P型注入層位于P阱內的正下方，與第一N型深阱和第二N型深阱也均有重疊。本發明JFET器件能實現夾斷電壓可調，同時還具備較高的擊穿電壓。本發明還公開了所述高壓JFET器件的工藝方法。
【專利說明】
高壓JFET器件及工藝方法
技術領域
[0001]本發明涉及半導體器件，特別是指一種高壓JFET器件。本發明還涉及所述高壓JFET器件的工藝方法。
【背景技術】
[0002]耐壓500V的LDMOS既具有分立器件高壓大電流特點，又汲取了低壓集成電路高密度智能邏輯控制的優點，單芯片實現原來多個芯片才能完成的功能，大大縮小了面積，降低了成本，提高了能效，符合現代電力電子器件小型化、智能化、低能耗的發展方向。搭載在該平臺上的500V JFET作為驅動電路的重要器件，其擊穿電壓作為衡量500V JFET的關鍵參數而顯得尤為重要。
[0003]常規500V JFET器件結構如圖1所示，位于場氧103下的P阱104與其下方的Ptop層105a(或稱為P型注入層105a、105b，下同)作為JFET的柵極，源端107b和漏端107a分別由位于場氧103左右兩側的N型重摻雜區構成，體內的P型注入層105b起到提高擊穿電壓的作用，其擊穿電壓要求在600V以上。實測其夾斷電壓僅為40V，因為作為JFET柵極的P阱104全部位于場氧103之下，與有源區下的P阱相比濃度有所下降。
【發明內容】
[0004]本發明所要解決的技術問題在于提供一種高壓JFET器件，其夾斷電壓可調，同時具有較尚的擊穿電壓。
[0005]本發明還要解決的技術問題在于提供所述高壓JFET器件的工藝方法。
[0006]為解決上述問題，本發明所述的高壓JFET器件，在P型襯底中具有N型深阱，在剖視角度上，N型深阱之上為場氧，場氧兩端分別為JFET的源區和漏區，場氧之上覆蓋多晶硅場板；
[0007]所述N型深阱分為第一 N型深阱及第二 N型深阱兩段，第一 N型深阱中包含有JFET的源區，第二N型深阱中包含有JFET的漏區以及P型注入層;第一N型深阱和第二N型深阱相互獨立，之間間隔一定距離;在第一N型深阱與第二N型深阱之間具有P阱，所述P阱與第一N型深阱和第二 N型深阱均有重疊;在第一 N型深阱與第二 N型深阱之間同時還具有P型注入層，且此P型注入層位于P阱內的正下方，與第一 N型深阱和第二 N型深阱也均有重疊。
[0008]所述的第一 N型深阱和第二 N型深阱之間間距為2?6μπι。
[0009]為解決上述問題，本發明所述的高壓JFET器件的工藝方法，包含的步驟為:
[0010]步驟I，在P型襯底上通過離子注入形成兩個獨立的第一及第二N型深阱；
[0011]步驟2，有源區光刻打開場氧區域，形成場氧；
[0012]步驟3，光刻定義阱注入區域，離子注入形成P阱；
[0013]步驟4，在場氧下方進行離子注入形成P型注入層；
[0014]步驟5，淀積多晶硅層并刻蝕，在場氧上形成多晶硅場板；
[0015]步驟6，離子注入形成JFET器件的源區及漏區；
[0016]步驟7，淀積層間介質，制作接觸孔，淀積金屬形成引出。
[0017]所述步驟I中，離子注入形成兩個獨立的第一及第二N型深阱，之間間距為2?6μπι。
[0018]所述步驟3中，P阱位于第一N型深阱與第二N型深阱之間，兩側均與N型深阱形成重置區。
[0019]所述步驟4中，P型注入層分為兩段，其中一段位于N型深阱之間的P阱內正下方，兩端分別連接第一 N型深阱與第二 N型深阱；另一段P型注入層位于第二 N型深阱內部。
[0020]本發明所述的高壓JFET器件，將N型深阱分為兩部分注入，在兩N型深阱之間形成P阱及P型注入層，分段的N型深阱可以降低P阱靠源區一側的N型雜質濃度，從而降低夾斷電壓，同時可以通過調節兩N型深阱的間距來調節夾斷電壓。P型注入層同樣分為兩部分，位于第二 N型深阱中的P型注入層能提高器件的擊穿電壓。本發明所述的高壓JFET器件的工藝方法，簡單易于實施。
【附圖說明】
[0021 ]圖1是傳統結構的高壓JFET器件的結構示意圖。
[0022]圖2?8是本發明高壓JFET器件的工藝步驟示意圖。
[0023]圖9是本發明工藝步驟流程圖。
[0024]附圖標記說明
[0025]101 — P型襯底，102—N型深阱，103—場氧，104—P阱，105a、105b—P型注入層(ΡΤ0Ρ層)，106—多晶硅場板，107a—N型重摻雜區(漏區)，107b—N型重摻雜區(源區)，108 一金屬。
【具體實施方式】
[0026]本發明所述的高壓JFET器件，如圖8所示，在P型襯底101中具有N型深阱102，在剖視角度上，N型深阱102之上為場氧103，場氧103兩端分別為JFET的源區107b和漏區107a，場氧103之上覆蓋多晶硅場板106。
[0027]所述N型深阱102分為第一 N型深阱及第二 N型深阱兩段，如圖8中所示，左側的第一N型深阱102中包含有JFET的源區107b，右側的第二 N型深阱102中包含有JFET的漏區107a以及P型注入層105b;第一 N型深阱和第二 N型深阱相互獨立，之間間隔一定距離，一般為2?6μm，該間距的大小可用于調節JFET器件的夾斷電壓。在第一 N型深阱與第二 N型深阱之間具有P阱104，所述P阱104與第一 N型深阱和第二 N型深阱均有重疊。兩個N型深阱之間的間隔區是位于P阱104中偏左側的位置。在第一 N型深阱與第二 N型深阱之間同時還具有P型注入層105a，且此P型注入層位于P阱內的正下方，與第一N型深阱和第二N型深阱也均有重疊，及P型注入層105a是跨接于第一 N型深阱與第二 N型深阱之間。
[0028]N型深阱在P阱104內部左側區段的結構同時會提高JFET擊穿電壓，因為P阱104左偵柯型雜質減少，使P阱104右側N型雜質耗盡更多，從而提高擊穿電壓。
[0029]本發明所述的高壓JFET器件的工藝方法，包含的步驟為:
[0030]步驟I，如圖2所示，在P型襯底101上通過離子注入形成兩個獨立的第一及第二N型深阱102，圖中左側為第一N型深阱，右側為第二N型深阱。兩者之間間距為2?6μπι。
[0031]步驟2，如圖3所示，有源區光刻打開場氧區域，形成場氧103。
[0032]步驟3，如圖4所示，光刻定義阱注入區域，離子注入形成P阱104J阱104位于第一N型深阱與第二 N型深阱之間，P阱的左右兩側均與N型深阱102形成重疊區。
[0033]步驟4，如圖5所示，在場氧103下方進行離子注入形成P型注入層1051型注入層分為兩段，其中左側一段105a位于N型深阱之間的P阱104內正下方，兩端分別連接第一 N型深阱與第二 N型深阱；另一段P型注入層105b位于第二 N型深阱內部。
[0034]步驟5，如圖6所不，淀積多晶娃層并刻蝕，在場氧上形成多晶娃場板106。
[0035]步驟6，如圖7所示，離子注入形成JFET器件的源區107b及漏區107a。
[0036]步驟7，如圖8所示，淀積層間介質，制作接觸孔，淀積金屬108并刻蝕，形成引出電極，最終器件完成。
[0037]以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種高壓JFET器件，在P型襯底中具有N型深阱，在剖視角度上，N型深阱之上為場氧，場氧兩端分別為JFET的源區和漏區，場氧之上覆蓋多晶硅場板； 其特征在于:所述N型深阱分為第一 N型深阱及第二 N型深阱兩段，第一 N型深阱中包含有JFET的源區，第二N型深阱中包含有JFET的漏區以及P型注入層;第一N型深阱和第二N型深阱相互獨立，之間間隔一定距離;在第一N型深阱與第二N型深阱之間具有P阱，所述P阱與第一 N型深阱和第二 N型深阱均有重疊，兩N型深阱之間的間隔區位于P阱中心偏源區一側的區域;在第一 N型深阱與第二 N型深阱之間同時還具有P型注入層，且此P型注入層位于P阱內的正下方，與第一 N型深阱和第二 N型深阱也均有重疊。2.如權利要求1所述的高壓JFET器件，其特征在于:所述的第一N型深阱和第二 N型深阱之間間距為2?6μπι JFET器件的夾斷電壓由該間距的大小來調整。3.制造如權利要求1所述的高壓JFET器件的工藝方法，其特征在于:包含的步驟為: 步驟I，在P型襯底上通過離子注入形成兩個獨立的第一及第二N型深阱； 步驟2，有源區光刻打開場氧區域，形成場氧； 步驟3，光刻定義阱注入區域，離子注入形成P阱； 步驟4，在場氧下方進行離子注入形成P型注入層； 步驟5，淀積多晶硅層并刻蝕，在場氧上形成多晶硅場板； 步驟6，離子注入形成JFET器件的源區及漏區； 步驟7，淀積層間介質，制作接觸孔，淀積金屬形成引出。4.如權利要求3所述的高壓JFET器件的工藝方法，其特征在于:所述步驟I中，離子注入形成兩個獨立的第一及第二N型深阱，之間間距為2?6μπι。5.如權利要求3所述的高壓JFET器件的工藝方法，其特征在于:所述步驟3中，Ρ阱位于第一N型深阱與第二N型深阱之間，兩側均與N型深阱形成重疊區。6.如權利要求3所述的高壓JFET器件的工藝方法，其特征在于:所述步驟4中，P型注入層分為兩段，其中一段位于N型深阱之間的P阱內正下方，兩端分別連接第一 N型深阱與第二N型深阱；另一段P型注入層位于第二N型深阱內部。
【文檔編號】H01L29/06GK105914238SQ201610268828
【公開日】2016年8月31日
【申請日】2016年4月27日
【發明人】段文婷
【申請人】上海華虹宏力半導體制造有限公司