電荷存儲型igbt及其制造方法
【專利摘要】本發明公開了一種電荷存儲型IGBT，包括：漂移區，P型體區，電荷存儲層和多個溝槽，各溝槽穿過P型體區和電荷存儲層進入到漂移區中；在溝槽中形成有柵極結構；柵極結構包括縱向疊加的下多晶硅柵和上多晶硅柵；下多晶硅柵的摻雜類型和電荷存儲層的相反，下多晶硅柵側面覆蓋相鄰的電荷存儲層且和電荷存儲層的電荷相平衡，在器件反向偏置時各下多晶硅柵對電荷存儲層進行橫向耗盡，用以改善電場分布并提升擊穿電壓。本發明還公開了一種電荷存儲型IGBT的制造方法。本發明能能有效增大器件的擊穿電壓。
【專利說明】
電荷存儲型IGBT及其制造方法
技術領域
[0001 ]本發明涉及一種半導體集成電路制造領域，特別是涉及一種電荷存儲型IGBT;本發明還涉及一種電荷存儲型IGBT的制造方法。
【背景技術】
[0002]在絕緣棚.雙極型晶體管(InsulatedGate Bipolar Transistor，IGBT)器件的透明集電極(TC)背面工藝和電場場中止(FS)應用以后，器件性能的提高則主要依靠近表面器件結構和工藝改善來實現。
[0003]溝槽型FS-1GBT是采用溝槽柵結構、電場中止工藝和透明集電極工藝制作的IGBT器件，具有具有導通飽和電壓Vce(sat)低、開關損耗Eoff小的特點。溝槽柵代替平面柵有較大的性能優勢。
[0004]在溝道下方的漂移區內摻雜較高濃度的雜質，形成電荷存儲層(CS)XS層能夠有效阻止漂移區內的少子向溝道漂移，使得背面集電區對漂移區(基區)有更好的電導調制效果，進一步降低器件的導通飽和壓降。這種器件為電荷存儲型IGBT也即CSTBT。
[0005]CSTBT中，CS層實質上提高了漂移區的摻雜濃度，會降低器件的擊穿電壓。如何在引入CS層又不顯著降低器件擊穿電壓是CSTBT所遇到最大挑戰。
【發明內容】
[0006]本發明所要解決的技術問題是提供一種電荷存儲型IGBT，能增大器件的擊穿電壓。為此，本發明還提供一種電荷存儲型IGBT的制造方法。
[0007]為解決上述技術問題，本發明提供的電荷存儲型IGBT包括:
[0008]漂移區，由形成于半導體襯底表面的第一導電類型輕摻雜區組成。
[0009]第二導電類型摻雜的溝道區，形成于所述漂移區表面。
[0010]在所述漂移區的底部表面形成有由第二導電類重摻雜區組成的集電區。
[0011]電荷存儲層形成于所述漂移區的頂部區域且位于所述漂移區和所述溝道區交界面的底部，所述電荷存儲層具有第一導電類重摻雜;所述電荷存儲層用于阻擋第二導電類載流子從所述漂移區中進入到所述溝道區中。
[0012]多個溝槽，各所述溝槽穿過所述溝道區和所述電荷存儲層且各所述溝槽的進入到所述漂移區中；在各所述溝槽中形成有柵極結構。
[0013]所述柵極結構包括:下多晶硅柵和上多晶硅柵。
[0014]所述上多晶硅柵縱向疊加在所述下多晶硅柵的頂部，所述下多晶硅柵通過第一介質層和所述溝槽的側面和底部表面隔離，所述上多晶硅柵和所述下多晶硅柵之間通過第二介質層隔離;所述上多晶硅柵和所述溝槽的側面通過柵介質層隔離。
[0015]所述上多晶硅柵為第一導電類型重摻雜，被各所述上多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道。
[0016]所述下多晶硅柵為第二導電類型摻雜，所述下多晶硅柵側面覆蓋相鄰的所述電荷存儲層且所述下多晶硅柵和所述電荷存儲層的電荷相平衡，在器件反向偏置時各所述下多晶硅柵對所述電荷存儲層進行橫向耗盡，用以改善電場分布并提升擊穿電壓。
[0017]進一步的改進是，所述半導體襯底為硅襯底。
[0018]進一步的改進是，在所述硅襯底表面形成有硅外延層，所述漂移區直接由第一導電類型輕摻雜的所述硅外延層組成，所述溝道區形成于所述漂移區表面的所述硅外延層中。
[0019]進一步的改進是，所述第一介質層的材料為氧化硅，所述第二介質層的材料為氧化硅，所述第三介質層的材料為氧化硅。
[0020]進一步的改進是，所述電荷存儲層的摻雜濃度至少大于所述漂移區的摻雜濃度的一個數量級。
[0021]進一步的改進是，所述第一介質層的厚度獨立與所述柵介質層的厚度，所述第一介質層的厚度越厚器件的柵極電容越小。
[0022]進一步的改進是，所述下多晶硅柵的摻雜濃度根據所述溝槽的寬度、相鄰兩個所述溝槽之間的間距以及所述電荷存儲層的摻雜濃度進行確定，滿足的公式為:
[0023]所述下多晶硅柵的摻雜濃度=所述電荷存儲層的摻雜濃度X溝槽間距/溝槽寬度/2。
[0024]進一步的改進是，在所述溝道區表面形成有由第一導電類型重摻雜區組成的源區；
[0025]在所述半導體襯底的正面形成有層間膜，所述層間膜將所述源區、所述多晶硅柵和所述溝道區表面覆蓋。
[0026]在所述源區和所述多晶硅柵的頂部分別形成有穿過所述層間膜的接觸孔。
[0027]在所述層間膜的表面形成有正面金屬層圖形結構，所述正面金屬層圖形結構分別形成發射極和柵極，所述發射極通過對應的接觸孔和底部的所述源區接觸，所述柵極通過對應的接觸孔和底部的所述多晶硅柵接觸。
[0028]在所述集電區的底部表面形成有由背面金屬層組成的集電極。
[0029]進一步的改進是，所述集電區為透明集電區。
[0030]進一步的改進是，在所述漂移區和所述集電區之間形成有由第一導電類型重摻雜區組成的電場中止層。
[0031]進一步的改進是，電荷存儲型IGBT為N型器件，第一導電類型為N型，第二導電類型為P型;或者，所述電荷存儲型IGBT為P型器件，第一導電類型為P型，第二導電類型為N型。
[0032]為解決上述技術問題，本發明提供的電荷存儲型IGBT的制造方法包括如下步驟:
[0033]步驟一、提供一半導體襯底，在所述半導體襯底表面形成由第一導電類型輕摻雜區組成的漂移區。
[0034]步驟二、在所述漂移區表面依次形成電荷存儲層和第二導電類型摻雜的溝道區。
[0035]所述溝道區位于所述漂移區表面。
[0036]所述電荷存儲層位于所述漂移區的頂部區域且位于所述漂移區和所述溝道區交界面的底部，所述電荷存儲層具有第一導電類重摻雜;所述電荷存儲層用于阻擋第二導電類載流子從所述漂移區中進入到所述溝道區中。
[0037]步驟三、形成多個溝槽，多個溝槽，各所述溝槽穿過所述溝道區和所述電荷存儲層且各所述溝槽的進入到所述漂移區中。
[0038]步驟四、在各所述溝槽中形成柵極結構。
[0039]所述柵極結構包括:下多晶硅柵和上多晶硅柵。
[0040]所述上多晶硅柵縱向疊加在所述下多晶硅柵的頂部，所述下多晶硅柵通過第一介質層和所述溝槽的側面和底部表面隔離，所述上多晶硅柵和所述下多晶硅柵之間通過第二介質層隔離;所述上多晶硅柵和所述溝槽的側面通過柵介質層隔離。
[0041]所述上多晶硅柵為第一導電類型重摻雜，被各所述上多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道。
[0042]所述下多晶硅柵為第二導電類型摻雜，所述下多晶硅柵側面覆蓋相鄰的所述電荷存儲層且所述下多晶硅柵和所述電荷存儲層的電荷相平衡，在器件反向偏置時各所述下多晶硅柵對所述電荷存儲層進行橫向耗盡，用以改善電場分布并提升擊穿電壓。
[0043]進一步的改進是，步驟四包括如下分步驟:
[0044]步驟41、在所述溝槽的底部表面和側面形成第一介質層。
[0045]步驟42、在所述溝槽中進行第一次多晶硅填充，所述第一次多晶硅填充工藝將所述溝槽完全填充且填充的多晶硅為第二導電類型摻雜。
[0046]步驟43、對所述第一次多晶硅填充的多晶硅進行回刻形成所述下多晶硅柵;對所述第一介質層進行回刻，回刻后的所述第一介質層和所述下多晶硅柵的頂部不表面相平。
[0047]步驟44、在所述下多晶硅過柵表面形成第二介質層，在位于所述下多晶硅柵頂部的所述溝槽的側面形成柵介質層。
[0048]步驟45、在所述溝槽中進行第二次多晶硅填充，所述第二次多晶硅填充工藝將所述溝槽完全填充且填充的多晶硅為第一導電類型重摻雜。
[0049]步驟43、對所述第二次多晶硅填充的多晶硅進行回刻形成所述上多晶硅柵。
[0050]進一步的改進是，所述電荷存儲層的摻雜濃度至少大于所述漂移區的摻雜濃度的一個數量級。
[0051]進一步的改進是，所述下多晶硅柵的摻雜濃度根據所述溝槽的寬度、相鄰兩個所述溝槽之間的間距以及所述電荷存儲層的摻雜濃度進行確定，滿足的公式為:
[0052]所述下多晶硅柵的摻雜濃度=所述電荷存儲層的摻雜濃度X溝槽間距/溝槽寬度/2。
[0053]進一步的改進是，步驟四之后還包括如下正面工藝步驟:
[0054]步驟五、采用光刻加注入工藝在所述溝道區表面形成由第一導電類型重摻雜區組成的源區。
[0055]步驟六、在所述半導體襯底的正面淀積層間膜，所述層間膜將所述源區、所述多晶硅柵和所述溝道區表面覆蓋。
[0056]步驟七、對所述層間膜進行光刻刻蝕形成穿過所述層間膜的接觸孔的開口，所述接觸孔的開口將底部對應的所述源區或所述柵極結構暴露出來。
[0057]之后，在所述接觸孔的開口中填充金屬。
[0058]步驟八、形成正面金屬層，對所述正面金屬層進行光刻刻蝕形成發射極和柵極，所述發射極通過對應的接觸孔和底部的所述源區接觸，所述柵極通過對應的接觸孔和底部的所述多晶硅柵接觸。
[0059]進一步的改進是，步驟七中所述接觸孔的開口打開后、金屬填充前還包括:
[0060]進行第二導電類型重摻雜注入在所述源區所對應的所述接觸孔的底部形成第二導電類型重摻雜注入區，所述第二導電類型重摻雜注入區和所述溝道區相接觸。
[0061]進一步的改進是，步驟八之后，還包括如下背面工藝步驟:
[0062]步驟九、對所述半導體襯底進行減薄。
[0063]步驟十、進行第二導電類型重摻雜離子注入在所述漂移區的底部表面形成由第二導電類型重摻雜區組成的集電區。
[0064]步驟十一、形成背面金屬層，所述背面金屬層和所述集電區接觸引出集電極。
[0065]進一步的改進是，在所述漂移區和所述集電區之間形成有由第一導電類型重摻雜區組成的電場中止層;所述電場中止層在步驟九的減薄工藝之后、步驟十的所述第二導電類型重摻雜離子注入之前進行第一導電類型重摻雜離子注入形成。
[0066]進一步的改進是，電荷存儲型IGBT為N型器件，第一導電類型為N型，第二導電類型為P型;或者，所述電荷存儲型IGBT為P型器件，第一導電類型為P型，第二導電類型為N型。
[0067]本發明在IGBT中引入高摻雜的電荷存儲層即CS層后，為了防止CS層使器件的擊穿電壓降低，本發明對柵極結構做了改進，本發明的柵極結構設置為雙溝槽柵結構，也即在溝槽中形成有縱向疊加的上多晶硅柵和下多晶硅柵，其中上多晶硅柵側面覆蓋溝道區并用于控制溝道的形成，下多晶硅柵則側面覆蓋CS層且下多晶硅柵的摻雜類型和CS層的相反，利用下多晶硅柵和CS層的摻雜類型不同實現電荷平衡，從而在器件反向偏置時能通過下多晶硅柵對CS層進行橫向耗盡，從而能在CS層中形成均勻電場，從而能夠消除由于CS層的引入帶來的電場強度的下降，并抑制溝槽底部的峰值電場值，從而能有效增大器件的擊穿電壓。
【附圖說明】
[0068]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0069]圖1是本發明實施例電荷存儲型IGBT的結構示意圖；
[0070]圖2A-圖2G是本發明實施例方法各步驟中器件的結構示意圖。
【具體實施方式】
[0071]如圖1所示，是本發明實施例電荷存儲型IGBT的結構示意圖；本發明實施例電荷存儲型IGBT包括:
[0072]漂移區I，由形成于半導體襯底表面的第一導電類型輕摻雜區組成，所述P漂移區也稱為基區。較佳為，所述半導體襯底為硅襯底。在所述硅襯底表面形成有硅外延層，所述漂移區I直接由第一導電類型輕摻雜的所述硅外延層組成，所述溝道區2形成于所述漂移區I表面的所述硅外延層中。
[0073]第二導電類型摻雜的溝道區2，形成于所述漂移區I表面。
[0074]在所述漂移區I的底部表面形成有由第二導電類重摻雜區組成的集電區12。
[0075]電荷存儲層3形成于所述漂移區I的頂部區域且位于所述漂移區I和所述溝道區2交界面的底部，所述電荷存儲層3具有第一導電類重摻雜;所述電荷存儲層3用于阻擋第二導電類載流子從所述漂移區I中進入到所述溝道區2中。
[0076]多個溝槽，各所述溝槽穿過所述溝道區2和所述電荷存儲層3且各所述溝槽的進入到所述漂移區I中；在各所述溝槽中形成有柵極結構。
[0077]所述柵極結構包括:下多晶硅柵4和上多晶硅柵5。
[0078]所述上多晶硅柵5縱向疊加在所述下多晶硅柵4的頂部，所述下多晶硅柵4通過第一介質層6和所述溝槽的側面和底部表面隔離，所述上多晶硅柵5和所述下多晶硅柵4之間通過第二介質層7隔離;所述上多晶硅柵5和所述溝槽的側面通過柵介質層8隔離。較佳為，所述第一介質層6的材料為氧化硅，所述第二介質層7的材料為氧化硅，所述第三介質層的材料為氧化硅。所述第一介質層6的厚度獨立與所述柵介質層8的厚度，所述第一介質層6的厚度越厚器件的柵極電容越小。
[0079]所述上多晶硅柵5為第一導電類型重摻雜，被各所述上多晶硅柵5側面覆蓋的所述溝道區2表面用于形成溝道。
[0080]所述下多晶硅柵4為第二導電類型摻雜，所述下多晶硅柵4側面覆蓋相鄰的所述電荷存儲層3且所述下多晶硅柵4和所述電荷存儲層3的電荷相平衡，在器件反向偏置時各所述下多晶硅柵4對所述電荷存儲層3進行橫向耗盡，用以改善電場分布并提升擊穿電壓。
[0081]較佳為，所述電荷存儲層3的摻雜濃度至少大于所述漂移區I的摻雜濃度的一個數量級。所述下多晶硅柵4的摻雜濃度根據所述溝槽的寬度、相鄰兩個所述溝槽之間的間距以及所述電荷存儲層3的摻雜濃度進行確定，滿足的公式為:
[0082]所述下多晶硅柵4的摻雜濃度=所述電荷存儲層3的摻雜濃度X溝槽間距/溝槽寬度/2。
[0083]本發明實施例器件還包括:
[0084]在所述溝道區2表面形成有由第一導電類型重摻雜區組成的源區9。
[0085]在所述半導體襯底的正面形成有層間膜，所述層間膜將所述源區9、所述多晶硅柵和所述溝道區2表面覆蓋。
[0086]在所述源區9和所述多晶硅柵的頂部分別形成有穿過所述層間膜的接觸孔。
[0087]在所述層間膜的表面形成有正面金屬層圖形結構，所述正面金屬層圖形結構分別形成發射極和柵極，所述發射極通過對應的接觸孔和底部的所述源區9接觸，所述柵極通過對應的接觸孔和底部的所述多晶硅柵接觸。本發明實施例中，在所述源區9頂部對應的接觸孔的底部形成有由第二導電類型重摻雜區組成的發射區10，該發射區10也通過所述接觸孔連接到由正面金屬層組成的發射極。
[0088]在所述集電區12的底部表面形成有由背面金屬層組成的集電極。
[0089]本發明實施例中，所述集電區12為透明集電區12。在所述漂移區I和所述集電區12之間形成有由第一導電類型重摻雜區組成的電場中止層11。由此可知，本發明實施例器件為電荷存儲型溝槽柵FS-1GBT。
[0090]本發明實施例中，電荷存儲型IGBT為N型器件，第一導電類型為N型，第二導電類型為P型。在其它實施例中也能為:所述電荷存儲型IGBT為P型器件，第一導電類型為P型，第二導電類型為N型。
[0091]從圖1所示可知，本發明實施例中通過將柵極結構設置為雙溝槽柵結構，利用下多晶硅柵4對CS層3進行側面覆蓋以及利用下多晶硅柵4的摻雜類型和CS層3的相反的特征，能夠在下多晶硅柵4和CS層3的之實現電荷平衡，從而在器件反向偏置時能通過下多晶硅柵4對CS層3進行橫向耗盡，從而能在CS層3中形成均勻電場，從而能夠消除由于CS層3的引入帶來的電場強度的下降，并抑制溝槽底部的峰值電場值，從而能有效增大器件的擊穿電壓。
[0092]如圖2A至圖2G所示，是本發明實施例方法各步驟中器件的結構示意圖。本發明實施例電荷存儲型IGBT的制造方法包括如下步驟:
[0093]步驟一、如圖2A所示，提供一半導體襯底，在所述半導體襯底表面形成由第一導電類型輕摻雜區組成的漂移區I。
[0094]步驟二、如圖2B所示，采用離子注入加推阱工藝在所述漂移區I表面形成電荷存儲層3。
[0095]如圖2C所示，采用離子注入工藝在所述漂移區I的表面形成第二導電類型摻雜的溝道區2。
[0096]所述電荷存儲層3位于所述漂移區I的頂部區域且位于所述漂移區I和所述溝道區2交界面的底部，所述電荷存儲層3具有第一導電類重摻雜;所述電荷存儲層3用于阻擋第二導電類載流子從所述漂移區I中進入到所述溝道區2中。
[0097]步驟三、形成多個溝槽，多個溝槽，各所述溝槽穿過所述溝道區2和所述電荷存儲層3且各所述溝槽的進入到所述漂移區I中。
[0098]如圖2D所示，步驟三包括如下分步驟:
[0099]步驟31、在所述半導體襯底表面依次形成第一層氧化硅101和第二層氮化硅102組成的硬質掩模層。
[0100]步驟32、采用光刻工藝定義出溝槽的形成區域，對溝槽的形成區域中的所述硬質掩模層進行刻蝕去除。
[0101]步驟33、以刻蝕圖形化后的所述硬質掩模層為掩模對所述半導體襯底進行刻蝕形成所述溝槽。
[0102]步驟四、在各所述溝槽中形成柵極結構；
[0103]所述柵極結構包括:下多晶硅柵4和上多晶硅柵5;
[0104]所述上多晶硅柵5縱向疊加在所述下多晶硅柵4的頂部，所述下多晶硅柵4通過第一介質層6和所述溝槽的側面和底部表面隔離，所述上多晶硅柵5和所述下多晶硅柵4之間通過第二介質層7隔離;所述上多晶硅柵5和所述溝槽的側面通過柵介質層8隔離。
[0105]所述上多晶硅柵5為第一導電類型重摻雜，被各所述上多晶硅柵5側面覆蓋的所述溝道區2表面用于形成溝道。
[0106]所述下多晶硅柵4為第二導電類型摻雜，所述下多晶硅柵4側面覆蓋相鄰的所述電荷存儲層3且所述下多晶硅柵4和所述電荷存儲層3的電荷相平衡，在器件反向偏置時各所述下多晶硅柵4對所述電荷存儲層3進行橫向耗盡，用以改善電場分布并提升擊穿電壓。
[0107]步驟四包括如下分步驟:
[0108]步驟41、如圖2E所示，在所述溝槽的底部表面和側面形成第一介質層6。
[0109]步驟42、如圖2E所示，在所述溝槽中進行第一次多晶硅填充，所述第一次多晶硅填充工藝將所述溝槽完全填充且填充的多晶硅為第二導電類型摻雜。
[0110]步驟43、如圖2E所示，對所述第一次多晶硅填充的多晶硅進行回刻形成所述下多晶硅柵4;對所述第一介質層6進行回刻，回刻后的所述第一介質層6和所述下多晶硅柵4的頂部不表面相平。
[0111]步驟44、如圖2F所示，在所述下多晶硅過柵表面形成第二介質層7，在位于所述下多晶硅柵4頂部的所述溝槽的側面形成柵介質層8。
[0112]步驟45、如圖2F所示，在所述溝槽中進行第二次多晶硅填充，所述第二次多晶硅填充工藝將所述溝槽完全填充且填充的多晶硅為第一導電類型重摻雜；
[0113]步驟43、如圖2F所示，對所述第二次多晶硅填充的多晶硅進行回刻形成所述上多晶娃柵5。
[0114]較佳為，所述電荷存儲層3的摻雜濃度至少大于所述漂移區I的摻雜濃度的一個數量級。所述下多晶硅柵4的摻雜濃度根據所述溝槽的寬度、相鄰兩個所述溝槽之間的間距以及所述電荷存儲層3的摻雜濃度進行確定，滿足的公式為:
[0115]所述下多晶硅柵4的摻雜濃度=所述電荷存儲層3的摻雜濃度X溝槽間距/溝槽寬度/2。
[0116]步驟四之后還包括如下正面工藝步驟:
[0117]步驟五、如圖2G所示，采用光刻加注入工藝在所述溝道區2表面形成由第一導電類型重摻雜區組成的源區9。
[0118]步驟六、在所述半導體襯底的正面淀積層間膜，所述層間膜將所述源區9、所述多晶硅柵和所述溝道區2表面覆蓋。
[0119]步驟七、對所述層間膜進行光刻刻蝕形成穿過所述層間膜的接觸孔的開口，所述接觸孔的開口將底部對應的所述源區9或所述柵極結構暴露出來。
[0120]在所述接觸孔的開口打開后進行第二導電類型重摻雜注入在所述源區9所述對應的接觸孔的底部形成由第二導電類型重摻雜區組成的發射區10。
[0121]之后，在所述接觸孔的開口中填充金屬；
[0122]步驟八、形成正面金屬層，對所述正面金屬層進行光刻刻蝕形成發射極和柵極，所述發射極通過對應的接觸孔和底部的所述源區9和所述發射區10接觸，所述柵極通過對應的接觸孔和底部的所述多晶硅柵接觸。
[0123]步驟八之后，還包括如下背面工藝步驟:
[0124]步驟九、對所述半導體襯底進行減薄；
[0125]步驟十、進行第二導電類型重摻雜離子注入在所述漂移區I的底部表面形成由第二導電類型重摻雜區組成的集電區12;離子注入后需要對所述集電區12進行退火如激光退火。
[0126]步驟十一、形成背面金屬層，所述背面金屬層和所述集電區12接觸引出集電極。
[0127]在所述漂移區I和所述集電區12之間形成有由第一導電類型重摻雜區組成的電場中止層11;所述電場中止層11在步驟九的減薄工藝之后、步驟十的所述第二導電類型重摻雜離子注入之前進行第一導電類型重摻雜離子注入形成。
[0128]本發明實施例方法中，電荷存儲型IGBT為N型器件，第一導電類型為N型，第二導電類型為P型。在其它實施例方法中也能為:所述電荷存儲型IGBT為P型器件，第一導電類型為P型，第二導電類型為N型。
[0129]以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【主權項】
1.一種電荷存儲型IGBT，其特征在于，包括: 漂移區，由形成于半導體襯底表面的第一導電類型輕摻雜區組成； 第二導電類型摻雜的溝道區，形成于所述漂移區表面； 在所述漂移區的底部表面形成有由第二導電類重摻雜區組成的集電區； 電荷存儲層形成于所述漂移區的頂部區域且位于所述漂移區和所述溝道區交界面的底部，所述電荷存儲層具有第一導電類重摻雜;所述電荷存儲層用于阻擋第二導電類載流子從所述漂移區中進入到所述溝道區中； 多個溝槽，各所述溝槽穿過所述溝道區和所述電荷存儲層且各所述溝槽的進入到所述漂移區中；在各所述溝槽中形成有柵極結構； 所述柵極結構包括:下多晶硅柵和上多晶硅柵； 所述上多晶硅柵縱向疊加在所述下多晶硅柵的頂部，所述下多晶硅柵通過第一介質層和所述溝槽的側面和底部表面隔離，所述上多晶硅柵和所述下多晶硅柵之間通過第二介質層隔離;所述上多晶硅柵和所述溝槽的側面通過柵介質層隔離； 所述上多晶硅柵為第一導電類型重摻雜，被各所述上多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道； 所述下多晶硅柵為第二導電類型摻雜，所述下多晶硅柵側面覆蓋相鄰的所述電荷存儲層且所述下多晶硅柵和所述電荷存儲層的電荷相平衡，在器件反向偏置時各所述下多晶硅柵對所述電荷存儲層進行橫向耗盡，用以改善電場分布并提升擊穿電壓。2.如權利要求1所述的電荷存儲型IGBT，其特征在于:所述半導體襯底為硅襯底。3.如權利要求2所述的電荷存儲型IGBT，其特征在于:在所述硅襯底表面形成有硅外延層，所述漂移區直接由第一導電類型輕摻雜的所述硅外延層組成，所述溝道區形成于所述漂移區表面的所述硅外延層中。4.如權利要求2所述的電荷存儲型IGBT，其特征在于:所述第一介質層的材料為氧化硅，所述第二介質層的材料為氧化硅，所述第三介質層的材料為氧化硅。5.如權利要求1所述的電荷存儲型IGBT，其特征在于:所述電荷存儲層的摻雜濃度至少大于所述漂移區的摻雜濃度的一個數量級。6.如權利要求1所述的電荷存儲型IGBT，其特征在于:所述第一介質層的厚度獨立與所述柵介質層的厚度，所述第一介質層的厚度越厚器件的柵極電容越小。7.如權利要求1所述的電荷存儲型IGBT，其特征在于:所述下多晶硅柵的摻雜濃度根據所述溝槽的寬度、相鄰兩個所述溝槽之間的間距以及所述電荷存儲層的摻雜濃度進行確定，滿足的公式為: 所述下多晶硅柵的摻雜濃度=所述電荷存儲層的摻雜濃度X溝槽間距/溝槽寬度/2。8.如權利要求1所述的電荷存儲型IGBT，其特征在于:在所述溝道區表面形成有由第一導電類型重摻雜區組成的源區； 在所述半導體襯底的正面形成有層間膜，所述層間膜將所述源區、所述多晶硅柵和所述溝道區表面覆蓋； 在所述源區和所述多晶硅柵的頂部分別形成有穿過所述層間膜的接觸孔； 在所述層間膜的表面形成有正面金屬層圖形結構，所述正面金屬層圖形結構分別形成發射極和柵極，所述發射極通過對應的接觸孔和底部的所述源區接觸，所述柵極通過對應的接觸孔和底部的所述多晶硅柵接觸； 在所述集電區的底部表面形成有由背面金屬層組成的集電極。9.如權利要求1所述的電荷存儲型IGBT，其特征在于:所述集電區為透明集電區。10.如權利要求7所述的電荷存儲型IGBT，其特征在于:在所述漂移區和所述集電區之間形成有由第一導電類型重摻雜區組成的電場中止層。11.如權利要求1-10中任一權利要求所述的電荷存儲型IGBT，其特征在于:電荷存儲型IGBT為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述電荷存儲型IGBT為P型器件，第一導電類型為P型，第二導電類型為N型。12.一種電荷存儲型IGBT的制造方法，其特征在于，包括如下步驟: 步驟一、提供一半導體襯底，在所述半導體襯底表面形成由第一導電類型輕摻雜區組成的漂移區； 步驟二、在所述漂移區表面依次形成電荷存儲層和第二導電類型摻雜的溝道區； 所述溝道區位于所述漂移區表面； 所述電荷存儲層位于所述漂移區的頂部區域且位于所述漂移區和所述溝道區交界面的底部，所述電荷存儲層具有第一導電類重摻雜;所述電荷存儲層用于阻擋第二導電類載流子從所述漂移區中進入到所述溝道區中； 步驟三、形成多個溝槽，多個溝槽，各所述溝槽穿過所述溝道區和所述電荷存儲層且各所述溝槽的進入到所述漂移區中； 步驟四、在各所述溝槽中形成柵極結構； 所述柵極結構包括:下多晶硅柵和上多晶硅柵； 所述上多晶硅柵縱向疊加在所述下多晶硅柵的頂部，所述下多晶硅柵通過第一介質層和所述溝槽的側面和底部表面隔離，所述上多晶硅柵和所述下多晶硅柵之間通過第二介質層隔離;所述上多晶硅柵和所述溝槽的側面通過柵介質層隔離； 所述上多晶硅柵為第一導電類型重摻雜，被各所述上多晶硅柵側面覆蓋的所述溝道區表面用于形成溝道； 所述下多晶硅柵為第二導電類型摻雜，所述下多晶硅柵側面覆蓋相鄰的所述電荷存儲層且所述下多晶硅柵和所述電荷存儲層的電荷相平衡，在器件反向偏置時各所述下多晶硅柵對所述電荷存儲層進行橫向耗盡，用以改善電場分布并提升擊穿電壓。13.如權利要求12所述的電荷存儲型IGBT的制造方法，其特征在于，步驟四包括如下分步驟: 步驟41、在所述溝槽的底部表面和側面形成第一介質層； 步驟42、在所述溝槽中進行第一次多晶硅填充，所述第一次多晶硅填充工藝將所述溝槽完全填充且填充的多晶硅為第二導電類型摻雜； 步驟43、對所述第一次多晶硅填充的多晶硅進行回刻形成所述下多晶硅柵;對所述第一介質層進行回刻，回刻后的所述第一介質層和所述下多晶硅柵的頂部不表面相平； 步驟44、在所述下多晶硅過柵表面形成第二介質層，在位于所述下多晶硅柵頂部的所述溝槽的側面形成柵介質層； 步驟45、在所述溝槽中進行第二次多晶硅填充，所述第二次多晶硅填充工藝將所述溝槽完全填充且填充的多晶硅為第一導電類型重摻雜； 步驟43、對所述第二次多晶硅填充的多晶硅進行回刻形成所述上多晶硅柵。14.如權利要求12所述的電荷存儲型IGBT的制造方法，其特征在于:所述電荷存儲層的摻雜濃度至少大于所述漂移區的摻雜濃度的一個數量級。15.如權利要求12所述的電荷存儲型IGBT的制造方法，其特征在于:所述下多晶硅柵的摻雜濃度根據所述溝槽的寬度、相鄰兩個所述溝槽之間的間距以及所述電荷存儲層的摻雜濃度進行確定，滿足的公式為: 所述下多晶硅柵的摻雜濃度=所述電荷存儲層的摻雜濃度X溝槽間距/溝槽寬度/2。16.如權利要求12所述的電荷存儲型IGBT的制造方法，其特征在于，步驟四之后還包括如下正面工藝步驟: 步驟五、采用光刻加注入工藝在所述溝道區表面形成由第一導電類型重摻雜區組成的源區； 步驟六、在所述半導體襯底的正面淀積層間膜，所述層間膜將所述源區、所述多晶硅柵和所述溝道區表面覆蓋； 步驟七、對所述層間膜進行光刻刻蝕形成穿過所述層間膜的接觸孔的開口，所述接觸孔的開口將底部對應的所述源區或所述柵極結構暴露出來； 之后，在所述接觸孔的開口中填充金屬； 步驟八、形成正面金屬層，對所述正面金屬層進行光刻刻蝕形成發射極和柵極，所述發射極通過對應的接觸孔和底部的所述源區接觸，所述柵極通過對應的接觸孔和底部的所述多晶硅柵接觸。17.如權利要求16所述的電荷存儲型IGBT的制造方法，其特征在于:步驟七中所述接觸孔的開口打開后、金屬填充前還包括: 進行第二導電類型重摻雜注入在所述源區所對應的所述接觸孔的底部形成第二導電類型重摻雜注入區，所述第二導電類型重摻雜注入區和所述溝道區相接觸。18.如權利要求16所述的電荷存儲型IGBT的制造方法，其特征在于，步驟八之后，還包括如下背面工藝步驟: 步驟九、對所述半導體襯底進行減薄； 步驟十、進行第二導電類型重摻雜離子注入在所述漂移區的底部表面形成由第二導電類型重摻雜區組成的集電區； 步驟十一、形成背面金屬層，所述背面金屬層和所述集電區接觸引出集電極。19.如權利要求18所述的電荷存儲型IGBT的制造方法，其特征在于:在所述漂移區和所述集電區之間形成有由第一導電類型重摻雜區組成的電場中止層;所述電場中止層在步驟九的減薄工藝之后、步驟十的所述第二導電類型重摻雜離子注入之前進行第一導電類型重摻雜離子注入形成。20.如權利要求12-19中任一權利要求所述的電荷存儲型IGBT的制造方法，其特征在于:電荷存儲型IGBT為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述電荷存儲型IGBT為P型器件，第一導電類型為P型，第二導電類型為N型。
【文檔編號】H01L21/331GK105914231SQ201610484792
【公開日】2016年8月31日
【申請日】2016年6月28日
【發明人】錢文生
【申請人】上海華虹宏力半導體制造有限公司