基于級聯電路的半導體封裝結構的制作方法
【專利摘要】本發明公開了一種基于級聯電路的半導體封裝結構，包括：高壓耗盡型半導體晶體管；低壓增強型半導體晶體管；導電支撐片，高壓耗盡型半導體晶體管和所述低壓增強型半導體晶體管固定于導電支撐片上；管殼，管殼上設有高壓端子、第一低壓端子及第二低壓端子；級聯電路，高壓耗盡型半導體晶體管、低壓增強型半導體晶體管及管殼間通過級聯電路電連接，其中，高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極直接固定于導電支撐片上并導電支撐片電連接。本發明的半導體封裝結構中，高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極通過導電支撐片電連接，可有效減少引入的寄生電感和寄生電阻，提高器件的工作性能。
【專利說明】
基于級聯電路的半導體封裝結構
技術領域
[0001]本發明涉及半導體技術領域，特別是涉及一種基于級聯電路的半導體封裝結構。
【背景技術】
[0002]目前，功率電子器件應用中的晶體管主要還是傳統的硅材料器件，例如SiCoolM0S、SiIGBT、SiM0SFET等。但隨著功率器件技術的快速發展，基于傳統的Si材料以及第二代半導體材料的功率器件已經無法滿足實際應用中快速、低損耗等的迫切需求。SiC功率器件憑借材料的優勢，已經受到了業界的高度重視。同時，作為第三代寬禁帶半導體功率器件，特別是氮化鎵功率器件近年來也逐漸成為研究的熱點，已經被廣泛的應用于射頻和電力電子領域。一方面，是因為氮化鎵是寬禁帶半導體材料的，該材料具有比硅材料大10倍左右臨界擊穿電場以及相應的高耐壓的特性，另一方面，是由于二維電子氣溝道能夠提供非常小的導通電阻，從而減少開關器件的功率損耗。因此，基于鋁鎵氮/氮化鎵異質結構的平面型三極管逐漸成為業界的重要研究對象。
[0003]在高壓功率器件的實際應用中，為了保證應用系統以及操作環境的安全性，一般采用常關型器件，也就是功率器件柵極施加零電壓時，器件沒有電流輸出。但是，由于鋁鎵氮/氮化鎵異質結材料的特點，更加容易實現耗盡型器件。當然，有很多報道中提到了通過能帶工程實現增強器件，但從業界角度考慮，這樣的技術還存在諸多不足。目前，為了制作常關型氮化鎵器件，報道中涉及了一種將高壓耗盡型器件與傳統的低壓增強型器件級聯，即高壓耗盡型器件的源極與增強型器件的漏極電連接，耗盡型器件的柵極與增強型器件的源極電連接，因此增強型器件的漏極電壓就成了耗盡型器件的負柵極電壓，從而自動提供必要的負偏壓以實現耗盡型關斷操作。但是級聯電路中，寄生電感主要分布與源極、漏極、柵極以及器件間內部電連接的電感，由于電極之間互聯引入的寄生電感和寄生電阻，將降低信號的切換速度，使得氮化鎵功率器件高頻快速特性受阻。因此，需要考慮將級聯電路中引入的寄生電感最小化。
[0004]現在，也有很多的文獻和專利中提出了不同結構級聯形式，實現器件的增強型特性。例如:
[0005]專利號為US20140167822A1專利“Cascode Circuit”中，涉及到級聯電路，參圖1所示為耗盡型器件與增強型器件級聯電連接的電路圖，結合圖3所示，該級聯過程主要是將耗盡型器件的源極通過導線直接與增強型器件的漏極相連，耗盡型器件的柵極與增強型器件的源極通過導線電連接共同作為級聯電路的源極。整合電路可以實現高壓增強型器件的特性。
[0006]專利號為US2014/0042495A1專利“semiconductor electronic components andcircuits”中提出的級聯電路結構時，參圖2a、2b所示，在耗盡型管子的柵極與增強型管子的源極之間分別加入了電阻和電容。結合圖3所示，在級聯電路中增加電阻和電容的目的是當給定輸入電壓后，增加的電阻或電容限制了信號轉化速率，降低電噪聲以及電磁干擾的產生，防止了柵極驅動發生故障。
[0007]文獻“ANew Package of High-Voltage Cascode Gallium Nitride Device forMegahertz Operat1n”中提到了一種在no-lead的PQFN管殼類型中，參圖4所示，將低壓增強型器件的漏電極疊放在高壓耗盡型器件的源電極上，再將耗盡型器件的柵極通過導線引到增強器件的源極，共同作為整合器件的源極；同時將高壓耗盡型器件的漏極通過金屬帶與管殼的漏極電連接。通過疊放形式，可以改善寄生電感，有效降低了硬開關和軟開關過程損耗。
[0008]在上述解決方案中，都提到了采用低壓增強型器件與高壓耗盡型器件級聯實現高壓增強型特性，同時有的方案中也提到了通過二者電極疊放的方式減少寄生電感，得到了很好的效果。
【發明內容】
[0009]有鑒于此，本發明提出了一種基于級聯電路的半導體封裝結構，通過級聯電路，高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極直接通過導電支撐片電連接，無需借助導線，可有效減少引入的寄生電感和寄生電阻，提高器件的工作性能。
[0010]為了實現上述目的，本發明實施例提供的技術方案如下:
[0011]—種基于級聯電路的半導體封裝結構，所述半導體封裝結構包括:
[0012]高壓耗盡型半導體晶體管，其包括源極、柵極及漏極；
[0013]低壓增強型半導體晶體管，其包括源極、柵極及漏極；
[0014]導電支撐片，所述高壓耗盡型半導體晶體管和所述低壓增強型半導體晶體管固定于導電支撐片上；
[0015]管殼，所述管殼上設有高壓端子、第一低壓端子及第二低壓端子；
[0016]級聯電路，所述高壓耗盡型半導體晶體管、低壓增強型半導體晶體管及管殼間通過級聯電路電連接，其中，所述高壓耗盡型半導體晶體管的漏極電連接所述管殼的高壓端子;所述高壓耗盡型半導體晶體管的柵極和低壓增強型半導體晶體管的源極分別與第一低壓端子電連接;所述低壓增強型半導體晶體管的柵極與所述管殼的第二低壓端子電連接；所述高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極直接固定于導電支撐片上并導電支撐片電連接。
[0017]作為本發明的進一步改進，所述導電支撐片為金屬陶瓷支撐片。
[0018]作為本發明的進一步改進，所述高壓耗盡型半導體晶體管包括:
[0019]襯底；
[0020]位于襯底上的溝道層和勢皇層，溝道層和勢皇層在界面處形成二維電子氣；
[0021]位于溝道層上的源極歐姆金屬、漏極、以及位于勢皇層上的柵極；
[0022]通孔，所述通孔位于所述高壓耗盡型半導體晶體管的源極歐姆金屬背面，且所述通孔的方向由所述襯底的背面指向所述源極歐姆金屬方向；
[0023]通孔金屬，所述通孔金屬位于所述通孔內，且與所述的源極歐姆金屬電連接；
[0024]背金屬，所述背金屬位于所述襯底背面，且與所述通孔金屬電連接；
[0025]其中，所述高壓耗盡型半導體晶體管的源極由源極歐姆金屬、通孔金屬以及背金屬共同形成。
[0026]作為本發明的進一步改進，所述高壓耗盡型半導體晶體管中的背金屬固定于所述導電支撐片上，且與導電支撐片電連接。
[0027]作為本發明的進一步改進，所述高壓耗盡型半導體晶體管還包括位于勢皇層上的柵介質層和/或表面鈍化介質層。
[0028]作為本發明的進一步改進，所述低壓增強型半導體晶體管的源極和柵極位于同側，漏極位于相對柵源極的另一側。
[0029]作為本發明的進一步改進，所述高壓耗盡型半導體晶體管為氮化鎵半導體晶體管，所述低壓增強型半導體晶體管為硅半導體場效應晶體管。
[0030]作為本發明的進一步改進，所述低壓增強型半導體晶體管為垂直結構的增強型半導體晶體管。
[0031]作為本發明的進一步改進，所述半導體封裝結構中:
[0032]所述高壓耗盡型半導體晶體管的漏極與管殼的高壓端子通過導線電連接；
[0033]所述低壓增強型半導體晶體管的源極與所述高壓耗盡型半導體晶體管的柵極通過導線電連接，所述低壓增強型半導體晶體管的源極或所述高壓耗盡型半導體晶體管的柵極與所述管殼的第一低壓端子通過導線電連接；
[0034]所述低壓增強型半導體晶體管的柵極與所述管殼的第二低壓端子通過導線電連接。
[0035]作為本發明的進一步改進，所述半導體封裝結構中，在所述低壓增強型半導體晶體管的源極與所述高壓耗盡型半導體晶體管的柵極之間串聯有一個或多個電阻元件。
[0036]作為本發明的進一步改進，所述半導體封裝結構中，在所述低壓增強型半導體晶體管的源極與所述高壓耗盡型半導體晶體管的柵極之間并聯有一個或多個電容元件。
[0037]本發明的有益效果是:
[0038]新的級聯結構方式，主要采用高壓耗盡型半導體晶體管源極通孔技術，將源極引導在襯底背面，將高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極通過金屬陶瓷支撐片進行電連接，具有降低寄生電感、提高器件工作性能、且節約封裝空間的優占.V ，
[0039]將管殼端子的導電板進行延伸，使得晶體管電極間與管殼端子間電連接的導線進一步縮短，減少封裝過程引入的寄生電感和寄生電阻，提高了晶體管的工作性能；
[0040]在高壓耗盡型半導體晶體管的柵極與低壓增強型半導體晶體管源極間串聯電阻元件或并聯電容元件，降低了電噪聲以及電磁干擾的產生，防止了柵極驅動發生故障，提高了晶體管工作的可靠性能。
【附圖說明】
[0041]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明中記載的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0042]圖1為現有技術中耗盡型器件與增強型器件級聯電連接的電路圖；
[0043]圖2a、2b為另一現有技術中耗盡型器件與增強型器件級聯電連接的電路圖；
[0044]圖3為現有技術中對應級聯電路的電感分布圖；
[0045]圖4為再一現有技術中耗盡型器件與增強型器件級聯電連接的電路圖；
[0046]圖5為本發明實施例一中高壓耗盡型半導體晶體管結構示意圖；
[0047]圖6為本發明實施例一中半導體封裝結構的示意圖；
[0048]圖7為本發明實施例一中半導體封裝結構對應的電感分布圖；
[0049]圖8為本發明實施例二中半導體封裝結構的示意圖；
[0050]圖9為本發明實施例三中半導體封裝結構的示意圖；
[0051]圖10為本發明實施例四中半導體封裝結構的示意圖。
【具體實施方式】
[0052]本發明公開了一種基于級聯電路的半導體封裝結構，包括:
[0053]高壓耗盡型半導體晶體管，其包括源極、柵極及漏極；
[0054]低壓增強型半導體晶體管，其包括源極、柵極及漏極；
[0055]導電支撐片，所述高壓耗盡型半導體晶體管和所述低壓增強型半導體晶體管固定于導電支撐片上；
[0056]管殼，所述管殼上設有高壓端子、第一低壓端子及第二低壓端子；
[0057]級聯電路，所述高壓耗盡型半導體晶體管、低壓增強型半導體晶體管及管殼間通過級聯電路電連接，其中，所述高壓耗盡型半導體晶體管的漏極電連接所述管殼的高壓端子;所述高壓耗盡型半導體晶體管的柵極和低壓增強型半導體晶體管的源極分別與第一低壓端子電連接;所述低壓增強型半導體晶體管的柵極與所述管殼的第二低壓端子電連接；所述高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極直接固定于導電支撐片上并導電支撐片電連接。
[0058]本發明的級聯電路中，高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極通過導電支撐片電連接，無需借助導線，可有效減少引入的寄生電感和寄生電阻，提高器件的工作性能。
[0059]以下將結合附圖所示的【具體實施方式】對本發明進行詳細描述。但這些實施方式并不限制本發明，本領域的普通技術人員根據這些實施方式所作出的結構、方法、或功能上的變換均包含在本發明的保護范圍內。
[0060]此外，在不同的實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例或結構之間具有任何關聯性。
[0061]實施例一:
[0062]圖6給出了本發明實施例一提供的基于級聯電路的半導體封裝結構。如圖6所示，該半導體封裝結構300中包括高壓耗盡型半導體晶體管、低壓增強型半導體晶體管、管殼、以及級聯電路，其中:
[0063]低壓增強型半導體晶體管320，該低壓增強型半導體晶體管320可以是硅半導體場效應晶體管，優選地，本實施例中為垂直結構的低壓增強型半導體晶體管。
[0064]低壓增強型半導體晶體管的源極308和柵極310位于同側，漏極309位于相對柵源極另一側。
[0065]高壓耗盡型半導體晶體管，可以是氮化鎵半導體晶體管，也可以是其它半導體材料形成的高壓半導體晶體管。
[0066]圖5給出了本發明實施例一中使用的高壓耗盡型半導體晶體管304的結構示意圖。如圖5所示，高壓耗盡型半導體晶體管304包括:
[0067]襯底401;
[0068]位于襯底上的溝道層402和勢皇層405，溝道層402和勢皇層405在界面處形成二維電子氣403;
[0069]位于溝道層上的源極歐姆金屬404-1、漏極404-2、以及位于勢皇層上的柵極408;
[0070]通孔409，通孔409位于高壓耗盡型半導體晶體管的源極歐姆金屬404-1背面，且通孔409的方向由襯底401的背面指向源極歐姆金屬404-1方向；
[0071]通孔金屬410，通孔金屬410位于通孔409內，且與源極歐姆金屬404-1電連接；
[0072]背金屬411，背金屬411位于襯底401材料背面，且與通孔金屬410電連接；
[0073]高壓耗盡型半導體晶體管304的源極450是由源極歐姆金屬404-1、通孔金屬410以及背金屬411共同形成。
[0074]優選地，參圖5所示，本實施例中的高壓耗盡型半導體晶體管304的勢皇層上進一步還覆蓋有柵介質層407和表面鈍化介質層406，柵介質層407主要用于調節高壓耗盡型半導體晶體管柵極下方溝道中二維電子氣的控制電壓，調節器件柵極閾值電壓，同時用于改善柵極金屬下方材料界面，減少柵極漏電；表面鈍化介質層406可有效降低材料表面表面態濃度，抑制或減少晶體管發生電流崩塌效應。
[0075]在該級聯電路中:
[0076]高壓耗盡型半導體晶體管304和低壓增強型半導體晶體管320固定于同一金屬陶瓷支撐片302上，并組裝于管殼301內；
[0077]高壓耗盡型半導體晶體管304的源極306背金屬一面以及低壓增強型半導體晶體管320的漏極309—面與金屬陶瓷支撐片302電連接，即高壓耗盡型半導體晶體管304的源極電306與低壓增強型半導體晶體管320的漏極309通過金屬陶瓷支撐片302進行電連接；
[0078]高壓耗盡型半導體晶體管304的漏極305通過導線311電連接到管殼301的高壓端子303;
[0079]低壓增強型半導體晶體管320的源極308與高壓耗盡型半導體晶體管304的柵極307通過導線390電連接之后，再與管殼301的第一低壓端子330通過導線390電連接；
[0080]低壓增強型半導體晶體管320的柵極310通過導線380電連接到管殼301的第二低壓端子331;
[0081]整個半導體組裝器件的工作過程中，低壓增強型半導體晶體管320的漏極電壓Vds就成了高壓耗盡型半導體晶體管304的負柵極電壓Vgs，從而自動提供必要的負偏壓以實現高壓耗盡型半導體晶體管304的關斷操作。
[0082]同時，高壓耗盡型半導體晶體管304的結構采用了通孔金屬工藝、背金屬工藝以及歐姆金屬共同作為了源極306，通過金屬陶瓷支撐片302與低壓增強型半導體晶體管320的漏極309實現電連接，無需借助導線進行電連接，從而大大降低了導線電連接引入的寄生電感。
[0083]優選地，本實施例中以金屬陶瓷支撐片為例進行說明，在其他實施例中也可以選用其他材質的導電支撐片電連接高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極。
[0084]另外，晶體管電極間的空間進一步縮小，部分實現電連接導線長度縮短，不但可以進一步減少寄生電感和電阻，也降低了加工的成本。
[0085]因此，本發明既可以實現高壓增強型特性，又提高了晶體管的工作性能。
[0086]圖7給出了圖6所不的本發明實施例一的級聯電路電感分布圖。
[0087]該級聯電路中，寄生電感以及寄生電阻主要是由于電連接過程引起的，寄生電感以及寄生電阻越大，對器件工作過程中信號的切換速率以及整個工作的效率都會受到影響。與圖3給出的現有技術中級聯電路電感分布相比，通過本發明中金屬陶瓷支撐片302與低壓增強型半導體晶體管320的漏極309實現電連接，無需借助導線進行電連接，可以抑制該電連接間引入的寄生電感Lintl和寄生電阻，同時由于上述技術的改進，有利于晶體管電極間的空間進一步縮小，部分實現電連接導線長度縮短，可以進一步減少寄生電感(Lint3，<Lint3 ;Lint2，<Lint2)和寄生電阻，而且降低了制造的成本。
[0088]實施例二:
[0089]圖8給出了本發明實施例二提供的基于級聯電路的半導體封裝結構。
[0090]如圖8所示，與實施例一不同的是，本實施例二提供的半導體封裝結構500a是在實施例一的基礎上，將管殼501的高壓端子503、第一低壓端子530和第二低壓端子531的導電板進行延伸。高壓耗盡型半導體晶體管504的漏極505通過導線511電連接與管殼501的高壓端子503;高壓耗盡型半導體晶體管504的柵極507與低壓增強型半導體晶體管520的源極508通過導線590電連接后，再與管殼501的第一低壓端子530電連接;高壓耗盡型半導體晶體管504的源極506與低壓增強型半導體晶體管520的漏極509通過金屬陶瓷支撐片502電連接;低壓增強型半導體晶體管520的柵極510通過導線580電連接至管殼501的第二低壓端子531。
[0091]與本發明實施例一提供的級聯電路相比，本發明實施例二提供的級聯電路使得晶體管電極間與管殼端子間電連接的導線進一步縮短，因此可以進一步減少封裝過程引入的寄生電感和寄生電阻，提尚晶體管的工作性能。
[0092]實施例三:
[0093]圖9給出了本發明實施例三提供的基于級聯電路的半導體封裝結構。
[0094]如圖9所示，與實施例一不同的是，本實施例三提供的半導體封裝結構500b是在實施例二的基礎上將高壓耗盡型半導體晶體管504的柵極507與低壓增強型半導體晶體管520的源極508通過串聯一個或多個電阻元件524進行電連接，且半導體晶體管520的源極508通過導線與管殼501的第一低壓端子530電連接；
[0095]與本發明實施例一和實施例二提供的級聯電路相比，本發明實施例三提供的級聯電路中，在高壓耗盡型半導體晶體管的柵極與低壓增強型半導體晶體管源極通過電阻元件電連接，且低壓增強型半導體晶體管源極通過導線與管殼的第一低壓端子530電連接。引入電阻元件的目的是當給定輸入電壓后，增加的電阻限制了信號轉化速率，降低電噪聲以及電磁干擾的產生，防止了柵極驅動發生故障，提高了晶體管工作的可靠性能。
[0096]實施例四:
[0097]圖10給出了本發明實施例四提供的基于級聯電路的半導體封裝結構。
[0098]如圖10所示，與實施例一不同的是，本實施例三提供的半導體封裝結構500c是在實施例二的基礎上將高壓耗盡型半導體晶體管504的柵極507與低壓增強型半導體晶體管520的源極508通過導線與管殼501的第一低壓端子530電連接，且在高壓耗盡型半導體晶體管504的柵極507與低壓增強型半導體晶體管520的源極508通過導線與管殼501的第一低壓端子530電連接的基礎上并聯一個或多個電容元件525。
[0099]與本發明實施例一和實施例二提供的級聯電路相比，本發明實施例三提供的級聯電路中，在高壓耗盡型半導體晶體管的柵極與低壓增強型半導體晶體管源極間并聯電容元件的目的是當給定輸入電壓后，增加的電容可有效降低電噪聲以及電磁干擾的產生，防止了柵極驅動發生故障，提高了晶體管工作的可靠性能。
[0100]由以上技術方案可以看出，本發明具有以下有益效果:
[0101]新的級聯結構方式，主要采用高壓耗盡型半導體晶體管源極通孔技術，將源極引導在襯底背面，將高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極通過金屬陶瓷支撐片進行電連接，具有降低寄生電感、提高器件工作性能、且節約封裝空間的優占.V ，
[0102]將管殼端子的導電板進行延伸，使得晶體管電極間與管殼端子間電連接的導線進一步縮短，減少封裝過程引入的寄生電感和寄生電阻，提高了晶體管的工作性能；
[0103]在高壓耗盡型半導體晶體管的柵極與低壓增強型半導體晶體管源極間串聯電阻元件或并聯電容元件，降低了電噪聲以及電磁干擾的產生，防止了柵極驅動發生故障，提高了晶體管工作的可靠性能。
[0104]對于本領域技術人員而言，顯然本發明不限于上述示范性實施例的細節，而且在不背離本發明的精神或基本特征的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發明的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有變化囊括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。
[0105]此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
【主權項】
1.一種基于級聯電路的半導體封裝結構，其特征在于，所述半導體封裝結構包括: 高壓耗盡型半導體晶體管，其包括源極、柵極及漏極； 低壓增強型半導體晶體管，其包括源極、柵極及漏極； 導電支撐片，所述高壓耗盡型半導體晶體管和所述低壓增強型半導體晶體管固定于導電支撐片上； 管殼，所述管殼上設有高壓端子、第一低壓端子及第二低壓端子； 級聯電路，所述高壓耗盡型半導體晶體管、低壓增強型半導體晶體管及管殼間通過級聯電路電連接，其中，所述高壓耗盡型半導體晶體管的漏極電連接所述管殼的高壓端子;所述高壓耗盡型半導體晶體管的柵極和低壓增強型半導體晶體管的源極分別與第一低壓端子電連接;所述低壓增強型半導體晶體管的柵極與所述管殼的第二低壓端子電連接;所述高壓耗盡型半導體晶體管的源極與低壓增強型半導體晶體管的漏極直接固定于導電支撐片上并與導電支撐片電連接。2.根據權利要求1所述的半導體封裝結構，其特征在于，所述導電支撐片為金屬陶瓷支撐片。3.根據權利要求1所述的半導體封裝結構，其特征在于，所述高壓耗盡型半導體晶體管包括: 襯底； 位于襯底上的溝道層和勢皇層，溝道層和勢皇層在界面處形成二維電子氣； 位于溝道層上的源極歐姆金屬、漏極、以及位于勢皇層上的柵極； 通孔，所述通孔位于所述高壓耗盡型半導體晶體管的源極歐姆金屬背面，且所述通孔的方向由所述襯底的背面指向所述源極歐姆金屬方向； 通孔金屬，所述通孔金屬位于所述通孔內，且與所述的源極歐姆金屬電連接； 背金屬，所述背金屬位于所述襯底背面，且與所述通孔金屬電連接； 其中，所述高壓耗盡型半導體晶體管的源極由源極歐姆金屬、通孔金屬以及背金屬共同形成。4.根據權利要求3所述的半導體封裝結構，其特征在于，所述高壓耗盡型半導體晶體管中的背金屬固定于所述導電支撐片上，且與導電支撐片電連接。5.根據權利要求3所述的半導體封裝結構，其特征在于，所述高壓耗盡型半導體晶體管還包括位于勢皇層上的柵介質層和/或表面鈍化介質層。6.根據權利要求1所述的半導體封裝結構，其特征在于，所述低壓增強型半導體晶體管的源極和柵極位于同側，漏極位于相對柵源極的另一側。7.根據權利要求1所述的半導體封裝結構，其特征在于，所述高壓耗盡型半導體晶體管為氮化鎵半導體晶體管，所述低壓增強型半導體晶體管為硅半導體場效應晶體管。8.根據權利要求1所述的半導體封裝結構，其特征在于，所述低壓增強型半導體晶體管為垂直結構的增強型半導體晶體管。9.根據權利要求1所述的半導體封裝結構，其特征在于，所述半導體封裝結構中: 所述高壓耗盡型半導體晶體管的漏極與管殼的高壓端子通過導線電連接； 所述低壓增強型半導體晶體管的源極與所述高壓耗盡型半導體晶體管的柵極通過導線電連接，所述低壓增強型半導體晶體管的源極或所述高壓耗盡型半導體晶體管的柵極與所述管殼的第一低壓端子通過導線電連接； 所述低壓增強型半導體晶體管的柵極與所述管殼的第二低壓端子通過導線電連接。10.根據權利要求1所述的半導體封裝結構，其特征在于，所述半導體封裝結構中，在所述低壓增強型半導體晶體管的源極與所述高壓耗盡型半導體晶體管的柵極之間串聯有一個或多個電阻元件。11.根據權利要求1所述的半導體封裝結構，其特征在于，所述半導體封裝結構中，在所述低壓增強型半導體晶體管的源極與所述高壓耗盡型半導體晶體管的柵極之間并聯有一個或多個電容元件。
【文檔編號】H01L23/492GK105914192SQ201510991622
【公開日】2016年8月31日
【申請日】2015年12月25日
【發明人】趙樹峰
【申請人】蘇州捷芯威半導體有限公司