一種改善超薄堆棧器件之鍵合工藝缺陷的方法
【專利摘要】一種改善超薄堆棧器件之鍵合工藝缺陷的方法，包括：執行步驟S1：提供具有第一金屬測試圖形的硅基襯底，并在所述硅基襯底上形成各功能膜層；執行步驟S2：對具有各功能膜層之硅基襯底進行至少包括金屬鋁刻蝕的超薄堆棧器件之各制備工藝，且所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內。本發明通過改變所述測試圖形之大小、形狀及連接方式，使得所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內，便可有效避免所述測試圖形在金屬鋁刻蝕的同時被損傷，改善鍵合工藝缺陷。
【專利說明】
一種改善超薄堆棧器件之鍵合工藝缺陷的方法
技術領域
[0001]本發明涉及半導體制造技術領域，尤其涉及一種改善超薄堆棧器件之鍵合工藝缺陷的方法。
【背景技術】
[0002]CMOS圖像傳感器(CMOS Image Sensor Device ,CIS)誕生于20世紀70年代，之后隨著超大規模集成技術的飛速發展，CMOS圖像傳感器工藝也不斷提高，并以其成本小、功耗低、集成度高等優點逐步取代電荷親合成像器件CO)(Charge Coupled Device，CCD)成為主流。同時，超薄堆棧(Ultra Thin Stack，UTS)工藝作為CMOS圖像傳感器產品的高新技術，亦受到國內外各先進圖像芯片設計公司的大力追捧。
[0003]較傳統的CMOS芯片，超薄堆棧工藝可以大幅度縮小芯片面積，并同時獲得更高像素，更優的圖像處理能力。另一方面，超薄堆棧工藝實現了像素與邏輯電路部分的分離，進而使得工藝靈活性大大提高。
[0004]但是，相比傳統的CMOS芯片，像素和邏輯電路硅片的鍵合作為超薄堆棧工藝的一道新增工序，卻會為超薄堆棧器件的制備帶來一定的品質風險。例如，對于無淺溝道隔離槽的像素晶圓，其測試圖形區域在后續鍵合工藝的金屬鋁刻蝕過程中，由于沒有淺溝道隔離氧化層的阻擋，勢必導致第一層銅金屬測試圖形區域損傷，并產生剝離缺陷(PeelingDefect)。
[0005]尋求一種操作簡單，并可有效改善超薄堆棧器件之鍵合工藝缺陷的方法已成為本領域技術人員亟待解決的技術問題之一。
[0006]故針對現有技術存在的問題，本案設計人憑借從事此行業多年的經驗，積極研究改良，于是有了本發明一種改善超薄堆棧器件之鍵合工藝缺陷的方法。
【發明內容】
[0007]本發明是針對現有技術中，對于傳統無淺溝道隔離槽的像素晶圓，其測試圖形區域在后續鍵合工藝的金屬鋁刻蝕時，由于沒有淺溝道隔離氧化層的阻擋，勢必導致第一層銅金屬測試圖形區域損傷，并產生剝離缺陷(Peeling Defect)提供一種改善超薄堆棧器件之鍵合工藝缺陷的方法。
[0008]為實現本發明之目的，本發明提供一種改善超薄堆棧器件之鍵合工藝缺陷的方法，所述改善超薄堆棧器件之鍵合工藝缺陷的方法，包括:
[0009]執行步驟S1:提供具有第一金屬測試圖形的硅基襯底，并在所述硅基襯底上形成各功能膜層；
[0010]執行步驟S2:對具有各功能膜層之硅基襯底進行至少包括金屬鋁刻蝕的超薄堆棧器件之各制備工藝，且所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內。
[0011]可選地，所述金屬鋁刻蝕圖形范圍內之測試圖形的大小根據測試需要進行設置。
[0012]可選地，所述超薄堆棧器件無淺溝道隔離槽。
[0013]可選地，所述測試圖形之大小小于所述金屬鋁刻蝕圖形之大小。
[0014]可選地，所述測試圖形之形狀小于所述金屬鋁刻蝕圖形之形狀。
[0015]可選地，所述測試圖形及其金屬連線均位于所述金屬鋁刻蝕圖形范圍內。
[0016]可選地，所述金屬連線通過設置在所述金屬鋁刻蝕圖形內之過孔與第二金屬連接。
[0017]可選地，所述功能膜層包括第一金屬層、層間電介質層、硅膜層、等離子加強氧化物層。
[0018]可選地，所述第一金屬層為金屬銅層。
[0019]可選地，所述超薄堆棧器件之制備工藝包括切割道圖形刻蝕、圖形開口刻蝕、金屬鋁淀積、金屬鋁刻蝕圖形刻蝕。
[0020]綜上所述，本發明改善超薄堆棧器件之鍵合工藝缺陷的方法通過改變所述測試圖形之大小、形狀及連接方式，使得所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內，便可有效避免所述測試圖形在金屬鋁刻蝕的同時被損傷，改善鍵合工藝缺陷。
【附圖說明】
[0021 ]圖1所示為本發明改善超薄堆棧器件之鍵合工藝缺陷的方法流程圖；
[0022]圖2所示為本發明改善超薄堆棧器件之鍵合工藝缺陷的方法階段性結構俯視圖。
【具體實施方式】
[0023]為詳細說明本發明創造的技術內容、構造特征、所達成目的及功效，下面將結合實施例并配合附圖予以詳細說明。
[0024]CMOS圖像傳感器(CMOS Image Sensor Device ,CIS)誕生于20世紀70年代，之后隨著超大規模集成技術的飛速發展，CMOS圖像傳感器工藝也不斷提高，并以其成本小、功耗低、集成度高等優點逐步取代電荷親合成像器件CO)(Charge Coupled Device，CCD)成為主流。同時，超薄堆棧(Ultra Thin Stack，UTS)工藝作為CMOS圖像傳感器產品的高新技術，亦受到國內外各先進圖像芯片設計公司的大力追捧。
[0025]較傳統的CMOS芯片，超薄堆棧工藝可以大幅度縮小芯片面積，并同時獲得更高像素，更優的圖像處理能力。另一方面，超薄堆棧工藝實現了像素與邏輯電路部分的分離，進而使得工藝靈活性大大提高。
[0026]但是，相比傳統的CMOS芯片，像素和邏輯電路硅片的鍵合作為超薄堆棧工藝的一道新增工序，卻會為超薄堆棧器件的制備帶來一定的品質風險。例如，對于無淺溝道隔離槽的像素晶圓，其測試圖形區域在后續鍵合工藝的金屬鋁刻蝕過程中，由于沒有淺溝道隔離氧化層的阻擋，勢必導致第一層銅金屬測試圖形區域損傷，并產生剝離缺陷(PeelingDefect)。
[0027]請參閱圖1，圖1所示為本發明改善超薄堆棧器件之鍵合工藝缺陷的方法流程圖。所述改善超薄堆棧器件之鍵合工藝缺陷的方法，包括:
[0028]執行步驟S1:提供具有第一金屬測試圖形的硅基襯底，并在所述硅基襯底上形成各功能膜層；
[0029]執行步驟S2:對具有各功能膜層之硅基襯底進行至少包括金屬鋁刻蝕的超薄堆棧器件之各制備工藝，且所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內。
[0030]明顯地，在超薄堆棧器件之各制備工藝中，所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內即可有效避免所述測試圖形在金屬鋁刻蝕的同時被損傷，改善鍵合工藝缺陷。
[0031]為了更直觀的揭露本發明之技術方案，凸顯本發明之有益效果，現結合【具體實施方式】為例，對本發明改善超薄堆棧器件之鍵合工藝缺陷的方法和工作原理進行闡述。在【具體實施方式】中，所述超薄堆棧器件之各功能膜層的材料、厚度，以及制備工藝等僅為列舉，不應視為對本發明技術方案的限制。作為具體的實施方式，非限制性地，所述超薄堆棧器件無淺溝道隔離槽。
[0032]請參閱圖2，并結合參閱圖1，圖2所示為本發明改善超薄堆棧器件之鍵合工藝缺陷的方法階段性結構俯視圖。所述改善超薄堆棧器件之鍵合工藝缺陷的方法，包括:
[0033]執行步驟S1:提供具有第一金屬測試圖形11的硅基襯底10，并在所述硅基襯底10上形成各功能膜層(未圖示)；
[0034]執行步驟S2:對具有各功能膜層之硅基襯底10進行至少包括金屬鋁刻蝕的超薄堆棧器件之各制備工藝，且所述測試圖形11位于所述金屬鋁刻蝕圖形12之范圍內。
[0035]作為本領域技術人員，不難理解地，所述金屬鋁刻蝕圖形12范圍內之測試圖形11的大小可根據測試需要進行設置。例如，所述測試圖形11大小為在滿足測試需要的前提下之最小面積。更具體地，所述測試圖形11之大小小于所述金屬鋁刻蝕圖形12之大小。或者，所述測試圖形11之形狀小于所述金屬鋁刻蝕圖形12之形狀。亦或者，所述測試圖形11及其金屬連線(未圖示)均位于所述金屬鋁刻蝕圖形12范圍內。更進一步地，所述金屬連線通過設置在所述金屬鋁刻蝕圖形12內之過孔(未圖示)與第二金屬(未圖示)連接。為了便于理解，在本發明中，從面積而言，定義所述測試圖形11和所述金屬鋁刻蝕圖形12之大小;從外觀特征而言，定義所述測試圖形11和所述金屬鋁刻蝕圖形12之形狀。
[0036]作為具體地實施方式，例如，為了實現超薄堆棧器件之制備，設置在所述硅基襯底10上之功能膜層包括但不限于第一金屬層、層間電介質層、硅膜層、等離子加強氧化物層；所述超薄堆棧器件之制備工藝包括但不限于切割道圖形13刻蝕、圖形開口 14刻蝕、金屬鋁淀積、金屬鋁刻蝕圖形12刻蝕。所述第一金屬層更優選地為金屬銅層。
[0037]綜上所述，本發明改善超薄堆棧器件之鍵合工藝缺陷的方法通過改變所述測試圖形之大小、形狀及連接方式，使得所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內，便可有效避免所述測試圖形在金屬鋁刻蝕的同時被損傷，改善鍵合工藝缺陷。
[0038]本領域技術人員均應了解，在不脫離本發明的精神或范圍的情況下，可以對本發明進行各種修改和變型。因而，如果任何修改或變型落入所附權利要求書及等同物的保護范圍內時，認為本發明涵蓋這些修改和變型。
【主權項】
1.一種改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述改善超薄堆棧器件之鍵合工藝缺陷的方法，包括: 執行步驟S1:提供具有第一金屬測試圖形的硅基襯底，并在所述硅基襯底上形成各功能膜層； 執行步驟S2:對具有各功能膜層之硅基襯底進行至少包括金屬鋁刻蝕的超薄堆棧器件之各制備工藝，且所述測試圖形位于所述金屬鋁刻蝕圖形之范圍內。2.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述金屬鋁刻蝕圖形范圍內之測試圖形的大小根據測試需要進行設置。3.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述超薄堆棧器件無淺溝道隔離槽。4.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述測試圖形之大小小于所述金屬鋁刻蝕圖形之大小。5.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述測試圖形之形狀小于所述金屬鋁刻蝕圖形之形狀。6.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述測試圖形及其金屬連線均位于所述金屬鋁刻蝕圖形范圍內。7.如權利要求6所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述金屬連線通過設置在所述金屬鋁刻蝕圖形內之過孔與第二金屬連接。8.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述功能膜層包括第一金屬層、層間電介質層、硅膜層、等離子加強氧化物層。9.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述第一金屬層為金屬銅層。10.如權利要求1所述的改善超薄堆棧器件之鍵合工藝缺陷的方法，其特征在于，所述超薄堆棧器件之制備工藝包括切割道圖形刻蝕、圖形開口刻蝕、金屬鋁淀積、金屬鋁刻蝕圖形刻蝕。
【文檔編號】H01L21/66GK105914160SQ201610212950
【公開日】2016年8月31日
【申請日】2016年4月7日
【發明人】毛曉明, 張磊, 余仁旭, 姬峰, 陳昊瑜
【申請人】上海華力微電子有限公司