包括超晶格耗盡層堆疊的半導體裝置和相關方法
【專利摘要】一種半導體裝置，所述半導體裝置可以包括：襯底上交替的超晶格層和體半導體層的堆疊，每個超晶格層包括多個堆疊的層組，所述超晶格層的每個層組包括限定基礎半導體部分的多個堆疊的基礎半導體單層和約束在相鄰的基礎半導體部分的晶格內的至少一個非半導體單層。所述半導體裝置可以進一步包括在所述交替的超晶格層和體半導體層的堆疊的上部體半導體層中的間隔開的源極區和漏極區，以及在間隔開的源極區和漏極區之間，在所述上部體半導體層上的柵極，和延伸穿過體層和超晶格層并進入襯底的STI區，并且可以用交替的摻雜劑導電類型對體層進行摻雜。
【專利說明】
包括超晶格耗盡層堆疊的半導體裝置和相關方法
技術領域
[0001] 本申請涉及半導體領域，并且更具體地，涉及包含超晶格的半導體裝置和相關方 法。
【背景技術】
[0002] 已經提出了結構和技術來增強半導體裝置的性能，比如通過增強電荷載流子的迀 移率來增強半導體裝置的性能。例如，Currie等人的美國專利申請No. 2003/0057416公開了 硅的應變材料層、硅-鍺以及松弛硅并且還包括無雜質區域(否則將會引起性能退化）。上部 硅層中產生的雙軸應變改變載流子迀移率，從而允許較高速和/或較低功耗裝置。 Fitzgerald等人的已公布的美國專利申請No. 2003/0034529公開了同樣基于類似應變娃技 術的CMOS反相器。
[0003] Takagi的美國專利No. 6，472，685B2公開了一種半導體裝置，該半導體裝置包括夾 于硅層間的硅碳層，以使得第二硅層的導帶和價帶受到拉伸應變。具有較小的有效質量并 且已被施加到柵極電極的電場感應的電子被限制在第二硅層中，因此，可以肯定η溝道 M0SFET具有更高的迀移率。
[0004] Ishibashi等人的美國專利No. 4，937，204公開了一種超晶格，其中多層（少于8個 單層，且包含部分或雙金屬半導體層或二元化合物半導體層)交替地并且外延地生長。主電 流流動方向垂直于超晶格層。
[0005] Wang等人的美國專利No . 5，357，119公開了具有通過減少超晶格中的合金散射獲 得的較高迀移率的硅-鍺短周期超晶格。按照這些原則，Candelaria的美國專利No. 5，683， 934公開了包括溝道層的增強迀移率M0SFET，該溝道層包含硅和在硅晶格中以一定比例替 代性出現的第二材料的合金，這將溝道層置于拉伸應力下。
[0006] Tsu的美國專利No. 5，216，262公開了包括兩個勢皇區和夾于勢皇之間的薄外延生 長的半導體層的量子阱結構。每個勢皇區包括厚度通常在2到6個單層范圍內的交替的 Si02/Si層。硅的更厚部分夾于勢皇之間。
[0007] 同樣Tsu 于 2000年9 月 6 日在 Appllied Physics and Materials Science& Processing的第391-402頁在線發表的題目為"Phenomena in silicon nanostructure devices"的文章公開了硅和氧的半導體-原子超晶格(SAS) ji/0超晶格被公開為在硅量子 以及發光裝置中是有用的。具體地，構建和測試了綠色電致發光二極管結構。二極管結構中 電流流動是垂直的，即垂直于SAS層。公開的SAS可以包括由吸附物(諸如氧原子、以及⑶分 子)分開的半導體層。在吸收的氧單層上硅的生長被描述為具有相當低缺陷密度的外延。一 個SAS結構包括1. lnm厚的硅部分（即，大約8個硅原子層）以及具有兩倍于此硅厚度的另一 個結構。Luo等人在Physics Review Letters，Vol · 89，No · 7(2002年8月12日）發表的題目為 "Chemical Design of Direct-Gap Light-Emitting Silicon"的文章進一步討論了Tsu的 發光SAS結構。
[0008] Wang、Tsu和Lofgren的已公開的國際申請W0 02/103，767A1公開了薄娃和氧、碳、 氮、磷、銻、砷或者氫的勢皇構成塊，從而使垂直地流過晶格的電流降低了超過四個量級。絕 緣層/勢皇層允許低缺陷外延硅接著沉積到絕緣層。
[0009] Mears等人的已公開的英國專利申請2,347,520公開了非周期性光子帶隙以1^6) 結構的原理可能適合于電子帶隙工程。具體地，該申請公開了可以設定材料參數(例如，能 帶極小值的位置、有效質量等等)來產生具有期望的能帶結構特性的新非周期性材料。還公 開了可以對材料進行設計的其它參數(諸如電導率、熱導率和介電常數或者磁導率）。
[0010]盡管由這些結構提供了優勢，但是用于在各種半導體裝置中集成先進半導體材料 的進一步的發展可能是希望的。
【發明內容】
[0011] -種用于制備半導體裝置的方法，所述方法可以包括:在襯底上形成交替的超晶 格層和體半導體層的堆疊，每個超晶格層包括多個堆疊的層組，并且超晶格層的每個層組 包括限定基礎半導體部分的多個堆疊的基礎半導體單層和約束在相鄰的基礎半導體部分 的晶格內的至少一個非半導體單層。所述方法還可以包括在交替的超晶格層和體半導體層 的堆疊的上部體半導體層中形成間隔開的源極區和漏極區，并且在間隔開的源極區和漏極 區之間，在上部體半導體層上形成柵極。
[0012] 更具體地，所述方法可以進一步包括形成延伸穿過所述交替的超晶格層和體半導 體層的堆疊并進入所述襯底的至少一個淺溝槽隔離(STI)區。此外，所述方法還可以包括以 交替的摻雜劑導電類型對相應的超晶格之間的體層進行摻雜。
[0013] 通過示例，每個基礎半導體部分可以包含硅、鍺等。同樣通過示例，所述至少一個 非半導體單層包含選自包括氧、氮、氟和碳-氧的組的非半導體。形成所述柵極可以包括在 所述間隔開的源極區和漏極區之間，在所述上部體半導體層上形成氧化物層，以及形成覆 在所述氧化物層上的柵極電極。此外，來自相對的基礎半導體部分的至少一些半導體原子 通過其間的所述非半導體層可以被化學地束縛在一起。
[0014]相關的半導體裝置可以包括:襯底上交替的超晶格層和體半導體層的堆疊，每個 超晶格層包括多個堆疊的層組，并且所述超晶格層的每個層組包括限定基礎半導體部分的 多個堆疊的基礎半導體單層和約束在相鄰的基礎半導體部分的晶格內的至少一個非半導 體單層。所述半導體裝置可以進一步包括在交替的超晶格層和體半導體層的堆疊的上部體 半導體層中的間隔開的源極區和漏極區，以及在間隔開的源極區和漏極區之間，在所述上 部體半導體層上的柵極。
【附圖說明】
[0015]圖1A是根據本發明的用于在半導體裝置中使用的超晶格的高倍放大的示意性截 面圖。
[0016]圖2是圖1中示出的超晶格的一部分的透視示意性原子圖。
[0017] 圖3是根據本發明的超晶格的另一個實施例的高倍放大的示意性截面圖。
[0018] 圖4A是對現有技術中的體硅和圖1 -2中示出的4/1S i /0超晶格兩者從伽馬點(G)計 算的能帶結構的圖表。
[0019 ]圖4B是對現有技術中的體娃和圖1 -2中示出的4/1S i /0超晶格兩者從Z點計算的能 帶結構的圖表。
[0020]圖4C是對現有技術中的體硅和圖3中示出的5/1/3/lSi /0超晶格兩者從伽馬點和Z 點計算的能帶結構的圖表。
[0021 ]圖5是根據示例實施例的包括超晶格耗盡層堆疊的平面CMOS裝置的截面圖。
[0022]圖6-8是例示制備圖5的平面CMOS裝置的方法的一系列截面圖。
[0023]圖9是對應于圖5-8中例示的工藝步驟的流程圖。
【具體實施方式】
[0024] 現在將參考附圖在下文中更完整地描述本發明，附圖中示出了本發明的優選實施 例。然而，本發明可以以多種不同形式來體現并且不應該解釋為局限于本文闡述的實施例。 相反，提供這些實施例以使得本公開將是透徹且完整的，并且將向本領域技術人員完整地 傳達本發明的范圍。同樣的附圖標記始終指代同樣的要素，并且主要符號被用來指示不同 實施例中的類似要素。
[0025] 本發明涉及在原子或分子層面控制半導體材料的性質。進一步地，本發明涉及用 于在半導體裝置中使用的改進材料的確定、創造以及使用。
[0026]
【申請人】從理論上闡明（但不希望束縛于此)本文描述的特定超晶格降低了電荷載 流子的有效質量，并且這從而導致更高的電荷載流子迀移率。在文獻中，用各種定義來描述 有效質量。作為有效質量的改進的測量，
【申請人】分別針對電子和空穴使用"電導率倒數有效 質量張量（conductivity reciprocal effective mass tensor)"Me-1 和Mh-1，對于電子定義 為：
[0027]
[0028]
[0029]
[0030] 其中f是費米狄拉克分布，Ef是費米能級，T是溫度，E(k，n)是電子在與波矢k和第η 個能帶對應的態中的能量，下標i和j指的是笛卡爾坐標系x、y、z，在布里淵區(Β.Ζ.)進行積 分，并且分別對于電子和空穴的能量在費米能級以上或以下的能帶進行求和。
[0031]
【申請人】對電導率倒數有效質量張量的定義使得材料的電導率的張量分量比電導 率倒數有效質量張量的相應分量的較大值更大。再次，
【申請人】從理論上闡明（但不希望束縛 于此)本文描述的超晶格設置電導率倒數有效質量張量的值以便增強材料的導電性質(諸 如一般針對電荷載流子輸運的優選方向）。適當張量參數元（appropriate tensor element)的逆也被稱為電導率有效質量。換句話說，為了表征半導體材料結構，使用如上描 述并在預期的載流子輸運方向上計算的電子/空穴的電導率有效質量來區分改進的材料。
[0032]
【申請人】已經確認了用于在半導體裝置中使用的改進的材料或結構。更具體地，申 請人已經確認了具有電子和/或空穴的適當的電導率有效質量比硅的相應值小得多的能帶 結構的材料或結構。除這些結構的增強的迀移率特性之外，如將會在下面進一步討論的，還 可以以它們提供壓電、熱電、和/或鐵電的性質這樣的方式來形成或使用它們，這些性質對 于用在很多不同類型的裝置中是有益的。
[0033]現在參照圖1和2,材料或結構以超晶格25的形式，超晶格25的結構被在原子或分 子層面控制并且可以使用已知的原子或分子層沉積的技術來形成。超晶格25包括以堆疊關 系布置的多個層組45a-45n，也許具體參考圖1的示意性截面圖能最好理解。
[0034] 超晶格25的每個層組45a-45n例示性地包括限定相應的基礎半導體部分46a-46n 的多個堆疊的基礎半導體單層46和其上的能帶修改層50。為了清晰地例示，通過圖1中的點 畫指示能帶修改層50。
[0035] 能帶修改層50例示性地包括約束在相鄰的基礎半導體部分的晶格內的一個非半 導體單層。"約束在相鄰的基礎半導體部分的晶格內"意味著:來自相對的基礎半導體部分 46a-46n的至少一些半導體原子通過其間的非半導體單層50被化學地束縛在一起，如圖2所 示。如下面將進一步討論的，一般來說，通過原子層沉積技術來控制沉積在半導體部分46a-46η上的非半導體材料的量以使得不是所有可用的半導體鍵合位點（即，小于全部或100% 覆蓋)被到非半導體原子的鍵占據，可以實現這種配置。因此，隨著半導體材料的另外單層 46沉積在非半導體單層50上或之上，新沉積的半導體原子將會占據在非半導體單層之下的 半導體原子的其余空位鍵合位點。
[0036] 在其它實施例中，可以是多于一個這樣的非半導體單層。應該注意，在此對非半導 體或半導體單層的引述意味著：用于該單層的材料以體形成則會是非半導體或半導體。也 就是說，本領域技術人員將意識到，諸如硅的材料的單個單層可能并不必然展現出與它形 成為體或相對厚的層的情況下的相同的性質。
[0037]
【申請人】從理論上闡明（但不希望束縛于此）：能帶修改層50和相鄰的基礎半導體部 分46a-46n使得超晶格25在平行層的方向上對于電荷載流子具有比以其它方式出現的低的 適當電導率有效質量。以另一種方式考慮，該平行方向與堆疊方向是正交的。能帶修改層50 還可以使得超晶格25具有常見能帶結構，同時還有益地起在垂直地位于超晶格之上和之下 的層或區之間的絕緣體的作用。
[0038] 此外，該超晶格結構還可以有益地作為對在垂直地位于超晶格25之上和之下的層 之間的摻雜劑和/或材料擴散的阻擋物。本領域技術人員將意識到，這些性質可以因此有益 地允許超晶格25提供針對高K電介質的界面，該界面不僅減少高K材料擴散進入溝道區，而 且還可以有益地降低不期望的散射效應并且改進裝置迀移率。
[0039]還可以從理論上闡明，包括超晶格25的半導體裝置基于比以其它方式存在的更低 的電導率有效質量，可以享有更高的電荷載流子迀移率。在一些實施例中，作為由本發明獲 得的能帶工程的結果，超晶格25可以進一步具有基本上直接帶隙，這例如對光電裝置尤其 有益。
[0040] 超晶格25還例示性地包括在上部層組45η上的帽層52。該帽層52可以包含多個基 礎半導體單層46。帽層52可以具有2到100個基礎半導體的單層，并且，更優選地具有10到50 個單層。
[00411 每個基礎半導體部分46a-46n可以包含選自包括IV族半導體、III-V族半導體以及 II-VI族半導體的組的基礎半導體。當然，本領域技術人員將意識到，術語"IV族半導體"還 包括IV-IV族半導體。更具體地，例如，基礎半導體可以包括硅和鍺中的至少一種。
[0042] 例如，每個能帶修改層50可以包含選自包括氧、氮、氟、碳和碳-氧的組的非半導 體。該非半導體通過下一層的沉積是合乎期望地熱穩定的，從而促進制造。在其它實施例 中，非半導體可以是與給定半導體工藝相兼容的另外的無機或有機的元素或化合物，如本 領域技術人員將意識到的。更具體地，例如，基礎半導體可以包含硅和鍺中的至少一種。
[0043] 應該注意的是，術語"單層"意在包括單原子層以及單分子層。還需注意的是，由單 個單層提供的能帶修改層50也意在包括其中不是所有可能的位點都被占據（即，少于全部 或100%覆蓋）的單層。例如，特別參考圖2的原子圖示，例示了用于硅作為基礎半導體材料 和氧作為能帶修改材料的4/1重復結構。在例示的示例中，用于氧的可能位點只有一半被占 據。
[0044] 在其它實施例和/或以不同的材料，這種一半占據將不一定會是本領域技術人員 將會意識到的情況。事實上，甚至在這個示意圖中也可以看到，給定單層中的個體氧原子并 沒有如原子沉積的領域的普通技術人員將意識到的那樣精確地沿著平面對齊。舉例來說， 優選的占據范圍是從可能的氧位點被占滿的大約八分之一到一半，盡管在其它特定實施例 中可以使用其它數字。
[0045] 當前在傳統半導體工藝中廣泛使用硅和氧，并且因此，制造商們很容易能夠使用 本文描述的這些材料。原子或單層沉積現在同樣被廣泛使用。因此，本領域技術人員將意識 到，根據本發明的包含超晶格25的半導體裝置可以非常容易被采納和實施。
[0046]
【申請人】從理論上闡明（但不希望被束縛于此），對于超晶格(諸如Si/Ο超晶格），例 如，硅單層的數量理想地應該是7或者更小以便超晶格的能帶始終是一致或者相對均勻的， 以獲得期望的優點。圖1和2中示出的Si/Ο的4/1重復結構已經被模型化來指示電子和空穴 在X方向的增強的迀移率。例如，電子的計算的電導率有效質量（對于體硅，各向同性）是 0.26，且對于4/lSi/O超晶格它在X方向上是0.12，得到了0.46的比率。類似地，對于空穴的 計算，對體硅產生了 0.36的值以及對4/1S i /0超晶格產生0.16的值，得到了 0.44的比率。
[0047] 盡管這種方向性優選特征在某些半導體裝置中可能是期望的，但是其它裝置可能 得益于在任何平行于層組的方向上的迀移率更加均勻地增加。本領域技術人員將意識到， 具有對于電子和空穴兩者或者僅僅這些類型的電荷載流子的一種的迀移率的增大也可以 是有益的。
[0048] 對于超晶格25的4/lSi/O實施例的較低電導率有效質量可以比以其它方式發生的 電導率有效質量的2/3小，并且這適用于電子和空穴兩者。當然，本領域技術人員將意識到， 超晶格25可以進一步包含至少一種類型的導電性摻雜劑。
[0049] 事實上，現在附加地參考圖3,現在描述根據本發明的具有不同性質的超晶格25' 的另一個實施例。在這個實施例中，例示了 3/1/5/1的重復模式。更具體地，最低的基礎半導 體部分46a '具有三個單層，并且第二低的基礎半導體部分46b '具有5個單層。在超晶格25 ' 中始終以這個模式重復。能帶修改層50'各自可以包括單個單層。對于這樣的包括Si/Ο的超 晶格25'，電荷載流子迀移率的增強獨立于在層平面的取向。圖3中未特別提到的那些其它 項與以上參照圖1討論的項類似，并且不需要在此進一步的討論。
[0050] 在一些裝置實施例中，超晶格的所有基礎半導體部分可以是相同數量的單層那樣 厚。在其它實施例中，至少一些基礎半導體部分可以是不同數量的單層那樣厚。在另外的其 它實施例中，所有的基礎半導體部分可以是不同數量的單層那樣厚。
[0051]在圖4A-4C中，呈現了使用密度泛函理論(DFT)計算的能帶結構。在本領域眾所周 知，DFT低估了帶隙的絕對值。因此帶隙之上的所有能帶可以被移動適當的"剪刀修正 (scissors correction)"。然而，已知能帶的形狀是可靠得多的。應該考慮此來解釋垂直能 量軸。
[0052]圖4A示出了對體娃（由連續線表示）和圖1示出的4/lSi/O超晶格25(由虛線表示） 從伽馬點(G)計算的能帶結構。各方向涉及4/1 Si/Ο結構的單元晶胞而不是傳統的娃晶胞， 盡管圖中的（001)方向確實對應于傳統硅單元晶胞的（001)方向，并因此，示出了硅導帶最 小值的期望位置。圖中的（100)和(010)方向對應于傳統硅單元晶胞的（110)和(-110)方向。 本領域技術人員將會意識到，圖中硅的能帶被折疊以將它們表示在4/lSi/O結構的適當倒 格子方向上。
[0053]可以看到，4/lSi/O結構的導帶最小值位于的伽馬點處，與體硅(Si)形成對照，而 價帶最小值發生在(〇〇1)方向上布里淵區的邊緣(我們稱之為Z點）處。還應該注意到，相比 于硅導帶最小值的曲率，4/lSi/O結構的導帶最小值的曲率更大，這是因為由附加的氧層引 入的擾動導致的能帶分裂。
[0054]圖4B示出了對體硅(連續線）和4/lSi/O超晶格25(虛線）兩者從Z點計算的能帶結 構。這個圖例示了（100)方向上價帶的增強的曲率。
[0055] 圖4C示出了對體硅(連續線)和圖3的超晶格25'的5/l/3/lSi/0結構(虛線)兩者從 伽馬點和Z點計算的能帶結構。由于5/l/3/lSi/0結構的對稱性，在（100)和(010)方向計算 的能帶結構是等價的。因此，預期電導率有效質量和迀移率在平行于層的平面（即，垂直于 (001)堆疊方向）中是各向同性的。注意，在5/l/3/lSi/0示例中，導帶最小值和價帶最大值 兩者都在Z點處或者靠近Z點。
[0056] 盡管增大的曲率是降低的有效質量的指示，但是也可以通過電導率倒數有效質量 張量的計算來取得合適的對比和區別。這使得
【申請人】進一步從理論上闡明：5/1/3/1超晶格 25'應該大體上是直接帶隙的。本領域技術人員將會理解，光躍迀的合適的矩陣元是直接和 非直接帶隙行為之間差別的另一個指示。
[0057] 使用上述手段，可以為特定的目的選擇具有改進的能帶結構的材料。更具體地參 照圖5,多個超晶格材料層125可以用在半導體裝置100中，半導體裝置100在示出的示例中 是CMOS裝置(具有在左側的PM0S晶體管和在右側的匪0S晶體管），從而在PM0S晶體管的源極 106、漏極107和溝道區108下面以及在匪0S晶體管的源極109、漏極110和溝道區111下面的 硅襯底105上形成相應的"準-BOX"結構。更具體地，每個準-BOX包含一系列垂直間隔開的超 晶格層125,體半導體材料(例如，硅)的區或層112-115堆疊在超晶格層125之間并具有交替 的摻雜類型。在例示性示例中，NM0S堆疊包括襯底105上的底部超晶格層125、底部超晶格層 上的N型硅層114、N型硅層上的中間超晶格層、中間超晶格層上的P型硅層115以及P型硅層 上的上部超晶格層。如圖所示，對于PM0S堆疊，P型硅層112在底部上且N型硅層113在頂部 上。
[0058] 如上所述，其中限定了溝道區108、111和源極區106、109以及漏極區107、110的上 部半導體層116(圖6)可以有利地在上部超晶格125上外延生長。然而，如果需要的話，在一 些實施例中，溝道可以部分或全部地駐留在上部超晶格層中。本領域技術人員將意識到，這 種準-BOX堆疊可以概念性地被考慮來執行與埋氧(BOX)層類似的功能，但是在此，準-BOX堆 疊提供了嵌入的PN結來為溝道區108、111的進一步電隔離提供耗盡層的額外利益。準-BOX 耗盡層堆疊可以因此被用在各種應用中，例如，在部分耗盡(PD)或全耗盡(FD)SOI實現中作 為對SOI或BOX層的替換。
[0059]用于制備半導體裝置100的示例方法將參照圖6-9來描述。開始于塊201，在塊201， 可以在硅襯底105上形成多個毯狀超晶格層125,超晶格層125之間形成有層間外延硅層 117。在塊202，然后可以執行STI模塊以形成匪0S和PM0S晶體管之間的STI區120。本領域技 術人員將會意識到，STI工藝可以包括，例如，在期望位置刻蝕穿過三個超晶格層125的溝 槽、襯墊氧化、襯里氧化、致密化退火以及犧牲氧化。在塊203,然后可以執行阱注入模塊來 在超晶格層125之間的半導體層112-115中注入相應的P或N型摻雜劑，接著在合適時進行退 火(例如，快速熱退火(RTA))。在塊204-205,該方法可以進一步包括柵極的形成和源極106、 109以及漏極107、110的注入，如本領域技術人員將會意識到的。每個柵極例示性地包括覆 在相應的溝道區108、111中每一個上、在源極區和漏極區106、107和109、110之間的氧化物 層121以及在每個氧化物層上的柵極電極層122。
[0060] 應該注意的是，雖然在本文闡述的示例中提供了特定參數(例如，尺寸等)和材料， 但本領域技術人員將意識到，可以在不同實施例中使用其它合適的參數和材料。例如，耗盡 層堆疊或準-BOX不需要在NM0S和PM0S裝置中都使用(例如它可以在一個或另一個中使用）。 此外，堆疊中可以包括多于一個的PN結。即，若需要的話，附加的超晶格125和摻雜的半導體 層可以被包括在堆疊中。
[0061] 得益于前面描述和相關附圖呈現的教導，本領域技術人員會想到多種修改和其它 實施例。因此，應該理解，本發明不限制于所公開的具體實施例，并且那些修改和實施例意 在包括在所附權利要求的范圍內。
【主權項】
1. 一種用于制備半導體裝置的方法，所述方法包括： 在襯底上形成交替的超晶格層和體半導體層的堆疊，每個超晶格層包括多個堆疊的層 組，所述超晶格層的每個層組包括限定基礎半導體部分的多個堆疊的基礎半導體單層和約 束在相鄰的基礎半導體部分的晶格內的至少一個非半導體單層； 在所述交替的超晶格層和體半導體層的堆疊的上部體半導體層中形成間隔開的源極 區和漏極區；并且 在所述間隔開的源極區和漏極區之間，在所述上部體半導體層上形成柵極。2. 根據權利要求1所述的方法，進一步包括形成延伸穿過所述交替的超晶格層和體半 導體層的堆疊并進入所述襯底的至少一個淺溝槽隔離STI區。3. 根據權利要求1所述的方法，進一步包括以交替的摻雜劑導電類型對相應的超晶格 之間的體層進行摻雜。4. 根據權利要求1所述的方法，其中每個基礎半導體部分包含硅。5. 根據權利要求1所述的方法，其中每個基礎半導體部分包含鍺。6. 根據權利要求1所述的方法，其中所述至少一個非半導體單層包含氧。7. 根據權利要求1所述的方法，其中所述至少一個非半導體單層包含選自包括氧、氮、 氟和碳-氧的組的非半導體。8. 根據權利要求1所述的方法，其中形成所述柵極包括： 在所述間隔開的源極區和漏極區之間，在所述上部體半導體層上形成氧化物層，以及 形成覆在所述氧化物層上的柵極電極。9. 根據權利要求1所述的方法，其中來自每個超晶格層的相對的基礎半導體部分的至 少一些半導體原子通過其間的所述非半導體單層被化學地束縛在一起。10. -種半導體裝置，包括： 襯底上交替的超晶格層和體半導體層的堆疊，每個超晶格層包括多個堆疊的層組，所 述超晶格層的每個層組包括限定基礎半導體部分的多個堆疊的基礎半導體單層和約束在 相鄰的基礎半導體部分的晶格內的至少一個非半導體單層； 在所述交替的超晶格層和體半導體層的堆疊的上部體半導體層中的間隔開的源極區 和漏極區；以及 在所述間隔開的源極區和漏極區之間，在所述上部體半導體層上的柵極。11. 根據權利要求10所述的半導體裝置，進一步包括延伸穿過所述交替的超晶格層和 體半導體層的堆疊并進入所述襯底的至少一個淺溝槽隔離STI區。12. 根據權利要求10所述的半導體裝置，其中相應的超晶格之間的體層被用交替的摻 雜劑導電類型進行摻雜。13. 根據權利要求10所述的半導體裝置，其中每個基礎半導體部分包含硅。14. 根據權利要求10所述的半導體裝置，其中每個基礎半導體部分包含鍺。15. 根據權利要求10所述的半導體裝置，其中所述至少一個非半導體單層包含氧。16. 根據權利要求10所述的半導體裝置，其中所述至少一個非半導體單層包含選自包 括氧、氮、氟和碳-氧的組的非半導體。17. 根據權利要求10所述的半導體裝置，其中所述柵極包括:在所述間隔開的源極區和 漏極區之間、在所述上部體半導體層上的氧化物層，以及覆在所述氧化物層上的柵極電極。18. 根據權利要求10所述的半導體裝置，其中來自相對的基礎半導體部分的至少一些 半導體原子通過其間的所述非半導單體層被化學地束縛在一起。19. 一種半導體裝置，包括： 襯底上交替的超晶格層和體半導體層的堆疊，每個超晶格層包括多個堆疊的層組，所 述超晶格層的每個層組包括限定基礎硅部分的多個堆疊的基礎硅單層和約束在相鄰的基 礎硅部分的晶格內的至少一個氧單層； 在交替的超晶格層和體硅層的堆疊的上部體硅層中的間隔開的源極區和漏極區；和 在所述間隔開的源極區和漏極區之間、在所述上部體硅層上的柵極。20. 根據權利要求19所述的半導體裝置，進一步包括延伸穿過所述交替的超晶格層和 體硅層的堆疊并進入所述襯底的至少一個淺溝道隔離STI區。21. 根據權利要求19所述的半導體裝置，其中相應的超晶格之間的體層被用交替的摻 雜劑導電類型進行摻雜。
【文檔編號】H01L29/10GK105900241SQ201480071521
【公開日】2016年8月24日
【申請日】2014年11月21日
【發明人】R·J·梅爾斯, 武內秀木, E·特洛特曼
【申請人】阿托梅拉公司