包括晶體管陣列和終止區域的半導體器件及其制造方法

包括晶體管陣列和終止區域的半導體器件及其制造方法
【專利摘要】本公開涉及包括晶體管陣列和終止區域的半導體器件及其制造方法。形成在具有第一主面的半導體襯底(100)中的半導體器件(1)包括晶體管陣列(10)和終止區域(20)。晶體管陣列(10)包括源極區域(201)、漏極區域(205)、本體區域(220)、漂移區(260)和本體區域(220)處的柵電極(210)。柵電極(210)被配置為控制形成在本體區域(220)中的溝道的導電性。柵電極(210)設置在第一溝槽(212)中。本體區域(220)和漂移區(260)在源極區域(201)和漏極區域(205)之間沿第一方向設置，第一方向平行于第一主面。本體區域(220)具有沿第一方向延伸的第一脊部的形狀。終止區域(20)包括終止溝槽(272)，終止溝槽(272)的一部分沿第一方向延伸，終止溝槽(272)的長度大于第一溝槽(212)的長度，沿著第一方向測量長度。
【專利說明】
包括晶體管陣列和終止區域的半導體器件及其制造方法
技術領域
[0001] 本公開總體上涉及半導體領域，更具體地，涉及包括晶體管陣列和終止區域的半 導體器件及其制造方法。
【背景技術】
[0002] 通常用于汽車和工業電子設備的功率晶體管應該具有低導通狀態阻抗(RQn X A)， 同時確保高壓阻擋能力。例如，M0S( "金屬氧化物半導體"）功率晶體管應該能夠根據應用需 求阻擋幾十到幾百或幾千伏特的漏極-源極電壓Vds。在大約2至20V的典型柵極-源極電壓 的情況下，M0S功率晶體管通常傳導非常大的電流，其能夠多達幾百安培。
[0003] 用于具有進一步降低的Rem X A特性的晶體管的概念是指橫向功率FinFET("包括 鰭的場效應晶體管"）。橫向功率FinFET利用更多的塊狀硅來減小Ron，使得Ron可以比得上 垂直溝槽M0SFET的Ron。在包括橫向場板的晶體管中，漂移區域的摻雜濃度可以由于場板的 補償動作而增加。
[0004] 本發明的目的在于提供一種半導體器件，其包括具有改善特性的終止區域。
[0005] 根據本發明，通過根據獨立權利要求的主題來實現上述目標。在從屬權利要中限 定了進一步的改進。

【發明內容】

[0006] 根據一個實施例，形成在具有第一主面的半導體襯底中的半導體器件包括晶體管 陣列和終止區域，晶體管陣列包括源極區域、漏極區域、本體區域、漂移區以及位于本體區 域處的柵電極。柵電極被配置為控制形成在本體區域中的溝道的導電性。柵電極被設置在 第一溝槽中。在源極區域和漏極區域之間沿第一方向設置本體區域和漂移區。第一方向與 第一主面平行。本體區域具有沿著第一方向延伸的第一脊部的形狀。終止區域包括終止溝 槽，終止溝槽的一部分在第一方向上延伸。終止溝槽的長度大于第一溝槽的長度，沿著第一 方向來測量該長度。
[0007] 根據一個實施例，制造在具有第一主面的半導體襯底中包括晶體管陣列和終止區 域的半導體器件的方法包括:形成源極區域、漏極區域、本體區域和漂移區。該方法還包括： 在本體區域處形成柵電極，柵電極被配置為控制形成在本體區域中的溝道的導電性。柵電 極形成在第一溝槽中，沿著源極區域和漏極區域之間的第一方向設置本體區域和漂移區， 第一方向平行于第一主面。本體區域具有沿著第一方向延伸的第一脊部的形狀。該方法還 包括:形成終止溝槽，終止溝槽的一部分在第一方向上延伸。終止溝槽的長度大于第一溝槽 的長度，沿著第一方向測量該長度。
[0008] 本領域技術人員將在閱讀以下詳細描述和附圖的基礎上明白附加特征和優勢。
【附圖說明】
[0009] 包括附圖以提供本發明實施例的進一步理解，并且附圖組成該說明書的一部分。 附圖示出了本發明的實施例并與說明書一起用于解釋原理。本發明的其他實施例以及許多 預期優勢將通過參考以下詳細描述而容易理解。附圖的元件相對之間沒有比例按比例繪 制。類似的參考標號表示對應的類似部件。
[0010] 圖1A示出了根據實施例的半導體器件的水平截面圖；
[0011] 圖1B示出了半導體器件的截面圖；
[0012] 圖2A示出了根據又一實施例的半導體器件的水平截面圖；
[0013] 圖2B示出了沿著第一方向的半導體器件的截面圖；
[0014] 圖2C示出了沿著第二方向的半導體器件的其他部件的截面圖；
[0015] 圖3A示出了根據又一實施例的半導體器件的水平截面圖；
[0016] 圖3B示出了半導體器件的又一部分的截面圖；
[0017] 圖4示出了半導體器件的又一實施例的一部分的水平截面圖；
[0018] 圖5A至圖5C示出了制造半導體器件的步驟；
[0019] 圖6總結了制造半導體器件的方法。
【具體實施方式】
[0020] 以下將參照附圖進行詳細描述，其中附圖形成說明書的一部分并通過可以實踐本 發明的具體實施例來示出。關于這點，諸如"頂部"、"底部"、"前"、"后"、"頭部"、"尾部"等的 方向術語參照所描述的附圖的定向來描述。由于本發明實施例的部件可以以許多不通過內 的定向來定位，所以方向術語用于說明的目的而不用于限制。應該理解，可以使用其他實施 例并且在不背離權利要求限定的范圍的情況下可以進行結構或邏輯改變。
[0021] 實施例的描述不是限制性的。具體地，以下所描述實施例的元件可以與不同示例 的元件進行組合。
[0022] 如本文所使用的，術語"具有"、"包含"、"包括"等是開放性的術語，其表示所提元 件或特征的存在，但是不排除附加元件或特征。定冠詞"一個"和"該"用于包括多個以及單 個，除非另有明確指定。
[0023] 如說明書所使用的，術語"耦合"和/或"電耦合"不用于表示元件必須直接耦合到 一起，可以在"耦合"或"電耦合"的元件之間設置中間元件。術語"電連接"用于描述電連接 在一起的元件之間的低歐姆電連接。
[0024] 本說明書描述摻雜物的"第一"和"第二"導電類型時，半導體部分摻雜有該導電類 型。第一導電類型可以是P型且第二導電類型可以是η型，反之亦然。如通常所知的，根據源 極和漏極區域的摻雜類型或極性，諸如金屬氧化物半導體場效應晶體管(M0SFET)的絕緣柵 場效應晶體管（IGFET)可以是η溝道或ρ溝道M0SFET。例如，在η溝道M0SFET中，源極和漏極區 域摻雜有η型摻雜物。在ρ溝道M0SFET中，源極和漏極區域摻雜有ρ型摻雜物。如清楚理解的， 在本說明書的上下文中，摻雜類型可以反轉。如果使用方向性語言描述具體電流路徑，這種 說明僅被理解為表示電流流動的路徑而非極性，即，電流是否從源極流向漏極，反之亦然。 附圖可以包括極性敏感性部件，例如二極管。如清楚理解的，給出這些極性敏感部件的具體 配置作為示例，并且根據第一導電類型表示η型還是ρ型，可以反轉以實現所描述的功能。
[0025] 附圖和說明書通過在摻雜類型"η"或"ρ"之后表示或"+"來示出相對摻雜濃度。 例如，"η_"表示的摻雜濃度低于"η"摻雜區域的摻雜濃度，而"η+"摻雜區域的摻雜濃度高于 "η"摻雜區域的摻雜濃度。相同的相對摻雜濃度的摻雜區域不是必須具有相同的絕對摻雜 濃度。例如，兩個不同的"η"摻雜區域可以具有相同或不同的絕對摻雜濃度。在附圖和說明 書中，為了更好的理解，通常摻雜部分被表示為"Ρ"或"η"摻雜。如清楚理解的，這種指定不 用于限制。摻雜類型可以是任意的，只要能夠實現所描述功能即可。此外，在所有實施例中， 可以反轉摻雜類型。
[0026] 本說明書中使用的術語"橫向"或"水平"用于描述與半導體襯底或半導體本體的 第一表面平行的定向。這例如可以是晶圓或管芯的表面。
[0027] 在本說明書中的使用的術語"垂直"用于描述與半導體襯底或半導體本體的第一 表面垂直的定向。
[0028] 以下說明中使用的術語"晶圓"、"襯底"或"半導體襯底"可以包括具有半導體表面 的任何基于半導體的結構。晶圓和結構被理解為包括硅、絕緣體上硅（SOI)、藍寶石上硅 (S0S)、摻雜和非摻雜半導體、由基本半導體基礎支持的硅的外延層以及其他半導體結構。 半導體不需要是基于硅的。半導體也可以是硅鍺、鍺或砷化鎵。根據其他實施例，碳化硅 (SiC)或氮化鎵(GaN)可以形成半導體襯底材料。
[0029] 圖1A示出了根據實施例的半導體器件的水平截面圖。半導體器件1包括形成在半 導體襯底中的晶體管陣列10和終止區域20。晶體管陣列10包括源極區域201、漏極區域205、 本體區域220、漂移區260以及位于本體區域220處的柵電極210。柵電極210被配置為控制形 成在本體區域中的溝道的導電性。柵極介電層211可以設置在柵電極210和本體區域220之 間。本體區域220和漂移區260沿著源極區域201和漏極區域205之間的第一方向（例如，X方 向）設置。第一方向與第一主面平行。本體區域220具有沿第一方向延伸的第一脊部的形狀。 更具體地，本體區域220通過半導體襯底中的相鄰第一溝槽212被圖案化為沿著第一方向延 伸的第一脊部。
[0030] 終止區域20包括終止溝槽272。終止溝槽272的一部分在第一方向（例如，X方向）上 延伸。終止溝槽272的長度大于第一溝槽212的長度，沿著第一方向來測量該長度。
[0031] 半導體器件1包括晶體管部分或晶體管陣列10,其中多個單個晶體管單元200可以 平行連接。例如，多個單個晶體管單元200可以包括公共的源極區域201和公共的漏極區域 205。此外，單個晶體管單元200中的每一個都包括柵電極210。例如，柵電極210可以被布置 在每個第一溝槽212中。可以以在晶體管陣列的邊緣部分處不會發生源極區域201和漏極區 域205之間的短路的這種方式來設置終止溝槽272。
[0032]如圖1A中進一步示出的，柵極介電層211在柵電極面對漏極區域205的側面處具有 的厚度大于在柵電極210面對源極區域201的部分處的厚度。從而，可以進一步減小柵極-漏 極電容。然而，應清楚地理解，柵極介電層211的厚度可以被選擇為提供期望的器件特性。如 圖1A中進一步表示的，源極區域201可以經由源極接觸件202連接至源極端203。此外，漏極 區域205可以經由漏極接觸件206電連接至漏極端207。源極接觸件202的長度可以被選擇為 使得接近終止溝槽272的第一溝槽的陣列的邊緣處的一些晶體管單元將不會電連接至源極 端。因此，可以進一步減小源極區域201和漏極區域205之間的泄露電流。
[0033]本體區域可以被摻雜為第二導電類型，而源極區域201和漏極區域205為第一導電 類型。本體區域220下方的半導體部分120可以摻雜有第一導電類型。通過參考標號300表示 用于利用第二導電類型的摻雜物來摻雜本體區域220的掩模的位置。參考標號310表示本體 區域220的邊界，其中考慮了摻雜物的擴散。
[0034]根據一個實施例，平坦的源極接觸線204可以設置在漂移區260的部分之上。源極 接觸線204可以電連接至源極端203,并且其可以用作場板。
[0035] 圖1B示出了也在圖1A中示出的A-A'之間截取的截面圖。具體地，圖1B的截面圖被 截取，從而與終止溝槽272和多個第一溝槽212相交。如圖所示，終止溝槽272被設置在第一 溝槽212的陣列的側面上。終止溝槽272可以延伸到比第一溝槽212更深的深度。此外，終止 溝槽可以具有比第一溝槽大的寬度，其中沿著相對于第一方向垂直的方向（例如，y方向）測 量該寬度。絕緣層271被設置在終止溝槽272的側壁和底側上。導電材料270可以填充在終止 溝槽272中。例如，導電材料270可以電耦合至源極端203。第一溝槽形成在半導體襯底100的 第一主面110中。介電層可以形成為對每個第一溝槽212的側壁以及底側和頂側加襯。此外， 導電材料可以填充在溝槽212中以形成柵電極210。柵極連接線213可以將相鄰的溝槽電連 接到一起。柵極連接線213可以電連接至柵極電位。根據一個實施例，如虛線所示，柵極連接 線213可以在終止溝槽之上布線。第一溝槽212將本體區域220圖案化為第一脊部，其沿著第 一方向延伸。參考標號300a、300b不出了根據不同實施例的器件中的第一和第二導電類型 的半導體部分之間的邊界。
[0036] 通常，試圖將終止溝槽272設置為與第二導電類型的本體區域220直接接觸，如參 考標號300b所示。在這種情況下，可以防止泄露電流在第一溝槽212的陣列的邊緣部分處的 源極區域201和漏極區域205之間短路。然而，如稍后所解釋的，由于工藝約束，有利地移動 該邊界接近設置在第一溝槽的陣列邊緣處的第一溝槽212。在這種情況下，該邊界由參考標 號300a表不。
[0037]根據一個實施例，本體區域220的寬度dl或者相鄰的第一溝槽212之間的距離可以 滿足以下公式：
[0038] CUS2X ld，其中cU表示形成在柵極介電層211和本體區域220之間的界面處的耗盡 區的長度。例如，耗盡區的寬度可以確定為：
[0039]
[0040] 其中，ε5表示半導體材料的電容率(硅為11.9*ε〇)Λ表示玻爾茲曼常數（1.38066* 1(T23J/K)，T表示溫度(例如，300K)，ln表示自然對數，Να表示半導體本體的雜質濃度，m表示 本征載流子濃度(在27 °C下，硅為1.45* 101Q)，q表示元電荷（1.6* 10-19C)。
[0041]通常，假設在晶體管中，處于對應于閾值電壓的柵極電壓處的耗盡區的長度對應 于耗盡區的最大寬度。例如，沿著半導體襯底100的第一主面110,第一溝槽之間的距離可以 近似為20-130nm，例如40-120nm。
[0042] 在導通的情況下，傳導反轉層形成在本體區域220和柵極介電層211之間的邊界 處。因此，經由延伸區域或漂移區260,晶體管從源極區域201到漏極區域205處于傳導狀態。 在截止的情況下，不形成傳導反轉層，導致電流流動的阻擋。
[0043] 圖2A示出了根據又一實施例的半導體器件的水平截面圖。此外，對于參照圖1A所 示的所有部件，圖2A的實施例附加地包括在第一方向上延伸的場板溝槽252。場板溝槽252 在第一溝槽212和漏極區域205之間沿著第一方向布置。例如，場板溝槽可以在相鄰溝槽之 間布置為d2的距離。根據一個實施例，場板溝槽d2之間的距離對應于陣列邊緣處的場板溝 槽252與終止溝槽272之間的距離d3。
[0044] 當包括場板溝槽252的半導體器件截止時，漂移區260中的載流子可以由于場板溝 槽252的存在而更容易地耗盡。因此，可以增加漂移區260的摻雜濃度，導致所得器件的R Qn X A降低。當終止溝槽272和與終止溝槽272相鄰的場板溝槽252之間的距離小于或等于場板溝 槽252之間的距離時，在截止的情況下，在晶體管陣列的邊緣處不發生擊穿。換句話說，如果 d3大于d2,則由于耗盡不會在整個寬度d3之上延伸，所以載流子可以在本體區域220和漏極 區域205之間流動。場介電層252可以設置在場板溝槽252的側壁和底側處。此外，導電材料 可以填充在場板溝槽中。導電材料250可以電連接至源極接觸線204。源極接觸線204可以電 耦合至源極端203。
[0045] 圖2B示出了圖2A所示半導體器件在I和Γ之間的截面圖。截取該截面圖以在相鄰 的第一溝槽212之間橫跨本體區域220與單個晶體管單元相交。I和Γ之間的方向對應于第 一方向。如圖所示，源極區域201從第一主面110延伸到半導體襯底100的深度方向中，即相 對于第一主面110垂直。沿著與源極區域201和漏極區域205之間的第一主面110平行的第一 方向設置本體區域220和漂移區260。類似地，漏極區域205在襯底的深度方向上從第一主面 110延伸。如虛線所示，在附圖所示平面前面和后面的平面中，與本體區域220相鄰地設置第 一溝槽(柵極溝槽)212。以對應方式，場板溝槽252可以設置為與漂移區260相鄰。第一溝槽 212和場板溝槽252在襯底的深度方向上從第一主面110延伸。從而，本體區域220被圖案化 為第一脊部的形狀。由于場板溝槽252的存在，漂移區260被圖案化為第二脊部的形狀。 [0046]圖2B進一步示出了設置在本體區域220下方和部分漂移區260下方的本體接觸部 分225。本體接觸部分225將本體區域220連接至源極接觸件202以避免會在該部分中形成的 寄生雙極晶體管。此外，本體接觸部分225在漂移區260下方延伸，使得在晶體管200的截止 狀態下，漂移區260可以更容易耗盡。
[0047]圖2C示出了還在圖2A中示出的III和III'之間的半導體器件的截面圖。截取該截 面圖以與終止溝槽272和場板溝槽252相交。場板溝槽252和終止溝槽272形成在半導體襯底 100的第一主面110中。場板溝槽252可以延伸到與終止溝槽272相同的深度并具有相同的寬 度，沿著第二方向測量該寬度。絕緣層271、251設置在終止溝槽272和場板溝槽252的側壁 處。導電材料270、250填充在終止溝槽272和場板溝槽252中。相同的材料可以填充在終止溝 槽272和場板溝槽252中，以在場板和終止溝槽之間提供電連接。如根據圖2C而變得明顯，終 止溝槽272與漂移區260相鄰，并且在結構和幾何方面與任何場板溝槽252類似。場板溝槽 252之間的距離d2可以等于或大于終止溝槽272和與終止溝槽272相鄰的場板溝槽252之間 的距離d3。相鄰的場板溝槽252之間的間距可以等于或大于相鄰的第一溝槽(其中設置柵電 極)之間的間距。通常，術語"間距"表示相鄰溝槽(例如，場板溝槽252或第一溝槽212)的寬 度和距離的總和。因此，如果場板溝槽252和第一溝槽212具有相同的間距，則場板溝槽252 之間的距離和第一溝槽之間的距離的關系取決于每個溝槽的寬度。如果場板溝槽252之間 的寬度大于第一溝槽212之間的寬度，則場板溝槽之間的距離小于第一溝槽212之間的距 離。
[0048]根據概念，當制造晶體管(其中通過半導體襯底中的相鄰的第一溝槽，本體區域被 圖案化為沿第一方向延伸的第一脊部）時，一個單掩模可用于從被蝕刻的溝槽中去除氧化 硅，并且用于執行摻雜工藝以限定摻雜本體區域。通過使用單個掩模，可以實現剩余氧化物 部分和摻雜部分之前的完美自對準。在本說明書的上下文中，術語"單個掩模"用于表示該 掩模可以在執行第一處理之后被進一步修改。例如，在執行第一處理之后，掩模可以被整理 (即，在其邊緣處被蝕刻）。使用單個掩模的概念可以被進一步改進，使得在一側上摻雜的本 體區域被布置為非常接近終止溝槽272。在另一側上，與漂移區260相鄰的絕緣材料應該保 持在終止溝槽272的側壁處。
[0049] 根據一個實施例，這可以通過將終止溝槽272劃分為第一終止溝槽部分272b (與第 一溝槽212相鄰)和第二終止溝槽部分272a(與場板溝槽252相鄰)來完成。可以完成處理以 在與漂移區260相鄰的側壁處保持厚介電層271，并且同時移動摻雜本體區域220在空間關 系上接近第一終止溝槽部分272b。根據圖3A所示的實施例，第一終止溝槽部分272b的寬度 小于第二終止溝槽部分272a的寬度。例如，第一溝槽212可以在終止溝槽272的方向上偏移 以在第一溝槽212與第一終止溝槽部分272b之間具有小距離。由于第一終止溝槽部分272b 和第二終止溝槽部分272a的不同寬度，第二終止溝槽部分272a可以被設置為沿著第二方向 與第一溝槽212重疊。因此，可以使用完全覆蓋第二終止溝槽部分272a的掩模，使得不從第 二終止溝槽部分272a的側壁去除介電層。例如，當使用一個單個掩模用于去除介電層和用 于執行摻雜工藝時，可以使用這種掩模。通過參考標號300表示掩模的位置。
[0050] 圖3B示出了還在圖3A中示出的A和A'之間的截面圖。截取該截面圖以與第一終止 溝槽部分272b和第一溝槽212相交。如還在圖3A中所示出的，由于蝕刻掩模300的位置，從第 一終止溝槽部分272b面對第一溝槽212的側壁去除介電層271的一部分。
[0051] 由于在第一溝槽212的側壁上形成柵極介電層211的進一步處理，并且柵極介電層 212形成在第一終止溝槽部分272b的"內"側壁上。此外，由于該組合掩模的位置，摻雜本體 區域220延伸到第一終止溝槽部分272b。
[0052] 根據又一實施例，第一和第二終止溝槽部分的導電材料可以相互絕緣。圖4A示出 了這種實施的示例，圖4A示出了第一終止溝槽部分272b和第二終止溝槽部分272a是終止溝 槽272的部件。場介電層271形成在第二終止溝槽部分272a的側壁處。此外，較薄的柵極介電 層211形成在第一終止溝槽部分272b的"內"側壁處。在終止溝槽的兩個部分之間，場介電層 271可以執行形成在第一和第二終止溝槽部分272b、272a中的導電材料之間的電隔離。第一 導電材料270a形成在第一終止溝槽部分272b中，以及第二導電材料270a形成在第二終止溝 槽部分272a中。應清楚地理解，第一和第二導電材料270a、270b可以包括相同材料。例如，第 一導電材料270b可以電連接至柵極端214,并且第二導電材料270a可以電連接至源極端 203。應清楚地理解，根據器件的需求，任何其他端子可以電連接至任何這些導電材料。如虛 線所示，柵電極210可以通過柵極連接線213電連接至柵極端214。柵極連接線213可以在終 止溝槽272之上布線。
[0053]例如，第一終止溝槽部分272b可以延伸到比第二終止溝槽部分272a小的深度。根 據一個實施例，可以在具有兩個不同寬度的溝槽中使用蝕刻工藝來形成這種終止溝槽。由 于不同的寬度，可以執行第二終止溝槽部分272a中的蝕刻以延伸到深于第一終止溝槽部分 272b的深度。
[0054]通過形成具有不同部分的終止溝槽272,終止溝槽的每個部分可以在幾何和結構 方面適用于每個部分周圍的需求。例如，對于與場板溝槽相鄰的場板溝槽部分，期望與漂移 區260相鄰的場介電層271具有較大的厚度，并且第二終止溝槽部分和相鄰的場板溝槽252 之間的距離等于或小于相鄰的場板溝槽之間的距離。在另一側上，對于與第一溝槽212相鄰 的第一終止溝槽部分272b，期望摻雜的本體區域220延伸到終止溝槽。由于這種概念，終止 溝槽的每個部分可以被調整為符合周圍的需求。
[0055] 根據一個實施例，半導體器件包括多個單個晶體管單元10,它們可以并聯連接。單 個晶體管單元200的圖案化可以沿著第一和第二方向重復和鏡像。終止溝槽272可以設置為 包圍晶體管陣列。單個晶體管單元200和終止溝槽272可以以上面描述的任何方式來實施。
[0056] 圖5A至頭5C示出了當分別使用公共掩模或一個單個掩模用于去除介電材料和用 于執行摻雜工藝而形成半導體器件的步驟。
[0057] 用于解釋制造工藝的細節的開始點是半導體襯底，其包括被蝕刻的第一溝槽212 以及限定場板溝槽的被蝕刻當第二溝槽252。執行各種摻雜工藝用于限定漏極區域205和本 體接觸部分225。氧化硅層401形成在結構之上。由于溝槽的不同寬度，第一溝槽212完全用 氧化硅層填充，而氧化硅層在場板溝槽252的側壁和底側上形成場介電層251。硬掩模層300 形成在所得到的結構之上，并且被圖案化留下第一溝槽212的一部分以及未覆蓋的第一溝 槽212之間的半導體材料。
[0058]圖5A示出了這種結構的示例。如圖5A的左方部分所示的，第一溝槽212的右方部分 被硬掩模層300覆蓋，而第一溝槽的左方部分沒有被覆蓋。圖5A的右方部分示出了襯底的截 面圖，其示出被硬掩模300覆蓋的第一溝槽212和場板溝槽252。如箭頭所示，執行蝕刻步驟 以從未覆蓋的部分去除氧化硅層411。結果，從第一溝槽212的左方側壁完全去除氧化硅層 411，并且小部分保留在第一溝槽212的底部中。此外，從第一主面110去除氧化硅層411。 [0059]此外，如圖5B的右方部分中的箭頭所示，執行傾斜離子注入步驟。執行傾斜離子注 入步驟以摻雜設置在附圖所示平面的前面和后面的半導體部分中的半導體部分。更具體 地，由于該摻雜步驟，相鄰的第一溝槽212之間本體部分(還在圖5B的左方部分中示出)被摻 雜。由于用于執行蝕刻氧化硅層411和摻雜本體區域220的這些工藝的一個單個掩模300的 使用，可以改善這些部分的對準。通常，掩模300可以被進一步修改，例如通過向后拉使得考 慮離子注入期間的移動來執行對準。可以根據工藝需求來選擇步驟的連續。
[0060] 圖5C示出了根據實施例的在執行處理之后的包括終止溝槽272的第一溝槽212的 截面圖。圖5C的截面圖的部分近似對應于圖3B的截面圖的部分。根據該實施例，介電層271 位于終止溝槽的"內"側壁上的部分被去除并且被薄柵極介電層211替代，而該介電層位于 終止溝槽的側壁上的下部被保持。因此，介電層271在終止溝槽中的導電材料與半導體本體 之間提供充分的絕緣。晶體管的本體區域220延伸到終止溝槽272中。
[0061] 圖6示出了制造包括晶體管陣列和終止區域的半導體器件的步驟。如圖所示，該方 法包括形成源極區域、漏極區域、本體區域、漂移區和位于本體區域處的柵電極(S100)。柵 電極被配置為控制形成在本體區域中的溝道的導電性，本體區域和漂移區在源極區域和漏 極區域之間沿著第一方向設置，第一方向平行于第一主面。通過半導體襯底中的相鄰第一 溝槽，本體區域被圖案化為沿著第一方向延伸的第一脊部。該方法還包括形成終止溝槽 (S110)。終止溝槽的一部分在第一方向上延伸，終止溝槽的長度大于柵極溝槽的長度，沿著 第一方向測量該長度。根據又一實施例，半導體器件可以是諸如橋電路、轉換器、反相器和 電機驅動器的電子設備中的部件。因此，又一實施例涉及包括上面所述的半導體器件的這 種電子設備。
[0062]盡管本文示出和描述了具體實施例，但本領域技術人員應該理解，在不背離本發 明的范圍的情況下可以針對所示和所述具體實施例替換各種修改和/或等效實施。本申請 用于覆蓋本文所討論的具體實施例的任何修改或變化。因此，本發明僅通過權利要求及其 等效物來限定。
【主權項】
1. 一種半導體器件（I)，形成在具有第一主面（Iio)的半導體襯底（100)中，所述半導體 器件包括： 晶體管陣列（10)和終止區域(20)，所述晶體管陣列（10)包括： 源極區域(201); 漏極區域(205); 本體區域(220); 漂移區（260); 和柵電極(210)，位于所述本體區域(220)處，所述柵電極(210)被配置為控制形成在所 述本體區域(220)中的溝道的導電性，所述柵電極(210)被設置在所述第一溝槽(212)中，所 述本體區域(220)和所述漂移區（260)在所述源極區域(201)和所述漏極區域(205)之間沿 第一方向設置，所述第一方向平行于所述第一主面，所述本體區域(220)具有沿所述第一方 向延伸的第一脊部的形狀， 所述終止區域(20)包括終止溝槽(272)，所述終止溝槽(272)的一部分沿所述第一方向 延伸，所述終止溝槽(272)的長度大于所述第一溝槽(212)的長度，所述長度是沿著所述第 一方向進行測量的。2. 根據權利要求1所述的半導體器件（1)，其中所述第一溝槽（212)將所述本體區域 (220)圖案化為脊部的形狀。3. 根據權利要求1所述的半導體器件（1)，其中絕緣層(271)被設置在所述終止溝槽的 側壁和底側上，并且導電材料(270)被填充到所述終止溝槽(272)中。4. 根據權利要求1至3中任一項所述的半導體器件（1)，其中所述晶體管陣列（10)還包 括沿所述第一方向延伸的多個場板溝槽（252)，在所述第一溝槽（212)和所述漏極區域 (205)之間沿所述第一方向布置所述場板溝槽(252)。5. 根據權利要求4所述的半導體器件（1)，其中所述場板溝槽(252)之間的距離等于或 大于所述終止溝槽(272)和與所述終止溝槽(272)相鄰的所述場板溝槽之間的距離。6. 根據權利要求4所述的半導體器件（1)，其中所述終止溝槽(272)的一部分的寬度等 于所述場板溝槽(252)的寬度，所述寬度是在垂直于所述第一方向的方向上進行測量的。7. 根據權利要求1至6中任一項所述的半導體器件（1)，其中所述終止溝槽(272)的寬度 沿著所述第一方向變化。8. 根據權利要求4所述的半導體器件（1)，其中所述終止溝槽(272)包括與所述第一溝 槽(212)相鄰的第一終止溝槽部分(272b)以及與所述場板溝槽(252)相鄰的第二終止溝槽 部分(272a)。9. 根據權利要求8所述的半導體器件（1)，其中所述第一終止溝槽部分(272b)的寬度小 于所述第二終止溝槽部分(272a)的寬度。10. 根據權利要求8或9所述的半導體器件（1)，還包括所述第一終止溝槽部分(272b)中 的導電材料和所述第二終止溝槽部分(272a)中的導電材料，所述第一終止溝槽部分(272b) 中的導電材料與所述第二終止溝槽部分(272a)中的導電材料絕緣并且分別與不同的端子 連接。11. 根據權利要求8至10中任一項所述的半導體器件（1)，其中所述第一終止溝槽部分 (272b)的深度小于所述第二終止溝槽部分(272a)的深度。12. 根據權利要求8至11中任一項所述的半導體器件（I)，其中導電材料(270)被設置在 所述終止溝槽(272)中，并且所述導電材料通過絕緣層與相鄰的半導體材料絕緣，其中所述 絕緣層在所述第二終止溝槽部分(272a)中的厚度大于在所述第一終止溝槽部分(272b)中 的厚度。13. 根據權利要求10所述的半導體器件（1)，其中所述第一終止溝槽部分(272b)中的所 述導電材料與柵極端連接，將所述柵極端與所述柵電極(210)連接的柵極連接線在所述第 一終止溝槽部分(272b)之上布線。14. 根據權利要求4至13中任一項所述的半導體器件（1)，其中相鄰的場板溝槽(252)之 間的間距等于或大于相鄰的第一溝槽(212)之間的間距。15. 根據權利要求1至14中任一項所述的半導體器件（1)，其中通過所述終止溝槽(272) 包圍所述晶體管陣列（10)。16. 根據權利要求1至15中任一項所述的半導體器件（1)，其中所述終止溝槽(272)的一 部分的深度大于所述終止溝槽(272)的另一部分的深度。17. -種制造半導體器件（1)的方法，所述半導體器件（1)在具有第一主面的半導體襯 底(100)中包括晶體管陣列（10)和終止區域(20)，所述方法包括： 形成源極區域(201)、漏極區域(205)、本體區域(220)和 漂移區（260);以及 在所述本體區域(220)處形成柵電極(210)，所述柵電極(210)被配置為控制形成在所 述本體區域(220)中的溝道的導電性，所述柵電極(210)形成在第一溝槽(212)中，所述本體 區域(220)和所述漂移區（260)在所述源極區域(201)和所述漏極區域(205)之間沿第一方 向設置，所述第一方向平行于所述第一主面，所述本體區域(220)具有沿所述第一方向延伸 的第一脊部的形狀， 形成終止溝槽（272)，所述終止溝槽(272)的一部分在所述第一方向上延伸，所述終止 溝槽(272)的長度大于所述第一溝槽(212)的長度，所述長度是沿著所述第一方向進行測量 的。18. 根據權利要求17所述的方法，還包括:形成在所述第一方向上延伸的多個場板溝槽 (252)。19. 根據權利要求18所述的方法，其中使用聯合處理步驟形成所述終止溝槽(272)和所 述場板溝槽(252)。20. 根據權利要求17所述的方法，還包括:在所述終止溝槽的側壁和底側上形成絕緣層 (271)并且在所述終止溝槽(272)中填充導電材料(270)。21. 根據權利要求18至20中任一項所述的方法，其中使用一個公共的光掩模圖案化所 述終止溝槽(272)和所述場板溝槽(252)。22. 根據權利要求18至21中任一項所述的方法，其中形成所述柵電極(210)包括在所述 第一主面中形成多個第一溝槽(212)，所述第一溝槽(212)在所述第一方向上延伸。23. -種電子設備，包括根據權利要求1至16中任一項所述的半導體器件（1)，所述電子 設備是從橋電路、轉換器、逆變器和電機驅動器的組中選擇的。
【文檔編號】H01L21/336GK105895701SQ201610082830
【公開日】2016年8月24日
【申請日】2016年2月5日
【發明人】A·邁澤爾, F·希爾勒, T·施勒塞爾
【申請人】英飛凌科技股份有限公司