半導體器件和用于形成半導體器件的方法
【專利摘要】本發明涉及半導體器件和用于形成半導體器件的方法。該方法包括：在半導體襯底中形成場效應晶體管結構的源極區域。該方法還包括：形成氧化物層。該方法還包括：在形成氧化物層之后，將原子類型群組中至少一種原子類型的原子并入到場效應晶體管結構的源極區域的至少一部分中。該原子類型群組包括硫族元素原子、硅原子和氬原子。
【專利說明】
半導體器件和用于形成半導體器件的方法
技術領域
[0001]實施例涉及晶體管結構的概念，并且具體來說，涉及半導體器件和用于形成半導體器件的方法。
【背景技術】
[0002]期望改進半導體器件的閂鎖、過電流和宇宙輻射穩健性，因為半導體器件(諸如場效應晶體管，例如絕緣柵雙極型晶體管(IGBT))可能遭受與閂鎖、過電流和宇宙輻射有關的挑戰。
【發明內容】
[0003]—些實施例涉及一種用于形成半導體器件的方法。所述方法包括:在半導體襯底中形成場效應晶體管結構的源極區域。所述方法還包括:形成氧化物層。所述方法還包括:在形成所述氧化物層之后，將原子類型群組中的至少一種原子類型的原子并入到所述場效應晶體管結構的所述源極區域的至少一部分中。所述原子類型群組包括硫族元素原子、硅原子和氬原子。
[0004]—些實施例涉及一種半導體器件。所述半導體器件包括:場效應晶體管結構的本體區域，其形成在所述場效應晶體管結構的漂移區域和所述場效應晶體管結構的源極區域之間。所述半導體襯底在所述本體區域和所述漂移區域之間的p-n結處以小于I X 113Cnf3的原子濃度包含硫族元素原子。所述源極區域的至少部分以大于I X 113Cnf3的原子濃度包含所述硫族元素原子。
[0005]—些實施例涉及一種另外的半導體器件。所述半導體器件包括:形成在半導體襯底中的場效應晶體管結構的本體區域以及相鄰于所述本體區域形成的源極區域。所述源極區域的至少部分以大于I X 113CnT3的原子濃度包含硫族元素原子。所述半導體器件還包括:接觸溝槽，其延伸到所述半導體襯底中。所述半導體器件還包括:電極結構，其形成在所述接觸溝槽中。所述電極結構在所述接觸溝槽的底部處與所述本體區域相接觸并且在所述接觸溝槽的側壁處與所述源極區域相接觸。
【附圖說明】
[0006]下文中將僅通過舉例的方式并且參考附圖來描述裝置和/或方法的一些實施例，其中
[0007]圖1A示出了根據各個實施例的用于形成半導體器件的方法的流程圖；
[0008]圖1B示出了根據各個實施例的用于形成半導體器件的方法的至少部分的示意性圖示；
[0009]圖2示出了根據各個實施例的半導體器件的示意性圖示；
[0010]圖3示出了根據各個實施例的具有接觸溝槽的半導體器件的示意性圖示；
[0011 ]圖4示出了注入電子電流相對于源極區域摻雜濃度的圖。
【具體實施方式】
[0012]現將參考示出一些示例性實施例的附圖來更全面地描述各種示例性實施例。在這些圖中，為清楚起見，可能夸大線、層和/或區域的厚度。
[0013]因此，雖然示例性實施例能夠具有各種修改和替代形式，但在這些圖中通過舉例的方式示出其實施例并且將在本文中加以詳細描述。然而，應當理解，并不意欲將示例性實施例限于所公開的特定形式，而是恰恰相反，示例性實施例意欲涵蓋落入本公開內容的范圍內的所有修改、等效物和替代物。相同的附圖標記貫穿對這些圖的描述指代相同或相似的元件。
[0014]應當理解，當一個元件被稱為“連接”或“耦合”到另一元件時，其可以直接連接或耦合到另一元件或者可以存在中間元件。相比之下，當一個元件被稱為“直接連接”或“直接耦合”到另一元件時，不存在有中間元件。用于描述元件之間的關系的其它詞語應以相同方式解釋(例如，“在……之間”對“直接在……之間”、“相鄰”對“直接相鄰”等)O
[0015]本文所使用的術語僅是出于描述特定實施例的目的并且不意欲成為對示例性實施例的限制。如本文所使用的，單數形式“一”、“一個”和“所述”意欲也包括復數形式，除非上下文另外明確指示。將進一步理解，當在本文中使用時，術語“包括”、“包括了”、“包含”和/或“包含了”指定存在所陳述的特征、整數、步驟、操作、元件和/或部件，但并不排除存在或添加一個或多個其它特征、整數、步驟、操作、元件、部件和/或其群組。
[0016]除非另外定義，否則本文所使用的所有術語(包括技術和科學術語)都具有與示例性實施例所屬領域的普通技術人員通常理解的意義相同的意義。將進一步理解，術語(例如，在常用字典中定義的那些術語)應當被解釋為具有與其在相關技術的上下文中的意義相一致的意義。然而，如果本公開內容給予術語偏離所屬領域的普通技術人員通常理解的意義的特定意義，則將在其中給出此定義的特定上下文中考慮此意義。
[0017]圖1A示出了根據一實施例的用于形成半導體器件的方法100的流程圖。
[0018]方法100包括:在半導體襯底中形成110場效應晶體管結構的源極區域。
[0019]方法100還包括:形成120氧化物層。
[0020]方法100還包括:在形成氧化物層之后，將原子類型群組中至少一種原子類型的原子并入130到場效應晶體管結構的源極區域的至少一部分中。該原子類型群組包含硫族元素原子、娃原子和氬原子。
[0021]由于在形成氧化物層之后將(來自原子類型群組中的至少一種原子類型的)原子并入到源極區域中，因此可以改進場效應晶體管結構的閂鎖穩健性和阻斷能力。例如，形成氧化物層之后對原子的并入使得這些原子可避免與氧化物層的形成相關聯的高溫(大于900°C)過程，并且因此，深入散布到所述半導體襯底中(例如散布到漂移區中)的原子的數目可以減少。
[0022]FET結構的源極區域可以例如通過在形成氧化物層之前將第一摻雜劑類型的摻雜劑原子并入到半導體襯底的區域中而形成110。可以例如通過植入(例如，原子從半導體襯底的(前部主)表面的至少部分的離子植入和/或擴散)來并入第一摻雜劑類型的摻雜劑原子。
[0023]摻雜劑原子可以例如是施主原子(當被并入半導體襯底中時，形成η型區域)或受主原子(當被并入半導體襯底中時，導致P型區域)。例如，在本文所述的例子中，第一摻雜劑類型的摻雜劑原子可以是指施主原子，并且第二摻雜劑類型的摻雜劑原子可以是指受主原子。
[0024]第一摻雜劑類型的摻雜劑原子(施主)可以被例如并入到源極區域中，以使得在半導體襯底中形成第一導電類型(例如η型)的源極區域。第一摻雜劑類型的摻雜劑原子可以例如包括來自周期表的V族的元素(或原子)，例如磷(P)和/或砷(As)。
[0025]氧化物層(例如中間氧化物層)可以例如是硅酸鹽玻璃(SG)、磷硅酸鹽玻璃(PSG)層、硼硅酸鹽玻璃(BSG)層或磷硼硅酸鹽玻璃(PBSG)層或者此類層的堆疊。
[0026]氧化物層可以例如形成在源極區域的表面上，例如形成在源極區域的至少部分上。此外，氧化物層可以例如形成在FET結構的其它部分上方或下方，例如在形成于半導體襯底的前部主表面處的柵極電極結構和/或其它金屬化層上方。
[0027]方法100可以例如還包括:在并入至少一種原子類型的原子之前，在大于900°C的溫度下回火氧化物層。以此方式，可以使由于氧化物層下方的結構的拓撲結構所導致的氧化物層的邊緣或不均勻拓撲結構平滑。
[0028]在形成氧化物層之后，至少一種原子類型的原子可以通過將原子植入到源極區域中來被并入到源極區域中。可選地，可以相對于半導體襯底的主表面以一定傾斜植入角度(例如在1°和70°之間或在2°和50°之間或在5°和30°之間)來植入原子。例如，可以通過使用斜向植入來將至少一種原子類型的原子植入到接觸溝槽的側壁中。
[0029]可以將50%以上(例如75%以上或例如90%以上)的所并入的(至少一種原子類型的)原子并入到源極區域的表面區域中。例如，表面區域可以具有小于150nm(例如在I Onm至120nm之間，例如10nm)的厚度。換句話說，表面區域可以從原子的進入表面延伸到源極區域中小于150nm，例如在1nm至120nm之間，例如10nm。
[0030]原子類型群組中的原子類型包括硫族元素原子，例如硫(S)、砸(Se)和碲(Te)。原子類型群組中的其它原子類型包括硅(Si)原子和氬(Ar)原子。原子類型群組中的原子類型是如下原子:其在被并入到(硅)半導體襯底中時展現主要電不活躍的行為，例如通過在硅晶格中形成主要電不活躍的群集或缺陷。在此上下文中，主要電不活躍意指，這些原子作為施主不太有效、但借助半導體的帶隙中的深能級而作為缺陷有效，以便其可以避免因肖特基效應而導致的顯著接觸阻抗。
[0031]例如，半導體襯底可以是基于硅的半導體襯底。在其它例子中，半導體襯底可以例如是基于碳化硅的半導體襯底或基于砷化鎵的半導體襯底或基于氮化鎵的半導體襯底。
[0032]半導體襯底可以包括半導體襯底前側和半導體襯底背側。與半導體襯底的基本垂直邊緣相比，半導體襯底的主表面或前側可以是橫向延伸的基本水平表面。
[0033]襯底的主表面可以是大致均勻平面(例如忽略因制造工藝和溝槽導致的半導體結構的不均勻性)。例如，襯底的主表面的橫向尺寸可以比主表面上的結構的最大高度大超過100倍(或超過1000倍或超過10000倍)。
[0034]FET結構可以例如是金屬氧化物半導體場效應晶體管(MOSFET)或絕緣柵雙極型晶體管(IGBT)。例如，半導體器件可以是具有處于600V和8000V之間(例如大于700V、大于1000V或大于1500V)的阻斷電壓的功率半導體器件。在一些例子中，半導體器件可以例如具有大于10A、大于500A或大于1000A的接通狀態電流承載能力。在其它例子中，半導體器件可以例如是具有在500V至900V之間的阻斷電壓的功率器件(例如CoolMOS?器件)。
[0035]備選地為或可選地，方法100可以包括:在并入至少一種原子類型的原子之前，將接觸溝槽蝕刻到半導體襯底中。例如，半導體襯底的蝕刻可以包括:蝕刻(例如去除)形成于半導體襯底中的源極區域的一部分。半導體襯底的蝕刻還可以例如包括:蝕刻形成于半導體襯底中的本體區域的一部分。在蝕刻之后，源極區域的至少部分和本體區域的至少部分剩余在半導體襯底中。
[0036]例如，半導體襯底的源極區域的部分的蝕刻(或去除)可以使剩余源極區域和本體區域的至少部分暴露。在將原子并入到源極區域中期間，所暴露的源極區域可以例如是原子的進入表面。
[0037]接觸溝槽的蝕刻可以導致源極區域的一部分被蝕刻，并且半導體襯底中源極區域的剩余部分限定接觸溝槽的側壁的至少部分。例如，接觸溝槽可以在接觸溝槽的側面處包括源極區域的至少一個側壁。源極區域和/或本體區域的蝕刻可以暴露接觸溝槽的底部處的本體區域。半導體襯底的蝕刻可以導致源極區域的表面形成接觸溝槽的側壁的至少一部分并且半導體襯底的本體區域的表面形成所蝕刻的接觸溝槽的底部的至少一部分。
[0038]另外地或可選地，方法100還可以包括:在蝕刻半導體襯底以形成接觸溝槽之前，蝕刻氧化物層的至少部分。可以執行氧化物層的蝕刻，接著進行源極區域的蝕刻以形成接觸溝槽。
[0039]例如，方法100還可以包括(例如在并入至少一種原子類型的原子之前)在半導體襯底中形成FET結構的本體區域。例如，可以例如在形成FET結構的源極區域之前形成本體區域。FET結構的本體區域可以通過在形成氧化物層之前將第二摻雜劑類型的摻雜劑原子并入到半導體襯底的區域中而形成。可以通過原子從半導體襯底的(前部主)表面的至少部分的植入(例如離子植入)和/或擴散來并入第二摻雜劑類型的摻雜劑原子。本體區域的濃度可以處于5 X 1016cm-3和I X 118Cnf3之間(例如約2 X 11W3)。
[0040]第二摻雜劑類型的摻雜劑原子(受主)可以被并入到本體區域中，以使得第二導電類型(例如P型)的本體區域形成在半導體襯底中。第二摻雜劑類型的摻雜劑原子可以例如包括來自周期表的III族的元素(或原子)，例如硼(B)和/或鋁(Al)。另外地、可選地或備選地，而且，第二摻雜劑類型的其它摻雜劑原子可以用于半導體襯底例如作為氮化鎵(GaN)。
[0041]形成于半導體襯底中的源極區域可以相鄰于本體區域而形成。例如，源極區域(在蝕刻之前并在并入至少一種原子類型的原子之前)可以在半導體襯底中位于本體區域上方(例如比本體區域更靠近于半導體襯底的前部主表面)。
[0042]另外地、備選地或可選地，方法100還可以包括:從接觸溝槽的底部去除包括至少一種原子類型的(不想要的)原子的本體區域的一部分。例如，此步驟可以通過在并入至少一種原子類型的原子之后蝕刻接觸溝槽的底部處的本體區域的至少部分來執行。另外地、備選地或可選地，可以在并入至少一種原子類型的原子之后，將第二摻雜劑類型的其它摻雜劑原子并入到接觸溝槽的底部處的本體區域中。借助合適的前部設計，方法100還可以省略本體摻雜中的額外局部增加，這可以例如導致閂鎖的減少。
[0043]另外地、備選地或可選地，方法100還可以包括:形成FET結構的其它部分，例如位于半導體襯底中的漂移區域、浮動區域、場截止區域和/或發射極區域以及位于半導體襯底處的絕緣結構、柵極電極、源極電極和漏極電極。這些過程中的一些過程(例如形成浮動區域、絕緣結構和柵極電極層)可以在并入至少一種原子類型的原子之前執行。這些過程中的一些過程(例如形成漂移區域、場截止區域、發射極區域和漏極電極)可以在并入至少一種原子類型的原子之前或之后執行。浮動區域可以例如在形成源極區域之前形成。
[0044]例如，并入至少一種原子類型的原子之后的所有過程都在低于800°C或低于700°C的溫度下執行，這可以減少或防止將所并入的至少一種類型的原子散布到半導體器件的其它區域中。
[0045]備選地或可選地，形成FET結構的漂移區域可以包括:形成第一導電類型(例如η—)的輕摻雜區域，或者半導體襯底可以具有適于漂移區域的摻雜濃度。漂移區域可以環繞或相鄰于本體區域的至少部分。例如，本體區域可以位于漂移區域上方。漂移區域可以例如位于半導體襯底的本體區域和背部主表面之間。例如，漂移區域可以位于FET結構的本體區域和漏極電極之間。
[0046]備選地或可選地，形成發射極區域可以例如包括:在形成于半導體襯底的背側處的漂移區域和漏極電極之間形成發射極區域。發射極區域可以包括形成于半導體襯底的背側表面處的第二導電類型(例如P+)的摻雜區域。
[0047]備選地或可選地，方法100可以包括:在半導體襯底的背表面處的發射極區域上或相鄰于半導體襯底的背表面處的發射極區域形成漏極電極(或背側金屬化層)。
[0048]此外，方法100還可以包括:在半導體襯底的前表面處形成電極結構(例如源極電極)。例如，源極電極結構可以相鄰于源極區域和本體區域形成并且與源極區域和本體區域相接觸。可選地，源極電極結構可以例如形成在氧化物層的至少部分上方或形成在氧化物層和半導體襯底之間。
[0049]方法100還可以包括:在半導體襯底中形成柵極溝槽。柵極溝槽可以例如相鄰于半導體襯底中的源極區域和本體區域形成。例如，柵極溝槽可以從半導體襯底的前部主表面延伸到半導體襯底中，以使得柵極溝槽相鄰于漂移區域和浮動區域。
[0050]方法100還可以包括或方法100還包括:在柵極溝槽的表面上形成柵極絕緣層。柵極絕緣層可以包含電絕緣材料，例如二氧化硅或氮化硅。
[0051]方法100還可以包括:在(例如覆蓋)柵極絕緣層上形成柵極電極結構。例如，柵極電極結構的至少部分可以形成在柵極溝槽中，以使柵極絕緣層位于柵極電極和半導體襯底之間。
[0052]方法100還可以包括:(例如在并入至少一種原子類型的原子之前)在半導體襯底中形成浮動區域。浮動區域可以包括第二導電類型(例如P型)的摻雜區域。浮動區域可以與本體區域相對而相鄰于柵極溝槽形成。浮動區域的至少部分可以形成在半導體襯底的前部主表面處。浮動區域可以從主前表面延伸到與本體區域和/或相鄰的柵極溝槽相比更深的深度。
[0053]方法100還可以包括:在半導體襯底上或至少部分地在半導體襯底中形成絕緣結構。例如，絕緣結構可以相鄰于半導體襯底的浮動區域和/或至少部分地在半導體襯底的浮動區域中形成。在非限制性例子中，絕緣結構可以通過硅的局部氧化(LOCOS)工藝或通過硅襯底的熱氧化來形成。
[0054]柵極電極結構的另外一部分還可以形成于半導體襯底的至少部分上，例如直接形成于絕緣結構上。
[0055]除(主要電活躍的摻雜劑原子(例如P、As)的)源極擴散以外，方法可以通過至少一種原子類型的原子的并入(例如主要電不活躍的原子的并入，例如砸并入)來改進功率半導體的閂鎖穩健性。由于在形成氧化物層之后至少一種原子類型的原子的并入，因此可以防止或減少由于在高回流溫度下(例如在至少900°C的溫度下)硅中的相對高擴散常數所導致的原子(例如砸原子)深入到漂移區中的散布。相反，原子(例如砸原子)可以偏析并保留在源極區域的表面區域中。在重要溫度工藝(例如中間氧化物層在至少900°C的溫度下的回流)借助IGBT功率MOS工藝并入至少一種原子類型的原子(例如半導體表面中的額外砸植入)可以導致原子到漂移區中的不期望深擴散或散布，并且可能負面影響部件的阻斷能力，因為最大場強可針對給定阻斷電壓而顯著增加。可以例如通過所描述的概念來回避這些挑占戈。
[0056]此外，在植入之后的后續高工藝溫度工藝可以在低于800°C的溫度下執行。例如，與填塞型阻擋層有關的溫度工藝或快速熱退火工藝(例如在740°C下達30s)可以由于砸原子的偏析效應而導致無原子(從10nm表面區域)的顯著重新分布。因此，可以甚至例如在低源極摻雜時經歷低的接觸阻抗。砸摻雜的發射極效率可以例如由于偏析效應結合低溶解度和低能級而保持非常低。
[0057]例如，至少一種原子類型的原子是砸原子。備選地或另外地，原子可以是其它硫族元素原子。備選地或另外地，硫原子可以引入接觸孔中。另外地或備選地，接觸孔側壁可以植入有有效施主或電不活躍的原子(例如S1、Ar)。然而，其可能未必具有砸原子的偏析行為，因此在此情況下，例如，對于退火工藝來說僅可以允許相對低的溫度和/或時間預算。
[0058]源極電極和/或柵極電極可以利用導電材料來形成，例如鋁(Al)、鈦(Ti)、鈦-鎢(TiW)、氮化鈦(TiN)、氮化鉭(TaN)或鎢(W)可以用作前側金屬化。例如，Al、Ti和/或TiW可以例如用作第一阻擋層。例如，除了與沉積的功率金屬化層(例如銅(Cu)、鎳(Ni)、鉻(Cr)和/或硅化物(例如鎳硅化物(Ni Si)和/或鉑硅化物(PtSi)))的組合以外或替代與沉積的功率金屬化層(例如銅(Cu)、鎳(Ni)、鉻(Cr)和/或硅化物(例如鎳硅化物(NiSi)和/或鉑硅化物(PtSi)))的組合，可以使用這些材料的組合。
[0059]圖1B示出了根據一實施例的用于形成半導體器件的方法的至少部分的示意性圖/Jn 150cl ο
[0060]圖1B示出了場效應晶體管結構的源極區域105，其形成在半導體襯底中。圖1B還示出了半導體器件還可以在半導體襯底中包括浮動區域108(例如P浮動區域)，例如第二導電類型(例如P型)的摻雜區域。
[0061]圖1B還示出了形成在半導體襯底上或至少部分地形成在半導體襯底中的絕緣結構(例如LOCOS區域)109和形成在延伸到半導體襯底中的柵極溝槽123的表面上的柵極絕緣層122。柵極電極結構124可以形成在絕緣結構109和柵極絕緣層122上，并且柵極電極結構124的至少部分可以形成在柵極溝槽123中。柵極溝槽可以相鄰于浮動區域108、源極區域105、本體區域101 (例如P本體區域)和漂移區域104形成。
[0062]圖1B還示出了氧化物層107(例如中間氧化物層)，其形成在柵極電極結構124上和源極區域105上。
[0063]圖1B示出了在形成氧化物層107之后，在FET結構(例如IGBT單元)的接觸溝槽111的側壁中的引入或并入130第一原子類型的原子(例如Se原子)。
[0064]通過(在形成氧化物層之后)在接觸溝槽的側壁中引入至少一種原子類型的原子(例如Se原子)，植入之后的溫度應力或負荷可以顯著減小。因此，可以避免或減少第一原子類型的原子(例如Se原子)到功率半導體元件的漂移區中的不想要的內擴散。可以相對于半導體襯底的(水平)主表面以在1°和70°之間(例如在2°和50°之間，例如約45°)的傾斜植入角度(由箭頭所示)來并入第一原子類型的原子。
[0065]至少一種原子類型的原子(例如Se原子)的植入劑量可以在5X 113個原子/cm2之上，例如在5 X 113和4 X 115個原子/cm2之間的范圍內，或更好例如在I X 114和8 X 114個原子/cm2之間。所施加的植入能量可以處于5keV和10keV之間，例如在1keV和70keV之間。
[0066]源極區域105還可以以小于I X 1018cm—3(例如在5 X 1017cm—3和I X 1019cm—3之間)的摻雜濃度包含第一摻雜劑類型的電活躍的原子(例如P、As)。源極區域中至少一種原子類型的原子的摻雜濃度與源極區域中第一摻雜劑類型的電活躍的原子的摻雜濃度之比(例如)處于1:10和1:2之間(例如在10%和50%之間)。
[0067]本體區域101可以以IX 117CnT3的摻雜濃度包含第二摻雜劑類型的摻雜劑原子(例如 B、A1)。
[0068]源極區域105可以包括不大于本體區域101的有效摻雜濃度(例如平均有效摻雜濃度)三倍的有效摻雜濃度(例如在表面區域處或在源極區域上平均)。例如，源極區域的電活躍的有效摻雜濃度INd-NaI可以低于相鄰本體區域的摻雜濃度、近似等于相鄰本體區域的摻雜濃度或優選地不比相鄰本體區域的摻雜濃度高超過3倍的因數，例如比其高小于80%，或例如比其高小于30%。例如，有效摻雜濃度可以例如處于I X 116和2 X 118Cnf3之間或處于5X 116和5 X 117Cnf3之間。
[0069]砸原子在接觸孔的側壁中的引入可以例如通過有角度(傾斜)植入或通過等離子沉積來執行。植入溝槽底部中的砸原子可以通過各向異性蝕刻或者借助高劑量受主植入和/或借助一個或多個適當植入能量進行的受主植入過摻雜來去除。通過橫向成角度和/或橫向欠擴散，(本體區域的)額外受主植入可以進一步弱化砸摻雜區域的發射極效率。植入的激活可以通過相對低的溫度(例如在600 °C以下)或通過快速熱退火來實現，以避免所植入的砸原子的實質重新分布。
[0070]用于源極區域的原子(例如P和/或As)的電活躍的有效(例如總體凈)摻雜濃度(例如平均或最大摻雜濃度)I Nd-Na I可以處于相鄰本體區域的摻雜濃度(例如平均或最大摻雜濃度)的區域中(例如約I X 117Cnf3)。例如，Nd可以表示施主原子的濃度，并且Na可以表示受主原子的濃度。例如，源極區域的電活躍的有效摻雜濃度可以低于(例如約8X 116Cnf3)相鄰本體區域的摻雜濃度、近似等于相鄰本體區域的摻雜濃度或優選地不比相鄰本體區域的摻雜濃度高超過3倍的因數，例如比其高小于80%，或例如比其高小于30%。一方面，源極區域的發射極效率可以相對低；并且另一方面，處于導通狀態的源極區域可以具有顯著低于漂移區域中的電壓降的電壓降。此外，電流絲化的趨勢可以通過源極區域中增加的電壓降而減少，因為該額外電壓降可以抵消電流絲化。
[0071]半導體表面的前側上的缺陷可以導致不良局部接觸，這可以導致VCEsat的可忽略增加。然而，P+-導電性增強植入期間的關鍵缺陷(此可能導致閂鎖行為的顯著降級)例如由于源極區下方的局部重摻雜P-摻雜區域缺失或具有較低摻雜而不再必然起作用。這可以歸因于η—源極區域的較低發射極效率。P+-導電性增強植入(P-本體摻雜增加植入)可以是到本體區域中的額外植入以增加本體區域的一部分內的本體摻雜。具有增加的摻雜的本體區域的該部分可以位于源極區域下方并且距柵極溝槽的距離大于200nm(例如以避免晶體管的閾值的改變)。如果可以避免P+-導電性增強植入，則制造成本可以降低。
[0072]P+-導向性增強植入的退火所導致的溫度負荷或應力可以由于較低發射極效率而減小，或者可以完全避免P+-導電性增強植入。例如，如果導電性增強植入因較低源極植入劑量而不必要，則溫度應力可以部分或甚至完全被消除。這可以為逆導型IGBT帶來正面的副作用。例如，反向二極管中的空穴注入可以顯著減少。
[0073]結合上文或下文所述的實施例論述更多細節和方面。圖2中所示的實施例可以包括與結合所提出的概念論述的一個或多個方面或者上文(例如圖1A)或下文(例如圖2至圖4)所描述的一個或多個實施例相對應的一個或多個可選的另外特征。
[0074]圖2示出了根據一實施例的半導體器件200的示意性圖示。
[0075]半導體器件200包括:場效應晶體管結構的本體區域201，其形成在場效應晶體管結構的漂移區域204和場效應晶體管結構的源極區域205之間。半導體襯底在本體區域201和漂移區域204之間的p-n結處以小于I X 113Cnf3的原子濃度包含硫族元素原子。源極區域205的至少部分以大于I X 113Cnf3或大于I X 114Cnf3或大于I X 1015cm—3或大于I X 116Cnf3或大于I X 117Cnf3或大于I X 1018cm—3的原子濃度包含硫族元素原子。
[0076]由于半導體襯底在p-n結206處以小于IX 1013cm—3的原子濃度具有硫族元素原子，因此可以改進半導體器件中的阻斷能力和抵抗閂鎖的穩健性，這是因為非常低數目的硫族元素原子例如存在于漂移區域中并存在于本體區域和漂移區域之間的區域(例如P-n結)中。因為這些區域中存在的硫族元素原子的數目保持低、最大場強保持低，從而例如減少半導體器件中的雪崩效應。由于源極區域的至少部分以大于I X 113Cnf3的原子濃度具有硫族元素原子，因此即使源極摻雜減少，也不經歷接觸阻抗(例如在源極電極和源極區域之間)的增強。例如，歐姆接觸可以形成在源極電極和源極區域之間。此外，發射極效率可以例如保持非常低并且抵抗閂鎖的穩健性可以被改進。
[0077]半導體器件200可以類似于根據關于圖1A和圖1B所述的方法來形成的半導體器件。例如，半導體器件200可以包括已關于圖1A的半導體器件所述的特征中的一者或多者或者全部。
[0078]在一些例子中，在源極區域205的表面區域處硫族元素原子(例如Se原子)的原子濃度可以大于I X 113Cnf3或大于I X 114Cnf3或大于I X 1015cm—3或大于I X 1016cm—3或大于IX 117Cnf3或大于I X 1018cm—3。從源極區域205的表面，表面區域可以例如具有小于150nm(例如10nm)的厚度。
[0079]源極區域205還可以以小于I X 1018cm—3(例如在5 X 1017cm—3和I X 1019cm—3之間)的摻雜濃度(例如平均或最大摻雜濃度)包含第一摻雜劑類型的電活躍的原子(例如P、As)。源極區域中的硫族元素原子的摻雜濃度與源極區域中的第一摻雜劑類型的電活躍的原子的摻雜濃度之比(例如)處于1:1O和1:2之間(例如在1 %和50 %之間)。
[0080]本體區域201可以以例如I X 117Cnf3或數倍于117Cnf3或大于I X 1018cm—3的摻雜濃度包含第二摻雜劑類型的摻雜劑原子(例如B、A1)。
[0081]源極區域205可以包括不大于本體區域201的有效摻雜濃度(例如平均摻雜濃度)三倍的有效摻雜濃度(例如在表面區域處或在源極區域上平均)。例如，源極區域的電活躍的有效摻雜濃度Ind-NaI可以低于相鄰本體區域的有效摻雜濃度、近似等于相鄰本體區域的有效摻雜濃度或優選地不比相鄰本體區域的有效摻雜濃度高超過3倍的因數，例如比其高小于80%，或例如比其高小于30%。例如，有效摻雜濃度可以例如處于I X 117和5 X 118Cnf3之間。
[0082]半導體器件200還可以包括:與源極區域205和/或本體區域201形成歐姆接觸的電極結構212 (例如源極電極)。
[0083]由于借助第一摻雜劑類型的摻雜劑原子(例如借助磷原子和/或砷原子)對源極區進行相對低摻雜，因此可以實現η型源極和P-本體結的較低發射極效率。此外，通過將第一原子類型的原子(例如Se)并入到源極區域中，例如即使源極區域用摻雜劑原子低摻雜，也可以在低摻雜源極區處實現歐姆接觸。此外，將第一原子類型的原子(例如Se)并入到接觸溝槽的側壁中可以在半導體材料的能隙中導致多個額外級別，這轉而可以導致非常低的接觸阻抗。
[0084]結合上文或下文所述的實施例來論述更多細節和方面。圖2中所示的實施例可以包括與結合所提出的概念論述的一個或多個方面或者上文(例如圖1A和圖1Β)或下文(例如圖3至圖4)所描述的一個或多個實施例相對應的一個或多個可選的另外特征。
[0085]圖3示出了根據一實施例的半導體器件300的示意性圖示。
[0086]半導體器件300包括:形成在半導體襯底中的場效應晶體管結構的本體區域301以及相鄰于本體區域301形成的源極區域305。源極區域305的至少部分以大于I X 1013cm—3或大于I X 1014cm—3或大于I X 1015cm—3或大于I X 1016cm—3或大于I X 1017cm—3或大于I X 1018cm—3的原子濃度包含硫族元素原子。半導體器件300還包括:接觸溝槽311，其延伸到半導體襯底中。半導體器件300還包括:電極結構312，其形成在接觸溝槽311中。電極結構312在接觸溝槽311的底部處與本體區域301相接觸并且在接觸溝槽311的側壁處與源極區域305相接觸。
[0087]由于接觸溝槽在半導體襯底中延伸并且電極結構形成在接觸溝槽中，因此可以改進半導體器件中的閂鎖穩健性，這是因為可并入到源極區域的表面區域中的硫族元素原子并且源極區305的摻雜水平可以減少。此外，源極區域和本體區域兩者可以由同一電極結構接觸，從而例如實現更有效且更簡單的半導體器件制作工藝。
[0088]源極區域305可以構造或限定接觸溝槽311的側壁的至少一部分。本體區域可以構造或限定接觸溝槽311的底部的至少一部分。
[0089]半導體器件300可以類似于根據關于圖1A和圖1B所述的方法來形成的半導體器件并且類似于關于圖2所述的半導體器件。例如，半導體器件300可以包括已關于圖1和圖2的半導體器件所述的特征中的一者或多者或者全部。
[0090]結合上文或下文所述的實施例來論述更多細節和方面。圖3中所示的實施例可以包括與結合所提出的概念論述的一個或多個方面或者上文(例如圖1或圖2)或下文(例如圖4)所描述的一個或多個實施例相對應的一個或多個可選的另外特征。
[0091]圖4示出了注入電子電流(A)431對空穴電流(A)432的圖410及其在相同本體摻雜濃度的情況下對不同源極摻雜濃度的依賴性(例如與原始源極摻雜水平的100 %433相比，減少到原始源極摻雜水平的50 % 434、減少到原始源極摻雜水平的10%435并減少到原始源極摻雜水平的5%436) ο當源極摻雜減少50%時，注入電子電流可以減小(例如從ImA減小到3 X 10—6A)，從而例如導致閂鎖穩健性的改進。在較高空穴電流(例如約1000A)下體驗較大效應。例如，與原始源極摻雜水平相比在源極摻雜減少50%時導致的注入電子電流的減小在較高空穴電流(例如約1000A)下比在10A至300A之間的空穴電流下大得多。
[0092]元件仿真可以顯示在FET斷開狀態期間源極區域摻雜濃度的減小對通過源極區域的電子注入的影響。在不減少源極摻雜(100%)情況下的電子電流密度(e-電流)和在源極摻雜減少50%情況下的電子電流密度可以顯示:電子電流密度在源極摻雜減少50%時顯著減小。另外，發射極效率減小。因此，借助于通過至少一種原子類型的原子在源極區域中的并入而讓較低源極摻雜成為可能，可以顯著減少閂鎖效應，從而例如導致低的接觸阻抗。本體摻雜的摻雜濃度例如在兩種情況(例如100%和50% )下相同。
[0093]結合上文或下文所述的實施例來論述更多細節和方面。圖4中所示的實施例可以包括與結合所提出的概念論述的一個或多個方面或者上文(例如圖1至圖3)或下文(例如圖4)所描述的一個或多個實施例相對應的一個或多個可選的另外特征。
[0094]結合一個或多個特定例子所論述的方面和特征(例如場效應晶體管結構、源極區域、源極區域的表面區域、半導體襯底、氧化物層、至少一種原子類型、原子類型群組、本體區域、漂移區域、場截止區域、浮動區域、發射極區域、氧化物層、絕緣結構、柵極電極結構、柵極溝槽、柵極絕緣層、源極電極、漏極電極、接觸溝槽和電極結構)可以與其它例子中的一個或多個例子進行組合。
[0095]各個實施例涉及一種用于制造具有改進的閂鎖穩健性和宇宙輻射穩健性的IGBT的方法。
[0096]各個實施例涉及改進IGBT中的閂鎖穩健性、過電流切換能力和宙輻射穩健性。可以執行摻雜調節以調節晶體管結構的摻雜區域的特性。本文所述的各個實施例可以減少或防止摻雜劑在半導體襯底中的不受控散布，該不受控散布可以負面影響晶體管的阻斷能力。
[0097]各個實施例涉及改進來自CoolMOS?元件的宇宙輻射。
[0098]各個實施例涉及砸原子在IGBT或功率MOSFET的接觸孔的側壁中的引入，同時涉及元件的源極摻雜的顯著減少。
[0099]示例性實施例還可以提供一種具有程序代碼的計算機程序，當計算機程序在計算機或處理器上被執行時，程序代碼用于執行上述方法中的一種方法。本領域的技術人員將容易認識到，各種上述方法的動作可以由經編程的計算機來執行。在本文中，一些示例性實施例還意欲涵蓋程序存儲設備(例如，數字數據存儲介質)，其是機器或計算機可讀的程序存儲設備并編碼了機器可執行或計算機可執行程序指令，其中，這些指令執行上述方法的動作中的一些或全部動作。程序存儲設備可以例如是數字存儲器、磁性存儲介質(例如磁盤和磁帶)、硬盤驅動器、或可選地是光學可讀數字數據存儲介質。其它示例性實施例還意欲涵蓋經編程以執行上述方法的動作的計算機或者經編程以執行上述方法的動作的(現場)可編程邏輯陣列((F)PLA)或(現場)可編程門陣列((F)PGA)。
[0100]說明書和附圖僅圖示說明本公開內容的原理。因此，將理解的是，本領域的技術人員將能夠設計出雖然本文中未明確描述或顯示、但體現本公開內容的原理并包含在其精神和范圍內的各種布置。此外，本文所記載的所有例子主要明確地意欲僅出于教學目的，以用于幫助讀者理解本公開內容的原理和由發明人所貢獻來對本領域進行促進的概念，并且將被解釋為不限于此類專門記載的例子和條件。此外，本文中的記載本公開內容的原理、方面和實施例以及其特定例子的所有表述都意欲涵蓋其等效物。
[0101]表示為“用于……的單元”(執行某一功能)的功能塊應被分別理解為包括被配置為執行某一功能的電路的功能塊。因此，“用于某物的單元”也可以被理解為“被配置為或適于某物的單元”。因此，被配置為執行某一功能的單元并不暗示此單元一定一直執行所述功能(在給定時刻)。
[0102]可以通過使用專用硬件(例如“信號提供器”、“信號處理單元”、“處理器”、“控制器”等以及能夠聯合適當軟件執行軟件的硬件)來提供圖中所示的各種元素(包含標記為“單元”、“用于提供傳感器信號的單元”、“用于生成傳輸信號的單元”等的任何功能塊)的功能。此外，本文中描述為“單元”的任何實體可以對應于或實現為“一個或多個模塊”、“一個或多個設備”、“一個或多個單元”等。當由處理器提供時，該功能可以由單個專用處理器、由單個共享處理器或由多個單獨處理器來提供，這些處理器中的一些處理器可以被共享。此外，術語“處理器”或“控制器”的明確使用不應被解釋為排他性地指代能夠執行軟件的硬件，并且可以隱含地包括(但不限于)數字信號處理器(DSP)硬件、網絡處理器、專用集成電路(ASIC)、現場可編程門陣列(FPGA)、用于存儲軟件的只讀存儲器(R0M)、隨機存取存儲器(RAM)和非易失性存儲設備。還可以包括常規和/或定制的其它硬件。
[0103]本領域的技術人員應當理解，本文中的任何框圖表示體現本公開內容的原理的說明性電路的概念圖。類似地，將理解，任何流程圖、流程圖表、狀態轉換圖、偽代碼等等表示可以大致以計算機可讀介質來表示并因此由計算機或處理器執行的各種過程，無論是否明確地示出了此類計算機或處理器。
[0104]此外，以上權利要求在此并入到【具體實施方式】中，其中每一權利要求可以自己作為單獨實施例。雖然每一權利要求本身可以作為單獨的實施例，但應注意一雖然從屬權利要求在權利要求書中可以涉及與一個或多個其它權利要求的特定組合一其它實施例也可以包括從屬權利要求與每一其它從屬或獨立權利要求的主題的組合。在本文中提出此類組合，除非指出，該特定組合不是預期的。此外，意欲還將一個權利要求的特征包括到任何其它獨立權利要求中，即使并不直接該權利要求從屬于該獨立權利要求。
[0105]應進一步注意，在說明書中或在權利要求書中所公開的方法可以由具有用于執行這些方法的相應動作中的每一者的單元的設備來實現。
[0106]此外，應理解，說明書或權利要求書中所公開的多個動作或功能的公開內容可以不被解釋為處于特定順序內。因此，多個動作或功能的公開內容將不會將其限于特定順序，除非此類動作或功能出于技術原因而不可互換。此外，在一些實施例中，單個動作可以包括或可以被分解成多個子動作。可以將此類子動作包括為該單個動作的公開內容的一部分，除非明確排除。
【主權項】
1.一種用于形成半導體器件的方法，所述方法包括: 在半導體襯底中形成場效應晶體管結構的源極區域； 形成氧化物層；以及 在形成所述氧化物層之后，將原子類型群組中的至少一種原子類型的原子并入到所述場效應晶體管結構的所述源極區域的至少一部分中，其中，所述原子類型群組包括硫族元素原子、硅原子和氬原子，其中，在并入所述至少一種原子類型的所述原子之前，去除所述源極區域的一部分。2.—種用于形成半導體器件的方法，所述方法包括: 在半導體襯底中形成場效應晶體管結構的源極區域； 形成氧化物層；以及 在形成所述氧化物層之后，將原子類型群組中的至少一種原子類型的原子并入到所述場效應晶體管結構的所述源極區域的至少一部分中，其中，所述原子類型群組包括硫族元素原子、硅原子和氬原子，其中，在并入所述至少一種原子類型的所述原子之前，去除所述源極區域的一部分， 其中，在并入所述至少一種原子類型的所述原子之后的所有過程是在低于800°C的溫度下執行的。3.根據前述權利要求中的任一項所述的方法，其中，將50%以上的所并入的所述至少一種原子類型的原子并入到所述源極區域的表面區域中，其中，所述表面區域包括小于150nm的厚度。4.根據前述權利要求中的任一項所述的方法，其中，將所述至少一種原子類型的所述原子并入到所述源極區域的至少一部分中包括:相對于所述半導體襯底的主表面以傾斜植入角度來植入所述至少一種原子類型的所述原子。5.根據前述權利要求中的任一項所述的方法，其中，形成所述源極區域包括:在形成所述氧化物層之前，將第一摻雜劑類型的摻雜劑原子并入到所述半導體襯底的區域中。6.根據前述權利要求中的任一項所述的方法，包括:將接觸溝槽蝕刻到所述半導體襯底中，其中，所述源極區域的表面形成所述接觸溝槽的側壁的至少一部分，并且所述半導體襯底的本體區域的表面形成所蝕刻的接觸溝槽的底部的至少一部分。7.根據權利要求6所述的方法，包括:在并入所述至少一種原子類型的所述原子之后，蝕刻所述接觸溝槽的所述底部處的所述本體區域的至少部分。8.根據權利要求6或7所述的方法，還包括:在并入所述至少一種原子類型的所述原子之后，將第二摻雜劑類型的摻雜劑原子并入到所述接觸溝槽的所述底部處的所述本體區域中。9.根據前述權利要求中的任一項所述的方法，還包括:在并入所述至少一種原子類型的所述原子之前，在大于900°C的溫度下回火所述氧化物層。10.根據前述權利要求中的任一項所述的方法，包括:在所述半導體襯底中相鄰于所述源極區域和所述本體區域形成柵極溝槽。11.根據前述權利要求中的任一項所述的方法，包括:將所述氧化物層形成在柵極電極結構的至少部分上，所述柵極電極結構形成在所述半導體襯底的至少部分上。12.根據前述權利要求中的任一項所述的方法，其中，所述至少一種原子類型的所述原子是砸原子。13.根據前述權利要求中的任一項所述的方法，其中，所述至少一種原子類型的所述原子的植入劑量處于5 X 113和4 X 115個原子/cm2之間的范圍內。14.一種半導體器件，包括: 場效應晶體管結構的本體區域，其形成在所述場效應晶體管結構的漂移區域和所述場效應晶體管結構的源極區域之間； 其中，所述半導體襯底在所述本體區域和所述漂移區域之間的p-n結處以小于I X113Cnf3的原子濃度包含硫族元素原子， 其中，所述源極區域的至少部分以大于I X 114Cnf3的原子濃度包含所述硫族元素原子。15.根據權利要求14所述的半導體器件，其中，所述源極區域在所述源極區域的表面區域處以大于I X 113CnT3的原子濃度包含所述硫族元素原子，其中，所述表面區域包括小于150nm的厚度。16.根據權利要求14或15所述的半導體器件，其中，所述本體區域以在IX 117Cnf3和5X118Cnf3之間的摻雜濃度包含第二摻雜劑類型的摻雜劑原子。17.根據權利要求14至16中的任一項所述的半導體器件，其中，所述源極區域以小于IX 119Cnf3的摻雜濃度包含第一摻雜劑類型的電活躍的摻雜劑原子。18.根據權利要求17所述的半導體器件，其中，所述源極區域中所述硫族元素原子的摻雜濃度與所述源極區域中所述第一摻雜劑類型的電活躍的原子的摻雜濃度之比處于1:10和1:2之間。19.根據權利要求14至18中的任一項所述的半導體器件，其中，所述源極區域包括不大于所述本體區域的有效摻雜濃度三倍的有效摻雜濃度。20.根據權利要求14至19中的任一項所述的半導體器件，還包括與所述源極區域形成歐姆接觸的電極結構。21.—種半導體器件，包括: 形成在半導體襯底中的場效應晶體管結構的本體區域以及相鄰于所述本體區域形成的源極區域，其中，所述源極區域的至少部分以大于I X 113CnT3的原子濃度包含硫族元素原子； 接觸溝槽，其延伸到所述半導體襯底中；以及 電極結構，其形成在所述接觸溝槽中，其中，所述電極結構在所述接觸溝槽的底部處與所述本體區域相接觸并且在所述接觸溝槽的側壁處與所述源極區域相接觸。
【文檔編號】H01L29/06GK105895699SQ201610079475
【公開日】2016年8月24日
【申請日】2016年2月4日
【發明人】P·C·布蘭特, H-J·舒爾策, A·R·施特格納
【申請人】英飛凌科技股份有限公司