功率集成器件、包括其的電子設備以及包括其的電子系統的制作方法

功率集成器件、包括其的電子設備以及包括其的電子系統的制作方法
【專利摘要】一種功率集成器件包括：半導體層，其具有第一導電性；源極區域和漏極區域，每個具有第二導電性并且被設置在半導體層中，其中源極區域與漏極區域彼此間隔開；第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域；第二漂移區域，其具有第二導電性，被設置在半導體層中，接觸第一漂移區域的側壁，并且具有低于第一漂移區域的雜質濃度的雜質濃度；柵極絕緣層，其被設置在源極區域與第二漂移區域之間的溝道區域之上，并且延伸到第二漂移區域之上；場絕緣板，其被設置在第二漂移區域和第一漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中柵極導電圖案延伸到場絕緣板之上。
【專利說明】功率集成器件、包括其的電子設備以及包括其的電子系統
[0001]相關申請交叉引用
[0002]本申請要求2015年2月17日提交的申請號為10-2015-0024488的韓國申請的優先權，其全部內容通過引用并入本文。
技術領域
[0003]本公開的各種實施例涉及一種半導體集成電路，更具體地，涉及一種功率集成器件、包括其的電子設備以及包括其的電子系統。
【背景技術】
[0004]在智能功率設備中可以采用具有控制器和驅動器兩者的功能的集成電路。智能功率設備的輸出電路可以被設計為包括在高電壓下操作的橫向雙擴散MOS (LDMOS)晶體管。因此，LDMOS晶體管的擊穿電壓(例如，漏極結擊穿電壓和柵介質擊穿電壓)是可以直接影響LDMOS晶體管的穩定操作的重要因素。此外，LDMOS晶體管的導通電阻(Ron)也是可以影響LDMOS晶體管的電氣特性(例如，LDMOS晶體管的電流驅動能力)的重要因素。為了改善LDMOS晶體管的漏極結擊穿電壓，應該降低漏極區域與溝道區域之間的漂移區域的摻雜濃度或應該增大漂移區域中的載流子的漂移長度(與漂移區域中的電流路徑的長度相對應)。然而，在這種情況下，LDMOS晶體管的電流驅動能力可以降低而增大LDMOS晶體管的導通電阻(Ron)。相反地，如果漏極區域與溝道區域之間的漂移區域的摻雜濃度增加或漂移區域中的漂移長度減小，則LDMOS晶體管的導通電阻(Ron)可以減小而改善LDMOS晶體管的電流驅動能力，但LDMOS晶體管的漏極結擊穿電壓可能降低。換言之，在LDMOS晶體管中，導通電阻和漏極結擊穿電壓可以具有一種折衷關系。

【發明內容】

[0005]各種實施例針對一種功率集成器件、包括其的電子設備以及包括其的電子系統。
[0006]根據一個實施例，一種功率集成器件包括:半導體層，其具有第一導電性;源極區域和漏極區域，每個具有第二導電性并且被設置在半導體層中，其中源極區域與漏極區域彼此間隔開;第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域；第二漂移區域，其具有第二導電性，被設置在半導體層中，接觸第一漂移區域的側壁，并且具有比第一漂移區域的雜質濃度低的雜質濃度;柵極絕緣層，其被設置在源極區域與第二漂移區域之間的溝道區域之上，并且延伸到第二漂移區域之上;場絕緣板，其被設置在第二漂移區域和第一漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中，柵極導電圖案延伸到場絕緣板之上。
[0007]根據另一個實施例，一種功率集成器件包括:半導體層，其具有第一導電性;源極區域，其具有第二導電性;漂移區域，其具有第二導電性，被設置在半導體層中，并且通過溝道區域來與源極區域間隔開;漏極區域，其具有第二導電性并且被設置在漂移區域的上部中；柵極絕緣層，其被設置在溝道區域之上并且延伸到漂移區域之上;第一場絕緣板，其被設置在漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構;第二場絕緣板，其從第一場絕緣板之下延伸到漂移區域中并且具有溝槽結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中，柵極導電圖案延伸到第一場絕緣板之上。
[0008]根據另一個實施例，一種電子設備包括高壓集成電路和功率集成器件。高壓集成電路適用于響應于輸入信號而產生輸出信號。功率集成器件適用于根據高壓集成電路的輸出信號來執行開關操作。功率集成器件包括:半導體層，其具有第一導電性;源極區域和漏極區域，每個具有第二導電性并且被設置在半導體層中，其中，源極區域與漏極區域彼此間隔開;第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域;第二漂移區域，其具有第二導電性，被設置在半導體層中，接觸第一漂移區域的側壁，并且具有比第一漂移區域的雜質濃度低的雜質濃度;柵極絕緣層，其被設置在源極區域與第二漂移區域之間的溝道區域之上，并且延伸到第二漂移區域之上;場絕緣板，其被設置在第二漂移區域和第一漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中，柵極導電圖案延伸到場絕緣板之上。
[0009]根據另一個實施例，一種電子設備包括高壓集成電路和功率集成器件。高壓集成電路適用于響應于輸入信號而產生輸出信號。功率集成器件適用于根據高壓集成電路的輸出信號來執行開關操作。功率集成器件包括:半導體層，其具有第一導電性;源極區域，其具有第二導電性;漂移區域，其具有第二導電性，被設置在半導體層中，并且通過溝道區域來與源極區域間隔開;漏極區域，其具有第二導電性并且被設置在漂移區域的上部中；柵極絕緣層，其被設置在溝道區域之上并且延伸到漂移區域之上;第一場絕緣板，其被設置在漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構;第二場絕緣板，其從第一場絕緣板之下延伸到漂移區域中并且具有溝槽結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中，柵極導電圖案延伸到第一場絕緣板之上。
[0010]根據另一個實施例，一種電子系統包括移動站調制解調器(MSM)、射頻(RF)子系統、顯示器、存儲器以及電源管理集成電路(PMIC)，PMIC被配置為包括功率集成器件并且將電源電壓供應至MSM、RF子系統以及顯示器。功率集成器件包括:半導體層，其具有第一導電性;源極區域和漏極區域，每個具有第二導電性并且被設置在半導體層中，其中，源極區域與漏極區域彼此間隔開;第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域;第二漂移區域，其具有第二導電性，被設置在半導體層中，接觸第一漂移區域的側壁，并且具有比第一漂移區域的雜質濃度低的雜質濃度;柵極絕緣層，其被設置在源極區域與第二漂移區域之間的溝道區域之上，并且延伸到第二漂移區域之上;場絕緣板，其被設置在第二漂移區域和第一漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中，柵極導電圖案延伸到場絕緣板之上。
[0011]根據另一個實施例，一種電子系統包括移動站調制解調器(MSM)、射頻(RF)子系統、顯示器、存儲器以及電源管理集成電路(PMIC)，PMIC被配置為包括功率集成器件并且將電源電壓供應至MSM、RF子系統以及顯示器。功率集成器件包括:半導體層，其具有第一導電性;源極區域，其具有第二導電性;漂移區域，其具有第二導電性，被設置在半導體層中，并且通過溝道區域來與源極區域間隔開;漏極區域，其具有第二導電性并且被設置在漂移區域的上部中；柵極絕緣層，其被設置在溝道區域之上并且延伸到漂移區域之上;第一場絕緣板，其被設置在漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構;第二場絕緣板，其從第一場絕緣板之下延伸到漂移區域中并且具有溝槽結構；以及柵極導電圖案，其被設置在柵極絕緣層之上，其中，柵極導電圖案延伸到第一場絕緣板之上。
【附圖說明】
[0012]根據附圖和所附的詳細說明，本公開的各種實施例將會變得更明顯，其中:
[0013]圖1是示出根據一個實施例的功率集成器件的透視圖；
[0014]圖2是示出圖1中所示的功率集成器件的場絕緣板部分的放大的橫截面圖；
[0015]圖3是示出根據另一個實施例的功率集成器件的透視圖；
[0016]圖4是示出根據又一個實施例的功率集成器件的透視圖；
[0017]圖5是示出圖4中所示的功率集成器件的第一場絕緣板部分和第二場絕緣板部分的放大的橫截面圖；
[0018]圖6是示出根據又一個實施例的功率集成器件的透視圖；
[0019]圖7是示出采用根據本公開的一些實施例的功率集成器件中的至少一種功率集成器件的電子設備的示意圖；以及
[0020]圖8是示出采用根據本公開的一些實施例的功率集成器件中的至少一種功率集成器件的電子系統的框圖。
【具體實施方式】
[0021]在功率集成器件(諸如，LDMOS晶體管)中，通過硅局部氧化(LOCOS)工藝形成的場絕緣板可以用作柵介質層，并且柵電極可以延伸到場絕緣板上。根據此柵極結構，漏極電場可以降低，并且由于漏極結構而引起的柵調制現象可以被抑制。然而，如果在功率集成器件中采用LOCOS的場絕緣板，則在減小功率集成器件的尺寸或增大漏極結擊穿電壓中可能存在一些限制。特別地，隨著功率集成器件變得更高度集成，漏極區域與源極區域之間的距離已經被減小。在這種情況下，貫穿冶金結(諸如，漏極結)的電場可能增大。此外，如果功率集成器件被縮小以增加其集成密度，則冶金結(即，漏極結)的曲率半徑可以被減小而增大貫穿冶金結的電場。因此，冶金結的擊穿電壓特性可能退化。另外，LOCOS場絕緣板可能導致在功率集成器件的溝道長度的控制中的困難。因此，下面的實施例可以提供各種功率集成器件，所述各種功率集成器件能夠甚至在不使用LOCOS場絕緣板的情況下改善導通電阻特性和擊穿電壓特性。
[0022]將理解的是，盡管在本文中可能使用術語第一、第二、第三等以描述各種元件，但是這些元件不應該受限于這些術語。這些術語僅用于區別一個元件與另一個元件。因此，在不脫離本公開的教導的情況下，一些實施例中的第一元件可以在其它實施例中被稱為第二元件。
[0023]也將理解的是，當一個元件被稱為位于另一個元件“上”、“之上”、“上面”、“下”、“之下”或“下面”時，其可以直接接觸另一個元件或在他們之間可以存在至少一個中間元件。因此，本文中所使用的術語(例如“上”、“之上”、“上面”、“下”、“之下，，、“下面”等)僅用于描述特定實施例的目的，而不意在限制本公開的范圍。
[0024]還將理解的是，當一個元件被稱為“連接”或“耦合”至另一個元件時，其能夠直接連接或耦合至另一個元件或者可以存在中間元件。
[0025]圖1是示出根據一個實施例的功率集成器件100的透視圖。參照圖1，功率集成器件100可以包括被設置在襯底102上的第一導電類型的半導體層104(例如，P型半導體層)。在一些實施例中，P型半導體層104可以是通過外延工藝生長的材料層。可選地，可以通過將雜質離子注入半導體襯底中來提供P型半導體層104。如果襯底102是具有第一導電類型(SP，P型)的半導體襯底，則襯底102可以用作P型半導體層1LP型半導體層104可以是硅層。
[0026]用第二導電類型的雜質重摻雜的源極區域106和漏極區域108(例如，N型源極區域和N型漏極區域)可以被設置在P型半導體層104的上部中，在第一方向上彼此間隔開。N型源極區域106和N型漏極區域108中的每個可以在與第一方向交叉的第二方向上延伸而具有條帶(stripe)形狀。
[0027]用P型雜質重摻雜的體接觸(body contact)區域110可以被設置在N型源極區域106的一側。N型源極區域106的一個側壁可以與P型體接觸區域110的一個側壁接觸。
[0028]用P型雜質重摻雜的接觸區域112可以被設置在P型半導體層104的上部中，在第一方向上與N型漏極區域108間隔開。
[0029]溝槽隔離層114可以被設置在P型接觸區域112與N型漏極區域108之間。溝槽隔離層114可以被設置為將功率集成器件100與形成在襯底102的其它區域中的其它器件電隔離。此外，溝槽隔離層114可以被設置為將構成功率集成器件100的一些雜質結區域彼此電隔離。
[0030]N型源極區域106和P型體接觸區域110可以由設置在P型半導體層104中的P型體區域116圍繞。P型體區域116可以具有第一結深Dl A型漏極區域108可以由漂移區域122圍繞，漂移區域122被設置在P型半導體層104中而與N型漏極區域108具有相同的導電類型。P型接觸區域112可以由阱區域124圍繞，阱區域124被設置在P型半導體層104中而與P型接觸區域112具有相同的導電類型。
[0031]漂移區域122可以包括第一 N型漂移區域118和第二 N型漂移區域120。第一 N型漂移區域118可以被設置在P型半導體層104的上部中，而圍繞N型漏極區域108的側壁以及底表面，并且具有第二結深D2。第二N型漂移區域120可以被設置在P型半導體層104的上部中，與第一 N型漂移區域118的一個側壁接觸，并且在第一方向上與P型體區域116間隔開。
[0032]第二 N型漂移區域120可以具有第三結深D3。第三結深D3可以小于第二結深D2W型體區域116的第一結深Dl可以小于第二結深D2，而可以大于第三結深D3。
[0033]第一 N型漂移區域118的雜質濃度可以低于N型漏極區域108的雜質濃度。第二 N型漂移區域120的雜質濃度可以低于第一 N型漂移區域118的雜質濃度。P型半導體層104在N型源極區域106與第二 N型漂移區域120之間的上部可以對應于溝道區域126。
[0034]柵極絕緣層128可以被設置在N型源極區域106與第二 N型漂移區域120之間的溝道區域126上。柵極絕緣層128可以延伸到第二 N型漂移區域120上以特定長度。
[0035]場絕緣板130可以被設置在第一 N型漂移區域118的頂表面和第二 N型漂移區域120的頂表面上。場絕緣板130可以具有平面結構。即，場絕緣板130的底表面可以與第一N型漂移區域118的頂表面和第二 N型漂移區域120的頂表面位于相同的水平(level)處，并且場絕緣板130可以從第一 N型漂移區域118的頂表面和第二 N型漂移區域120的頂表面向上突出而具有特定高度。場絕緣板130的一個側壁可以接觸柵極絕緣層128的一個側壁。場絕緣板130比柵極絕緣層128厚。
[0036]在一些實施例中，場絕緣板130的與柵極絕緣層128相反的側壁可以與N型漏極區域108的側壁垂直地對齊。可選地，場絕緣板130可以橫向地延伸到N型漏極區域108的頂表面上而與N型漏極區域108的一部分重疊。在一些實施例中，場絕緣板130可以包括氧化物層。
[0037]柵極導電層132可以被設置在柵極絕緣層128上。因此，柵極導電層132可以與溝道區域126的整個部分以及第二 N型漂移區域120的與溝道區域126相鄰的一部分垂直地重疊。柵極導電層132的側壁可以與N型源極區域106的與溝道區域126相鄰的側壁自對齊。柵極導電層132可以延伸到場絕緣板130的頂表面上而覆蓋場絕緣板130的一部分。因此，柵極導電層132也可以與第二 N型漂移區域120的剩余部分以及第一 N型漂移區域118的與第二 N型漂移區域120相鄰的一部分垂直地重疊。
[0038]由于場絕緣板130具有平面結構，因此與采用LOCOS場絕緣板的常規集成器件相比，可以縮短從N型漏極區域108朝向N型源極區域106的電流路徑，改善功率集成器件100的導通電阻特性。另外，場絕緣板130可以減小集中在柵極絕緣層128的邊緣的電場(參見圖1的部分“A”)。因此，功率集成器件100的擊穿位置可以從柵極絕緣層128的邊緣“A”分散到功率集成器件100的塊體(bu I k)區域中，從而改善功率集成器件100的擊穿特性。
[0039]盡管如此，根據功率集成器件100的設計參數(例如，漂移區域122的結深等)，電場可以被施加至所述邊緣或柵極絕緣層128與場絕緣板130之間的界面(見圖1的部分“A”)。在這種情況下，即使在功率集成器件100中采用平面的場絕緣板130，也可能在功率集成器件100的塊體區域中發生擊穿現象之前，在柵極絕緣層128與場絕緣板130之間的界面區域中發生擊穿現象。
[0040]然而，根據一個實施例，可以通過采用具有較低的雜質濃度且被設置在柵極絕緣層128與場絕緣板130之間的界面區域之下的第二 N型漂移區域120來減輕或抑制這種效應。
[0041]此外，具有較高的雜質濃度的第一N型漂移區域118可以被設置為圍繞N型漏極區域108。因此，第一 N型漂移區域118可以補償由具有較低的雜質濃度的第二 N型漂移區域120引起的導通電阻值的增加。在一些實施例中，第二N型漂移區域120的雜質濃度可以在第一N型漂移區域118的雜質濃度的約40%到約70%的范圍之內。在第一 N型漂移區域118和第二 N型漂移區域120之間的界面附近的雜質濃度可以呈現漸變分布(graded prof ile)。即，雜質濃度可以從第一 N型漂移區域118朝向第二 N型漂移區域120逐漸降低。
[0042]圖2是示出圖1中所示的場絕緣板130和與場絕緣板130相鄰的一些區域的放大的橫截面圖。在圖2中，與圖1中所用的相同的附圖標記指示相同的元件。如圖2中所示，所述邊緣或柵極絕緣層128與場絕緣板130之間的界面部分“A”可以被設置在第二 N型漂移區域120上，并且電場可以集中在界面部分“A”處。
[0043]第二N型漂移區域120可以具有較低的雜質濃度以減輕界面部分“A”中的電場集中。具有較高雜質濃度的第一N型漂移區域118可以與界面部分“A”間隔開充足距離以減輕界面部分“A”中的電場集中。因此，即使第一N型漂移區域118的雜質濃度增加，界面部分“A”中的電場集中也不會受到第一 N型漂移區域118的雜質濃度的影響。
[0044]在一些實施例中，在第一N型漂移區域118與界面部分“A”之間的、與第二N型漂移區域120與場絕緣板130之間的重疊區域在第一方向上的長度相對應的距離LI可以基本上等于或大于第二N型漂移區域120與柵極絕緣層128之間的重疊區域的長度L2。即，從第一漂移區域118至柵極絕緣層128與場絕緣板130之間的界面部分“A”的、對應于長度LI的距離基本上等于或大于從溝道區域126到柵極絕緣層128與場絕緣板130之間的界面部分“A”測量的、對應于長度L2的距離。
[0045]圖3是示出根據另一個實施例的功率集成器件200的透視圖。參照圖3，功率集成器件200可以包括被設置在襯底202上的第一導電類型的半導體層204(例如，P型半導體層)。在一些實施例中，P型半導體層204可以是通過外延工藝生長的材料層。可選地，可以通過將雜質離子注入半導體襯底中來提供P型半導體層204 J型半導體層204可以是硅層。
[0046]用第二導電類型的雜質離子重摻雜的埋層252(例如，N型埋層)可以被設置在襯底202與P型半導體層204之間。N型埋層252的雜質可以擴散到襯底202和P型半導體層204兩者中。
[0047]P型埋層254可以被設置在P型半導體層204中而覆蓋N型埋層2521型埋層254的底表面可以接觸N型埋層252的頂表面。N型埋層252在第一方向上的長度可以大于P型埋層254在第一方向上的長度。因此，N型埋層252的一端可以從P型埋層254的一端橫向地突出。盡管在圖3中未示出，但N型埋層252的另一端也可以從P型埋層254的另一端橫向地突出。
[0048]用第二導電類型的雜質重摻雜的源極區域206和漏極區域208(例如，N型源極區域和N型漏極區域)可以被設置在P型半導體層204的上部中，在第一方向上彼此間隔開。N型源極區域206和N型漏極區域208的每個可以在與第一方向交叉的第二方向上延伸而具有條帶形狀。
[0049]用P型雜質重摻雜的體接觸區域210可以被設置在N型源極區域206的一側。N型源極區域206的一個側壁可以接觸P型體接觸區域210的一個側壁。
[0050]用P型雜質重摻雜的接觸區域212和用N型雜質重摻雜的接觸區域256可以被設置在P型半導體層204的上部中。P型接觸區域212可以在第一方向上與N型漏極區域208間隔開。N型接觸區域256可以在第一方向上與P型接觸區域212間隔開。
[0051]溝槽隔離層214可以被設置在P型接觸區域212與N型漏極區域208之間以及在P型接觸區域212與N型接觸區域256之間。溝槽隔離層214可以被設置為將功率集成器件200與形成在襯底202的其它區域中的其它器件電隔離。此外，溝槽隔離層214可以被設置為將構成功率集成器件200的一些雜質結區域彼此電隔離。
[0052]N型源極區域206和P型體接觸區域210可以由設置在P型半導體層204中的P型體區域216圍繞。N型漏極區域208可以由漂移區域222圍繞，漂移區域222被設置在P型半導體層204中而與N型漏極區域208具有相同的導電類型。P型接觸區域212可以由阱區域224圍繞，阱區域224被設置在P型半導體層204中而與P型接觸區域212具有相同的導電類型。P型體區域216的底表面和P型阱區域224的底表面可以接觸P型埋層254的頂表面。N型接觸區域256可以由N型匯集(sink)區域258圍繞。N型匯集區域258的底表面可以接觸N型埋層252的頂表面。
[0053]漂移區域222可以包括第一 N型漂移區域218和第二 N型漂移區域220。第一 N型漂移區域218可以被設置在P型半導體層204的上部中而圍繞N型漏極區域208的側壁和底表面，并且第一 N型漂移區域218的底表面可以接觸P型埋層254的頂表面。
[0054]第二 N型漂移區域220可以被設置在P型半導體層204的上部中而接觸第一 N型漂移區域218的一個側壁并且在第一方向上與P型體區域216間隔開特定距離。第二 N型漂移區域220的底表面可以與P型埋層254的頂表面間隔開特定距離。可選地，第二 N型漂移區域220的底表面可以接觸P型埋層254的頂表面。
[0055]第一 N型漂移區域218的雜質濃度可以低于N型漏極區域208的雜質濃度。第二 N型漂移區域220的雜質濃度可以低于第一 N型漂移區域218的雜質濃度。在N型源極區域206與第二 N型漂移區域220之間的P型半導體層204的上部可以對應于溝道區域226。
[0056]柵極絕緣層228可以被設置在N型源極區域206與第二 N型漂移區域220之間的溝道區域226上。柵極絕緣層228可以延伸到第二 N型漂移區域220上以特定長度。
[0057]場絕緣板230可以被設置在第一 N型漂移區域218的頂表面和第二 N型漂移區域220的頂表面上。場絕緣板230可以具有平面結構。即，場絕緣板230的底表面可以與第一N型漂移區域218的頂表面和第二 N型漂移區域220的頂表面位于相同的水平處，并且場絕緣板230可以從第一 N型漂移區域218的頂表面和第二 N型漂移區域220的頂表面向上突出而具有特定高度。場絕緣板230的一個側壁可以接觸柵極絕緣層228的一個側壁。
[0058]在一些實施例中，場絕緣板230的與柵極絕緣層228相反的側壁可以與N型漏極區域208的側壁垂直地對齊。可選地，場絕緣板230可以橫向地延伸到N型漏極區域208的頂表面上，而與N型漏極區域208的一部分重疊。在一些實施例中，場絕緣板230可以包括氧化物層。
[0059]柵極導電層232可以被設置在柵極絕緣層228上。因此，柵極導電層232可以與溝道區域226的整個部分以及第二 N型漂移區域220的與溝道區域226相鄰的一部分垂直地重疊。柵極導電層232的側壁可以與N型源極區域206的與溝道區域226相鄰的側壁自對齊。柵極導電層232可以延伸到場絕緣板230的頂表面上，而覆蓋場絕緣板230的一部分。因此，柵極導電層232還可以與第二 N型漂移區域220的剩余部分以及第一 N型漂移區域218的與第二 N型漂移區域220相鄰的一部分垂直地重疊。
[0060]如參考圖1和圖2所述的，具有較低的雜質濃度的第二N型漂移區域220可以被設置在柵極絕緣層228與場絕緣板230之間的界面區域之下，以抑制柵極絕緣層228與場絕緣板230之間的界面區域處的電場集中。此外，具有較高的雜質濃度的第一N型漂移區域218可以被設置為圍繞N型漏極區域208。因此，第一 N型漂移區域218可以補償由于具有較低的雜質濃度的第二 N型漂移區域220而引起的導通電阻值的增加。
[0061]在一些實施例中，第二N型漂移區域220的雜質濃度可以在第一N型漂移區域218的雜質濃度的約40%到約70%的范圍之內。在第一 N型漂移區域218和第二 N型漂移區域220之間的界面附近的雜質濃度可以呈現漸變分布。即，雜質濃度可以從第一 N型漂移區域218朝向第二 N型漂移區域220逐漸地降低。
[0062]在此期間，由于圍繞N型漏極區域208的第一N型漂移區域218具有較高的雜質濃度，因此功率集成器件200的塊體區域中的擊穿特性可能退化。這可能是由于第一 N型漂移區域218中的耗盡區由于第一 N型漂移區域218的較高的雜質濃度而未被即刻擴展或展開。
[0063]在傳統器件中，當漏極偏壓被施加至N型漏極區域208時，在N型漂移區域218完全耗盡之前，可以貫穿第一 N型漂移區域218的結而產生超過與擊穿電壓相對應的臨界電場(critical field)的電場。然而，根據一個實施例，第一N型漂移區域218的底表面可以接觸P型埋層254的頂表面。因此，第一 N型漂移區域218可以在特定偏壓條件下完全耗盡。
[0064]例如，當P型接觸區域212和體接觸區域210接地并且正的漏極電壓被施加至N型漏極區域208時，反向偏壓可以被施加在P型埋層254與第一 N型漂移區域218之間的結兩端。因此，P型埋層254和第一 N型漂移區域218兩者都可以在兩者之間的結附近耗盡。因此，第一 N型漂移區域218可以在第一 N型漂移區域218與P型埋層254之間的結附近以及在第一 N型漂移區域218與P型半導體層204之間的結附近耗盡。因此，第一 N型漂移區域218可以即刻且完全耗盡。
[0065]圖4是示出根據又一個實施例的功率集成器件300的透視圖。參照圖4，功率集成器件300可以包括具有第一導電類型的半導體層304(例如，P型半導體層)，半導體層304被設置在襯底302上。在一些實施例中，P型半導體層304可以是通過外延工藝生長的材料層。可選地，可以通過將雜質離子注入半導體襯底中來提供P型半導體層304。如果襯底302是具有第一導電類型(即，P型)的半導體襯底，則襯底302可以用作P型半導體層304 J型半導體層304可以是娃層。
[0066]用第二導電類型的雜質重摻雜的源極區域306和漏極區域308(例如，N型源極區域和N型漏極區域)可以被設置在P型半導體層304的上部中，在第一方向上彼此間隔開。N型源極區域306和N型漏極區域308中的每個可以在與第一方向交叉的第二方向上延伸而具有條帶形狀。用P型雜質重摻雜的體接觸區域310可以被設置在N型源極區域306的一側。N型源極區域306的一個側壁可以接觸P型體接觸區域310的一個側壁。
[0067]用P型雜質重摻雜的接觸區域312可以被設置在P型半導體層304的上部中，在第一方向上與N型漏極區域308間隔開。
[0068]溝槽隔離層314可以被設置在P型接觸區域312與N型漏極區域308之間。溝槽隔離層314可以被設置為將功率集成器件300與形成在襯底302的其它區域中的其它器件電隔離。此外，溝槽隔離層314可以被設置為將構成功率集成器件300的一些雜質結區域彼此電隔離。更具體地，溝槽隔離層314可以在第一方向上具有第一寬度Wl，第一寬度Wl足以電隔離功率集成器件300的一些雜質結區域。
[0069]N型源極區域306和P型體接觸區域310可以由設置在P型半導體層304中的P型體區域316圍繞。P型體區域316可以具有第一結深D4。
[0070]N型漏極區域308可以由漂移區域322圍繞，漂移區域322被設置在P型半導體層304中而與N型漏極區域308具有相同的導電類型。P型接觸區域312可以由阱區域324圍繞，阱區域324被設置在P型半導體層304中而與P型接觸區域312具有相同的導電類型。
[0071]漂移區域322可以包括第一 N型漂移區域318和第二 N型漂移區域320。第一 N型漂移區域318可以被設置在P型半導體層304的上部中，圍繞N型漏極區域308的側壁和底表面，并且具有第二結深D5。第二 N型漂移區域320可以被設置在P型半導體層304的上部中，與第一 N型漂移區域318的一個側壁接觸，并且在第一方向上與P型體區域316間隔開。
[0072]第二 N型漂移區域320可以具有第三結深D6。第二結深D5可以大于第三結深D6W型體區域316的第一結深D4可以小于第二結深D5，而可以大于第三結深D6。
[0073]第一 N型漂移區域318的雜質濃度可以低于N型漏極區域308的雜質濃度。第二 N型漂移區域320的雜質濃度可以低于第一N型漂移區域318的雜質濃度。在一些實施例中，第二N型漂移區域320的雜質濃度可以在第一N型漂移區域308的雜質濃度的約40%到約70%的范圍之內。第一N型漂移區域318與第二N型漂移區域320之間的界面附近的雜質濃度可以呈現漸變分布。即，從第一 N型漂移區域318朝向第二 N型漂移區域320雜質濃度可以線性地降低。N型源極區域306與第二 N型漂移區域320之間的P型半導體層304的上部可以對應于溝道區域326。
[0074]柵極絕緣層328可以被設置在N型源極區域306與第二 N型漂移區域320之間的溝道區域326上。柵極絕緣層328可以延伸到第二 N型漂移區域320上以特定長度。第一場絕緣板330可以被設置在第一 N型漂移區域318的頂表面和第二 N型漂移區域320的頂表面上。第二場絕緣板350可以被設置在第一 N型漂移區域318和第二 N型漂移區域320上。第一場絕緣板330可以具有平面結構。第二場絕緣板350可以具有溝槽結構。
[0075]第一場絕緣板330和第二場絕緣板350可以彼此垂直地重疊。第一場絕緣板330可以從第二 N型漂移區域320的頂表面之上延伸到第二場絕緣板350的頂表面之上。例如，第一場絕緣板330的底表面可以與第二 N型漂移區域320的頂表面和第二場絕緣板350的頂表面位于相同的水平處。
[0076]第一場絕緣板330的一個側壁可以接觸柵極絕緣層328的一個側壁。第二場絕緣板350的兩個側壁分別可以接觸N型漏極區域308和第二 N型漂移區域320。
[0077]第二場絕緣板350可以在第一方向上具有第二寬度W2。第二寬度W2可以小于溝槽隔離層314的第一寬度W1。在一些實施例中，第二場絕緣板350的第二寬度W2可以在溝槽隔離層314的第一寬度Wl的約30%到約50%的范圍之內。
[0078]第二場絕緣板350與溝槽隔離層314可以具有相同的深度。在一些實施例中，第一場絕緣板330和第二場絕緣板350中的每個可以包括氧化物層。
[0079]柵極導電層332可以被設置在柵極絕緣層328上。在一個實施例中，柵極導電層332可以與溝道區域326的整個部分以及第二 N型漂移區域320的與溝道區域326相鄰的第一部分垂直地重疊。柵極導電層332的側壁可以與N型源極區域306的與溝道區域326相鄰的側壁自對齊。
[0080]柵極導電層332可以延伸到第一場絕緣板330的頂表面上而覆蓋第一場絕緣板330的一部分。因此，柵極導電層332還可以與第二 N型漂移區域320的第二部分以及第二場絕緣板350的與第二 N型漂移區域320相鄰的一部分垂直地重疊。第二 N型漂移區域320的第二部分可以從第二 N型漂移區域320的第一部分水平地延伸。
[0081]圖5是示出圖4中所示的第一場絕緣板330和第二場絕緣板350以及與第一場絕緣板330和第二場絕緣板350相鄰的一些區域的放大的橫截面圖。在圖5中，與圖4中所用的相同的附圖標記表示相同的元件。
[0082]如圖5中所示的，柵極絕緣層328與第一場絕緣板330之間的界面部分“B”可以被設置在第二 N型漂移區域320上，并且電場可以集中在界面部分“B”處。第二 N型漂移區域320可以具有較低的雜質濃度，以減輕界面部分“B”中的電場集中。另外，由于具有溝槽結構的第二場絕緣板350被設置為與具有平面結構的第一場絕緣板330的一部分重疊，因此功率集成器件300的漏極結擊穿電壓(BVdss)可以增加。
[0083]因此，將在第一方向上測量的第一場絕緣板330的長度減小由于第二場絕緣板350而引起的漏極結擊穿電壓的增量的這種量是可能的。
[0084]S卩，功率集成器件300可以被設計成使得第一場絕緣板330在第一方向上的長度L3小于參考圖1和圖3描述的功率集成器件100和200的場絕緣板130和230的長度，而不降低漏極結擊穿電壓。在這種情況下，N型源極區域306與N型漏極區域308之間的區域中的載流子的漂移長度可以減小，從而降低功率集成器件300的導通電阻值。
[0085]在一些實施例中，第一場絕緣板330與第二場絕緣板350之間的重疊區域在第一方向上的長度L4可以基本上等于或大于未與第一場絕緣板330重疊的第二場絕緣板350在第一方向上的長度L5。例如，第二場絕緣板350的與第一場絕緣板330重疊的第一區域在從源極區域306朝向漏極區域308延伸的第一方向上具有對應于長度L4的第一長度。第二場絕緣板350的未與第一場絕緣板330重疊的第二區域在從源極區域306朝向漏極區域308延伸的第一方向上具有對應于長度L5的第二長度。第一長度L4可以基本上等于或大于第二長度L5。第一 N型漂移區域318的結深D5可以大于第二 N型漂移區域320的結深D6。
[0086]圖6是示出根據又一個實施例的功率集成器件400的透視圖。參照圖6，功率集成器件400可以包括第一導電類型的半導體層404。例如，P型半導體層被設置在襯底402上。在一些實施例中，P型半導體層404可以是通過外延工藝生長的材料層。可選地，可以通過將雜質離子注入半導體襯底中來提供P型半導體層404。
[0087]P型半導體層404可以是硅層。用第二導電類型的雜質離子重摻雜的埋層452(例如，N型埋層)可以被設置在襯底402與P型半導體層404之間。N型埋層452的雜質可以擴散到襯底402和P型半導體層404兩者中。
[0088]P型埋層454可以被設置在P型半導體層404中而覆蓋N型埋層452 J型埋層454的底表面可以接觸N型埋層452的頂表面。N型埋層452在第一方向上的長度可以大于P型埋層454在第一方向上的長度。因此，與P型埋層454的一端相比，N型埋層452的一端可以進一步橫向地延伸。盡管圖6中未示出，但是與P型埋層454的另一端相比，N型埋層452的另一端也可以進一步橫向地延伸。
[0089]源極區域406和漏極區域408可以用第二導電類型的雜質來重摻雜，例如，N型源極區域。N型漏極區域408和N型源極區域可以被設置在P型半導體層404的上部中，在第一方向上彼此間隔開。N型源極區域406和N型漏極區域408中的每個可以在與第一方向交叉的第二方向上延伸，并且具有條帶形狀。
[0090]用P型雜質重摻雜的體接觸區域410可以被設置在N型源極區域406的一側。N型源極區域406的一個側壁可以接觸P型體接觸區域410的一個側壁。用P型雜質重摻雜的接觸區域412和用N型雜質重摻雜的接觸區域456可以被設置在P型半導體層404的上部中。P型接觸區域412可以在第一方向上與N型漏極區域408間隔開。N型接觸區域456可以在第一方向上與P型接觸區域412間隔開。
[0091]溝槽隔離層414可以被設置在P型接觸區域412與N型漏極區域408之間以及P型接觸區域412與N型接觸區域456之間。溝槽隔離層414可以被設置為將功率集成器件400與形成在襯底402的其它區域中的其它器件電隔離。
[0092]此外，溝槽隔離層414可以被設置為將構成功率集成器件400的一些雜質結區域彼此電隔離。更具體地，溝槽隔離層414可以在第一方向上具有第一寬度W3，第一寬度W3足以將功率集成器件400的一些雜質結區域彼此電隔離。
[0093]N型源極區域406和P型體接觸區域410可以由設置在P型半導體層404中的P型體區域416圍繞。N型漏極區域408可以由漂移區域422圍繞，漂移區域422被設置在P型半導體層404中而與N型漏極區域408具有相同的導電類型。P型接觸區域412可以由阱區域424圍繞，阱區域424被設置在P型半導體層404中而與P型接觸區域412具有相同的導電類型。P型體區域416的底表面和P型阱區域424的底表面可以接觸P型埋層454的頂表面。N型接觸區域456可以由N型匯集區域458圍繞。N型匯集區域458的底表面可以接觸N型埋層452的頂表面。
[0094]漂移區域422可以包括第一 N型漂移區域418和第二 N型漂移區域420。第一 N型漂移區域418可以被設置在P型半導體層404的上部中而圍繞N型漏極區域408的側壁和底表面，并且第一 N型漂移區域418的底表面可以接觸P型埋層454的頂表面。
[0095]第二 N型漂移區域420可以被設置在P型半導體層404的上部中而接觸第一 N型漂移區域418的一個側壁，在第一方向上與P型體區域416間隔開特定距離。第二 N型漂移區域420的底表面可以與P型埋層454的頂表面間隔開特定距離。可選地，第二 N型漂移區域420的底表面可以接觸P型埋層454的頂表面。
[0096]第一 N型漂移區域418的雜質濃度可以低于N型漏極區域408的雜質濃度。第二 N型漂移區域420的雜質濃度可以低于第一 N型漂移區域418的雜質濃度。N型源極區域406與第二 N型漂移區域420之間的P型半導體層404的上部可以對應于溝道區域426。
[0097]柵極絕緣層428可以被設置在N型源極區域406與第二 N型漂移區域420之間的溝道區域426上。柵極絕緣層428可以延伸到第二 N型漂移區域420上。
[0098]第一場絕緣板430可以被設置在第一 N型漂移區域418的頂表面和第二 N型漂移區域420的頂表面上。第二場絕緣板450可以被設置在第一 N型漂移區域418和第二 N型漂移區域420上。第一場絕緣板430可以具有平面結構。第二場絕緣板450可以具有溝槽結構。第一場絕緣板430和第二場絕緣板450可以彼此垂直地重疊。
[0099]第一場絕緣板430的底表面可以與第二 N型漂移區域420的頂表面和第二場絕緣板450的頂表面位于相同的水平處。第一場絕緣板430的一個側壁可以接觸柵極絕緣層428的一個側壁。
[0100]第二場絕緣板450的兩個側壁可以分別接觸N型漏極區域408和第二 N型漂移區域420。第二場絕緣板450可以在第一方向上具有第二寬度W4。第二寬度W4可以小于溝槽隔離層414的第一寬度W3。在一些實施例中，第二場絕緣板450的第二寬度W4可以在溝槽隔離層414的第一寬度W3的約30%到約50%的范圍之內。
[0101]第二場絕緣板450和溝槽隔離層414可以具有相同的深度。在一些實施例中，第一場絕緣板430和第二場絕緣板450中的每個可以包括氧化物層。
[0102]柵極導電層432可以被設置在柵極絕緣層428上。因此，柵極導電層432可以與溝道區域426的整個部分以及第二 N型漂移區域420的與溝道區域426相鄰的一部分垂直地重疊。柵極導電層432的側壁可以與N型源極區域406的與溝道區域426相鄰的側壁自對齊。柵極導電層432可以延伸到第一場絕緣板430的頂表面上而覆蓋第一場絕緣板430的一部分。因此，柵極導電層432也可以與第二 N型漂移區域420的另一部分以及第二場絕緣板450的與第二 N型漂移區域420相鄰的一部分垂直地重疊。
[0103]如參考圖4和圖5所描述的，柵極絕緣層428與第一場絕緣板430之間的界面部分可以被設置在第二N型漂移區域420上，并且電場可以集中在界面部分處。第二N型漂移區域420可以具有較低的雜質濃度，以減輕柵極絕緣層428與第一場絕緣板430之間的界面部分中的電場集中。
[0104]具有溝槽結構并且與具有平面結構的第一場絕緣板430的一部分重疊的第二場絕緣板450的存在可以增大功率集成器件400的漏極結擊穿電壓(BVdss)。將第一場絕緣板430在第一方向上的長度減小與由于第二場絕緣板450的存在而引起的漏極結擊穿電壓(BVdss)的增量相對應的特定尺寸是可能的。
[0105]S卩，功率集成器件400可以被設計成使得第一場絕緣板430在第一方向上的長度小于參考圖1和圖3描述的功率集成器件100和200的場絕緣板130和230的長度，而不降低漏極結擊穿電壓。在這種情況下，N型源極區域406與N型漏極區域408之間的區域中的載流子的漂移長度可以減小，從而降低功率集成器件400的導通電阻值。
[0106]在一些實施例中，第一場絕緣板430與第二場絕緣板450之間的重疊區域在第一方向上的長度可以基本上等于或大于未與第一場絕緣板430重疊的第二場絕緣板450在第一方向上的長度。第一 N型漂移區域418的結深可以大于第二 N型漂移區域420的結深。
[0107]第一 N型漂移區域418的底表面可以接觸P型埋層454的頂表面。因此，第一 N型漂移區域418可以在特定偏壓條件下完全耗盡。例如，當P型接觸區域412接地并且正的漏極電壓被施加至N型漏極區域408時，反向偏壓可以被施加在P型埋層454與第一 N型漂移區域418之間的結兩端。因此，P型埋層454和第一 N型漂移區域418兩者可以在兩者之間的結附近耗盡。因此，第一 N型漂移區域418可以在第一 N型漂移區域418與P型埋層454之間的結附近以及在第一 N型漂移區域418與P型半導體層404之間的結附近耗盡。因此，第一 N型漂移區域418可以即刻且完全耗盡，以改善功率集成器件400的擊穿特性。
[0108]圖7是示出采用根據一個實施例的功率集成器件的電子設備700的示意圖。參照圖7，電子設備700可以包括用作驅動器電路的高壓集成電路(HVIC)710和用作開關器件的功率集成器件720。該電子設備700可以對應于單相逆變器。HVIC 710可以具有電源電壓端子VCC、輸入端子IN以及輸出端子O13HVIC 710可以通過電源電壓端子VCC來接收電源電壓信號以驅動內部電路。此外，HVIC 710可以通過輸入端子IN來接收輸入信號以產生輸出信號。可以通過輸出端子O將輸出信號輸出。輸出端子O可以連接至功率集成器件720的柵極端子G。
[0109]功率集成器件720可以是參考圖1和圖6描述的LDMOS晶體管，但是并不限于此。因此，功率集成器件720可以包括具有平面結構的第一場絕緣板。功率集成器件720可以包括具有平面結構的第一場絕緣板和具有溝槽結構的第二場絕緣板。
[0110]功率集成器件720可以包括具有不同雜質濃度和不同結深的第一漂移區域和第二漂移區域。功率集成器件720還可以包括接觸漂移區域的P型埋層。因此，可以改善功率集成器件720的導通電阻特性和擊穿特性。因此，如果在電子設備700中采用前述功率集成器件720，則電子設備700的操作電壓可以增加，并且電子設備700的操作速度可以被改善。
[0111]功率集成器件720可以包括漏極端子D，漏極端子D連接至被施加了電源電壓的電源端子P。另外，功率集成器件720可以包括連接至輸出端子OUT的源極端子S。續流二極管(freewheeling d1de)730可以反向并聯地親合在功率集成器件720的漏極端子D與源極端子S之間。HVIC 710的輸出信號可以被施加至功率集成器件720的柵極端子G，以導通或關閉功率集成器件720。如果電子設備700是多相逆變器，則電子設備700可以被配置為包括多個HVIC 710和多個功率集成器件720。在這種情況下，HVIC 710的數目和功率集成器件720的數目可以等于相的數目。
[0112]圖8是示出采用根據一個實施例的功率集成器件的電子系統800的框圖。參照圖8，電子系統800可以是移動系統，并且可以包括移動站調制解調器(MSM)810、射頻(RF)子系統820、電源管理集成電路(PMIC)830、顯示器840(諸如，液晶顯示器(IXD))以及存儲器850。
[0113]MSM 810可以包括用于控制電子系統800的總體操作的處理器、用于處理音頻信號和視頻信號的數字信號處理器(DSP)、用于通信的調制解調器以及驅動器。
[0114]RF子系統820可以用于穩定地設定適用于電子系統800的頻帶，并且可以用于將模擬信號轉換成數字信號，或將數字信號轉換成模擬信號。
[0115]顯示器840可以用作電子系統800的輸出單元。存儲器850可以包括移動動態隨機存取存儲器(DRAM)和與非(NAND)閃速存儲器，移動動態隨機存取存儲器(DRAM)和與非(NAND)閃速存儲器儲存在電子系統800的操作中使用的數據。存儲器850可以通過雙向總線與MSM 810通信。
[0116]電子系統800還可以包括相機、揚聲器以及天線860。相機和揚聲器可以通過MSM810來控制。由相機捕捉的圖像可以被儲存在存儲器850中。可以通過顯示器840輸出儲存在存儲器850中的圖像數據。RF子系統820可以將通過天線860接收到的信號轉換成為模擬信號或數字信號。可以通過揚聲器將通過天線860接收到的信號中的音頻信號輸出。
[0117]PMIC 830可以從外部設備或電池接收電源電壓，以將電源電壓供應至電子系統800的各種內部元件。因此，PMIC 830可以包括電源管理電路，其采用功率集成器件(諸如，參考圖1到圖6描述的那些)中的至少一種作為開關器件。在一些實施例中，電源管理電路可以被配置為包括調節器、逆變器、轉換器或驅動器。
[0118]為了說明的目的，上面已經公開了本公開的實施例。
[0119]從以上描述的實施例可以看出，本申請提供了以下的技術方案:
[0120]技術方案1.一種功率集成器件，包括:
[0121 ]半導體層，其具有第一導電性；
[0122]源極區域和漏極區域，每個具有第二導電性并且被設置在半導體層中，其中，源極區域與漏極區域彼此間隔開；
[0123]第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域；
[0124]第二漂移區域，其具有第二導電性，被設置在半導體層中，接觸第一漂移區域的側壁，并且具有比第一漂移區域的雜質濃度低的雜質濃度；
[0125]柵極絕緣層，其被設置在源極區域與第二漂移區域之間的溝道區域之上，并且延伸到第二漂移區域之上；
[0126]場絕緣板，其被設置在第二漂移區域和第一漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；以及
[0127]柵極導電圖案，其被設置在柵極絕緣層之上，
[0128]其中，柵極導電圖案延伸到場絕緣板之上。
[0129]技術方案2.如技術方案I所述的功率集成器件，還包括:
[0130]體區域，其具有第一導電性，被設置在半導體層中，圍繞源極區域，并且與第二漂移區域間隔開。
[0131]技術方案3.如技術方案2所述的功率集成器件，其中，體區域具有比第一漂移區域的結深小并且比第二漂移區域的結深大的結深。
[0132]技術方案4.如技術方案I所述的功率集成器件，其中，第二漂移區域的雜質濃度在第一漂移區域的雜質濃度的約40 %到約70 %的范圍之內。
[0133]技術方案5.如技術方案I所述的功率集成器件，其中，第二漂移區域中的雜質濃度從第一漂移區域與第二漂移區域之間的界面朝向所述界面的相反側逐漸地降低。
[0134]技術方案6.如技術方案I所述的功率集成器件，其中，第一漂移區域跟柵極絕緣層與場絕緣板之間的界面間隔開。
[0135]技術方案7.如技術方案6所述的功率集成器件，其中，從第一漂移區域到柵極絕緣層與場絕緣板之間的界面的距離基本上等于或大于從溝道區域到柵極絕緣層與場絕緣板之間的界面的距離。
[0136]技術方案8.如技術方案I所述的功率集成器件，其中，場絕緣板的底表面與第一漂移區域的頂表面和第二漂移區域的頂表面基本上位于同一水平處。
[0137]技術方案9.如技術方案I所述的功率集成器件，其中，場絕緣板的一個側壁與柵極絕緣層的側壁接觸，并且場絕緣板的與柵極絕緣層相反的另一側壁與漏極區域的側壁對齊。
[0138]技術方案10.如技術方案I所述的功率集成器件，其中，場絕緣板包括氧化物層。
[0139]技術方案11.一種功率集成器件，包括:
[0140]半導體層，其具有第一導電性；
[0141]源極區域，其具有第二導電性；
[0142]漂移區域，其具有第二導電性，被設置在半導體層中，并且通過溝道區域來與源極區域間隔開；
[0143]漏極區域，其具有第二導電性，并且被設置在漂移區域的上部中；
[0144]柵極絕緣層，其被設置在溝道區域之上，并且延伸到漂移區域之上；
[0145]第一場絕緣板，其被設置在漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；
[0146]第二場絕緣板，其從第一場絕緣板之下延伸到漂移區域中，并且具有溝槽結構；以及
[0147]柵極導電圖案，其被設置在柵極絕緣層之上，
[0148]其中，柵極導電圖案延伸到第一場絕緣板之上。
[0149]技術方案12.如技術方案11所述的功率集成器件，其中，漂移區域包括:
[0150]第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域；以及
[0151]第二漂移區域，其具有第二導電性，并且被設置在溝道區域與第一漂移區域之間的半導體層中，
[0152]其中，第二漂移區域接觸第一漂移區域的側壁，并且具有比第一漂移區域的雜質濃度低的雜質濃度。
[0153]技術方案13.如技術方案12所述的功率集成器件，其中，第一漂移區域的結深大于第二漂移區域的結深。
[0154]技術方案14.如技術方案12所述的功率集成器件，其中，第二漂移區域的雜質濃度在第一漂移區域的雜質濃度的約40 %到約70 %的范圍之內。
[0155]技術方案15.如技術方案14所述的功率集成器件，其中，第二漂移區域的雜質濃度從第一漂移區域與第二漂移區域之間的界面朝向所述界面的相反側逐漸地降低。
[0156]技術方案16.如技術方案14所述的功率集成器件，其中，柵極絕緣層與第一場絕緣板之間的界面被設置在第二漂移區域之上。
[0157]技術方案17.如技術方案14所述的功率集成器件，還包括:
[0158]體區域，其具有第一導電性，被設置在半導體層中，圍繞源極區域，并且與第二漂移區域間隔開。
[0159]技術方案18.如技術方案14所述的功率集成器件，還包括:
[0160]第一埋層，其具有第二導電性，并且被設置在半導體層中；以及
[0161]第二埋層，其具有第一導電性，被設置在第一埋層與第一漂移區域之間。
[0162]技術方案19.如技術方案18所述的功率集成器件，其中，第二埋層的頂表面和底表面分別與第一漂移區域的底表面和第一埋層的頂表面接觸。
[0163]技術方案20.如技術方案11所述的功率集成器件，
[0164]其中，當在從源極區域朝向漏極區域延伸的第一方向上測量時，第二場絕緣板的與第一場絕緣板重疊的第一區域具有第一長度；
[0165]其中，當在第一方向上測量時，第二場絕緣板的未與第一場絕緣板重疊的第二區域具有第二長度；以及
[0166]其中，第一長度基本上等于或大于第二長度。
[0167]技術方案21.如技術方案11所述的功率集成器件，其中，第一場絕緣板的底表面與漂移區域的頂表面和第二場絕緣板的頂表面基本上位于同一水平處。
[0168]技術方案22.如技術方案11所述的功率集成器件，其中，第一場絕緣板和第二場絕緣板中的每個包括氧化物層。
【主權項】
1.一種功率集成器件，包括: 半導體層，其具有第一導電性； 源極區域和漏極區域，每個具有第二導電性并且被設置在半導體層中，其中，源極區域與漏極區域彼此間隔開； 第一漂移區域，其具有第二導電性，被設置在半導體層中，并且圍繞漏極區域； 第二漂移區域，其具有第二導電性，被設置在半導體層中，接觸第一漂移區域的側壁，并且具有比第一漂移區域的雜質濃度低的雜質濃度； 柵極絕緣層，其被設置在源極區域與第二漂移區域之間的溝道區域之上，并且延伸到第二漂移區域之上； 場絕緣板，其被設置在第二漂移區域和第一漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構；以及 柵極導電圖案，其被設置在柵極絕緣層之上， 其中，柵極導電圖案延伸到場絕緣板之上。2.如權利要求1所述的功率集成器件，還包括: 體區域，其具有第一導電性，被設置在半導體層中，圍繞源極區域，并且與第二漂移區域間隔開。3.如權利要求2所述的功率集成器件，其中，體區域具有比第一漂移區域的結深小并且比第二漂移區域的結深大的結深。4.如權利要求1所述的功率集成器件，其中，第二漂移區域的雜質濃度在第一漂移區域的雜質濃度的約40 %到約70 %的范圍之內。5.如權利要求1所述的功率集成器件，其中，第二漂移區域中的雜質濃度從第一漂移區域與第二漂移區域之間的界面朝向所述界面的相反側逐漸地降低。6.如權利要求1所述的功率集成器件，其中，第一漂移區域跟柵極絕緣層與場絕緣板之間的界面間隔開。7.如權利要求6所述的功率集成器件，其中，從第一漂移區域到柵極絕緣層與場絕緣板之間的界面的距離基本上等于或大于從溝道區域到柵極絕緣層與場絕緣板之間的界面的距離。8.如權利要求1所述的功率集成器件，其中，場絕緣板的底表面與第一漂移區域的頂表面和第二漂移區域的頂表面基本上位于同一水平處。9.如權利要求1所述的功率集成器件，其中，場絕緣板的一個側壁與柵極絕緣層的側壁接觸，并且場絕緣板的與柵極絕緣層相反的另一側壁與漏極區域的側壁對齊。10.—種功率集成器件，包括: 半導體層，其具有第一導電性； 源極區域，其具有第二導電性； 漂移區域，其具有第二導電性，被設置在半導體層中，并且通過溝道區域來與源極區域間隔開； 漏極區域，其具有第二導電性，并且被設置在漂移區域的上部中； 柵極絕緣層，其被設置在溝道區域之上，并且延伸到漂移區域之上； 第一場絕緣板，其被設置在漂移區域之上，接觸柵極絕緣層的側壁，并且具有平面結構； 第二場絕緣板，其從第一場絕緣板之下延伸到漂移區域中，并且具有溝槽結構；以及 柵極導電圖案，其被設置在柵極絕緣層之上， 其中，柵極導電圖案延伸到第一場絕緣板之上。
【文檔編號】H01L29/78GK105895696SQ201510823071
【公開日】2016年8月24日
【申請日】2015年11月23日
【發明人】金旲勛, 李相賢
【申請人】愛思開海力士有限公司