具有補償結構的半導體器件的制作方法

具有補償結構的半導體器件的制作方法
【專利摘要】本發明提供了一種具有補償結構的半導體器件，包括：半導體本體，包括晶體管單元和位于漏極層和晶體管單元之間的漂移區。漂移區包括補償結構。在耗盡電壓之上，第一輸出電荷梯度偏離第二輸出電荷梯度小于5％，通過將漏極源極電壓從耗盡電壓增加至最大漏極源極電壓而獲取第一輸出電荷梯度，通過將漏極源極電壓從所述最大漏極源極電壓減小至耗盡電壓而獲取第二輸出電荷梯度。在耗盡電壓處，第一輸出電荷梯度呈現最大曲率。
【專利說明】
具有補償結構的半導體器件
技術領域
[0001]本申請涉及半導體領域，更具體地，涉及具有補償結構的半導體器件。
【背景技術】
[0002]諸如切換模式電源和半橋電路的應用通常取決于包括補償結構的功率半導體切換器件。補償結構在反向阻斷模式中側向耗盡，因而增加了半導體切換器件的漂移區中的摻雜劑濃度，而不會不利地影響反向阻斷特性。
[0003]需要提供具有減少的切換損失的半導體器件。

【發明內容】

[0004]根據實施例，一種半導體器件，包括:半導體本體，包括晶體管單元和位于漏極層和晶體管單元之間的漂移區。漂移區包括補償結構。在耗盡電壓之上，第一輸出電荷梯度偏離第二輸出電荷梯度小于5%，通過將漏極源極電壓從耗盡電壓增加至最大漏極源極電壓而獲取第一輸出電荷梯度，通過將漏極源極電壓從最大漏極源極電壓減小至耗盡電壓而獲取第二輸出電荷梯度。在耗盡電壓處，第一輸出電荷梯度呈現最大曲率。
[0005]根據另一實施例，一種切換模式的電源，包括功率半導體器件，功率半導體器件包括半導體本體。半導體本體包括晶體管單元和位于漏極層和晶體管單元之間的漂移區。漂移區包括補償結構。在耗盡電壓之上，第一輸出電荷梯度偏離第二輸出電荷梯度小于5%，通過將漏極源極電壓從耗盡電壓增加至最大漏極源極電壓而獲取第一輸出電荷梯度，通過將漏極源極電壓從最大漏極源極電壓減小至耗盡電壓而獲取第二輸出電荷梯度。在耗盡電壓處，第一輸出電荷梯度呈現最大曲率。
[0006]本領域技術人員在閱讀如下詳細描述以及查看附圖之后獲知附加特征和優點。
【附圖說明】
[0007]附圖被包括以提供對本發明的進一步理解，并且被結合而組成本說明書的一部分。附圖描述了本發明的實施例，和說明書一起用于解釋本發明的原理。本發明的其他實施例和所要實現的優點可以在參照如下詳細描述之后更容易且更好的理解。
[0008]圖1A是根據實施例的具有低Qoss(輸出電荷)遲滯的半導體器件的部分的示意性截面圖。
[0009]圖1B是根據實施例的半導體器件的繪制Qoss相對于VDS(漏極源極電壓)的示意圖。
[0010]圖1C是雙對數笛卡爾坐標系中的根據實施例的半導體器件的繪制Q0ss(VDS)的示意圖。
[0011]圖1D是比較用于討論實施例的效果的Qoss梯度的示意圖。
[0012]圖1E是用于分別增加和減小VDS的繪制Eoss (存儲在輸出電容中的能量)相對于VDS的示意圖。
[0013]圖2A是根據實施例的半導體器件的部分的示意性截面圖，其結合了補償結構中的平滑垂直摻雜劑分布與柵極構造的垂直突起中的不可耗盡延伸區。
[0014]圖2B是用于討論圖2A的實施例的效果的沿圖2A的線B-B的垂直摻雜劑濃度分布的示意圖。
[0015]圖2C是根據實施例的半導體器件的部分的示意性截面圖，其提供了補償結構的垂直摻雜劑分布中的局部最小值之間的變化距離。
[0016]圖3是根據實施例的半導體器件的部分的示意性截面圖，其結合了補償結構中的平滑垂直摻雜劑分布與低充電的邊緣區域。
[0017]圖4A是根據包含固有邊緣區域的實施例的圖1A和圖3的邊緣部分的示意性截面圖。
[0018]圖4B是根據包含邊緣區域中的重疊區的實施例的圖1A和圖3的邊緣部分的示意性截面圖。
[0019]圖4C是根據包含邊緣區域中的絕緣結構的實施例的圖1A和圖3的邊緣部分的示意性截面圖。
[0020]圖4D是根據包含邊緣絕緣體結構的實施例的圖1A和圖3的邊緣部分的示意性截面圖。
[0021]圖5是根據實施例的半導體器件的部分的示意性截面圖，其結合了低充電邊緣部分與柵極構造的垂直突起中的不可耗盡延伸區。
[0022]圖6A是根據另一實施例的切換模式電源的示意性電路圖。
[0023]圖6B是根據具有η型尚側開關的實施例的半橋電路的不意性電路圖。
[0024]圖6C是根據具有P型尚側開關的實施例的半橋電路的不意性電路圖。
【具體實施方式】
[0025]在下文的詳細描述中，對附圖進行了參照，這些附圖形成其一部分，并且其中通過描述特定實施例進行示出以實現本發明。應理解，還可以使用其他實施例，并且在不背離本發明范圍的情況下可以進行結構或邏輯上的改變。例如，一個實施例中描述的部件可以用于或結合其他實施例，從而形成另一實施例。本發明旨在包括這種改進和改變。使用特定語言描述實例，不應被視為限制所附權利要求的范圍。附圖并未按比例繪制，并且僅以示出為目的。為了清楚，除非另有描述，在不同附圖中通過對應參考標記表示相同元件。
[0026]術語“具有”、“包含”、“包括”、“含有”等是開放式的，這些術語表示描述的結構、元件或部件的存在，但并不排除附加的元件或部件。冠詞“一個”、“一”、或“該”旨在包括多個以及單個，除非上下文中明確闡明。
[0027]術語“電連接”描述了電連接的元件之間的永久的低歐姆連接，例如所述元件之間的直接接觸或者經由金屬和/或高摻雜半導體的低歐姆連接。術語“電耦合”包括用于信號傳輸的一個或多個介于其間的元件可以提供在電耦合元件之間，例如可控制以暫時提供低歐姆連接的第一狀態和高歐姆電去耦的第二狀態的元件。
[0028]附圖通過將或“ + ”表示在摻雜類型“η”或“ρ”旁邊而示出了相對摻雜濃度。例如，“η_”表示的摻雜濃度低于“η”摻雜區域的摻雜濃度，而“η+”表示的摻雜濃度高于“η”摻雜區域的摻雜濃度。相同的相對摻雜濃度的摻雜區域不必須具有相同的絕對摻雜濃度。例如，兩個不同的“η”摻雜區域可以具有相同或不同的絕對摻雜濃度。
[0029]圖1A到圖1E涉及包括晶體管單元TC的半導體器件500。半導體器件500可以是或可以包括IGFET (絕緣柵極場效應晶體管)，例如，常規意義的MOSFET (金屬氧化物半導體FET)，其包括例如具有金屬柵極的FET以及具有非金屬柵極的FET。
[0030]半導體器件500基于半導體本體100，具有單晶半導體材料，諸如娃(Si)、碳化娃(SiC)、鍺(Ge)、硅鍺晶體(SiGe)、碳化鎵(GaN)、砷化鎵(GaAs)或其他任何AmB^導體。[0031 ] 半導體本體100具有第一表面101，其可以近似平坦，或者其可以實現為由共面表面部以及基本平坦的第二表面102跨越的平面，第二表面102平行于第一表面101。第一表面101、102之間的最小距離被選擇以實現半導體器件500的特定電壓能力。側向表面103連接第一表面101和第二表面102。
[0032]在垂直于截面平面的平面中，半導體本體100可以具有邊緣長度在若干毫米范圍內的矩形形狀，或者可以是直徑若干厘米的盤狀。第一表面101的法線限定了垂直方向，而與垂直方向正交的方向是水平方向。
[0033]半導體本體100包括第一導電類型的漂移區120以及第一導電類型的漏極層130，該漏極層位于漂移區120和第二表面102之間。
[0034]漂移區120的摻雜劑濃度可以逐漸或步進地增加或降低，其增加距離到第一表面101為其垂直延伸的至少一部分。根據其他實施例，漂移區120中的摻雜劑濃度可以基本平均。漂移區120中的平均摻雜劑濃度可以在5E12cm3到lE15cm 3之間，例如，在5E13cm 3到5E14cm3的范圍內。漂移區120可以包括另外的摻雜區，例如，諸如超結結構的補償結構180。
[0035]根據實施例，漂移區120的導電類型的場停止層128可以將漂移區120從漏極層130分離。場停止層128中的平均雜質濃度可以是漂移區120中的平均雜質濃度的高達五倍以及漏極層130中的最大雜質濃度的至多五分之一。
[0036]沿第二表面102的漏極層130中的摻雜劑濃度足夠高，以形成歐姆接觸，該歐姆接觸具有直接鄰接第二表面102的金屬。在半導體本體100基于硅Si的情況下，沿第二表面102，η型漏極層130的摻雜劑濃度可以是至少lE18cm 3，例如至少5E19cm 3，以及ρ型漏極層130的摻雜劑濃度可以是至少lE16cm3，例如至少5E17cm3。
[0037]半導體器件500進一步包括有源區域610中的功能晶體管單元TC，而側向表面103和有源區域610之間的邊緣區域缺乏有源區域610中存在的類型的任何功能晶體管單元。每個晶體管單元TC包括形成具有漂移區120的第一 pn結的第二導電類型的本體區115以及形成具有本體區115的第二 pn結的源極區110。源極區110可以正好從第一表面101延伸進入半導體本體100，例如進入本體區115。
[0038]柵極結構150包括導電柵電極155，其可以包括或由重摻雜多晶娃層或含金屬層組成。柵極結構150進一步包括將柵電極155從半導體本體100分離的柵電極151，其中柵電極151將柵電極155容性耦合至本體區115的溝道部分。柵電極151可以包括或由半導體氧化物(例如熱生長或沉積的氧化硅)、半導體氮化物(例如沉積或熱生長的氮化硅)、半導體氮氧化物(例如氮氧化硅)或其結合組成。柵極結構150可以是沿第一表面101形成在半導體本體100外部的側向柵極。根據所示實施例，柵極結構150是從第一表面101延伸進入半導體本體100的溝槽柵極。
[0039]在所示實施例中以及對于如下描述，第一導電類型是η型，以及第二導電類型是P型。類似的如下文所列的考慮也可以應用至第一導電類型是P型以及第二導電類型是η型的實施例。
[0040]當施加至柵電極150的電壓超過預設閾值電壓時，本體區115中溝道部分中積累的電子直接鄰接柵極電介質151，并且形成為電子短路第一pn結的倒置(invers1n)溝道。
[0041]柵極結構150可以包括空閑部分150a，包含邊緣區域690中的空閑柵電極155a。空閑柵電極155a和柵電極155彼此電連接且結構連接，并且可以是相同分層結構的部分。柵極構造330可以通過空閑柵電極155a連接至柵電極155。
[0042]柵極構造330可以包括柵極焊盤、柵極指狀件、以及分別電連接至柵電極155的柵極澆道(gate runner)中的至少一個。柵極焊盤可以是金屬焊盤，適用為用于結合導線的引線焊盤(landing pad)或者如焊接的芯片的另一芯片到引腳框架或芯片到芯片的連接。柵極焊盤可以布置在第一負載電極310和側向表面103之間或者在半導體本體100的中心部分。柵極澆道可以是圍繞有源區域610的金屬線。柵極指狀件可以是將有源區域610劃分成分離的單元場的金屬線。
[0043]層間電介質210將柵極構造330從半導體本體100分離，并且可以使柵電極155與第一負載電極310絕緣。層間電介質210可以包括一個或多個介電層，包括例如氧化硅、氮化硅、氮氧化硅、摻雜或非摻雜的硅酸鹽玻璃，例如BSG(硼硅玻璃)、PSG(磷硅玻璃)或者BPSG (硼磷硅玻璃)。
[0044]導電結構157可以結構連接或電連接空閑柵電極155a與柵極構造330或者與柵極接觸結構315g，該結構從柵極構造330延伸進入層間電介質210。導電結構157可以是集成柵極電阻器或多晶硅二極管的一部分，或者可以省略在柵極構造330之下。導電結構157和半導體本體100之間的層間電介質210的部分可以形成場電介質211。
[0045]柵電極155、空閑柵電極155a和導電結構157可以是同性結構或可以具有包含一個或多個含金屬層的分層結構。根據實施例，柵電極155、空閑柵電極155a和導電結構157可以包括或由重摻雜多晶硅層組成。
[0046]接觸結構可以電連接第一負載電極310和本體區115與源極區110。第一負載電極310可以形成或者可以電耦合至或連接至第一負載端，例如在半導體器件500為n-1GFET的情況下的源極端S。
[0047]第二負載電極320 (直接臨接第二表面102和漏極層130)可以形成或可以電連接至第二負載端，其可以是在半導體器件500為n-1GFET的情況下的漏極端D。
[0048]第一負載電極310和第二負載電極320中的每一個均包括或由(主要成分)鋁(Al)、銅(Cu)、或者鋁或銅的合金(例如AlS1、AlCu或AlSiCu)組成。根據其他實施例，第一負載電極310和第二負載電極320中的至少一個可以包括(主要成分)鎳(Ni)、鈦(Ti)、鎢(W)、鉭(Ta)、釩(V)、銀(Ag)、金(Au)、鉑(Pt)、和/或鈀(Pd)。例如，第一負載電極310和第二負載電極320中的至少一個可以包括兩個以上的子層，其中每個子層均包括作為主要成分的N1、T1、V、Ag、Au、Pt、W、和Pd中的一個或多個，例如硅化物、氮化物和/或合金。
[0049]漂移區120可以包括補償結構180，例如超結結構，包括第一導電類型的第一區181和第二導電類型的第二區182。至少第二區182和至少第一區181可以是由若干連續外延/注入步驟形成的柱形結構。根據其他實施例，第一和第二區182基于溝槽形成。例如，第二區182可以通過將包含ρ型摻雜劑的材料沉積進入臨時形成在第一區181之間的溝槽內而形成，或者可以通過將摻雜劑引入通過從第一表面101臨時延伸進入漂移區120的溝槽的側壁而形成。
[0050]第二區182的水平截面區域可以是圓形、卵形、橢圓形或具有圓滑邊角的矩形，以及第一區181可以形成網格，其中第二區182布置在網孔中。根據另一實施例，第一區181的水平截面區域可以是圓形、橢圓形、卵形或具有圓滑邊角的矩形，以及第二區182可以形成網格，其中第一區181布置在網孔中。根據又一實施例，第一和第二區181、182形成常規條紋圖案，其中條紋可以橫跨有源區域610。
[0051]第一和第二區181、182中的摻雜濃度可以被彼此調節，使得包含補償結構180的漂移區120的部分可以在半導體器件500的反向阻斷模式中完全耗盡。
[0052]在柵極構造330的至少一部分的垂直突起中，半導體本體100可以包括第二導電類型的不可耗盡延伸區170。不可耗盡延伸區170電連接至本體區115的至少一個，并且可以例如與本體區115的最外部直接鄰接或重合。不可耗盡延伸區170的凈摻雜劑濃度足夠高，使得當相應的半導體器件500在其最大電壓阻斷等級內工作時不可耗盡延伸區170不會完全耗盡。
[0053]根據實施例，不可耗盡延伸區170的凈摻雜劑濃度使得，當最大電壓施加在第一和第二負載電極310、320之間時，不考慮施加至柵極構造330的柵極電壓，不可耗盡延伸區170不完全耗盡，柵極構造330該提供以使得施加的柵極電壓處于用于柵極電壓的半導體器件500的最大等級。
[0054]備選地或附加地，不可耗盡延伸區170、邊緣區域690可以包括低充電邊緣部分695，其被配置為使得當半導體器件500到達其最大反向截止電壓時，與低充電邊緣部分695外部的邊緣區域690的部分相比，每容量單元里更少的電荷載子被漏排(drain off)，或者在低充電邊緣部分695在整個邊緣區域690之上延伸的情況下，與在補償結構180在邊緣區域690與在有源區域610具有相同的配置時的漏排相比，每容量單元里更少的電荷載子被漏排。
[0055]例如，第一和第二區181、182可以唯一地形成在有源區域610內，而柵極構造330的垂直突起中的邊緣區域690或柵極區域(諸如柵極焊盤、柵極指狀件和/或柵極澆道)缺乏任何補償或超結結構以及缺乏任何第一和第二區181、182。半導體器件500可以包括補償結構180，其中第一和第二區181、182位于有源區域610中，以及僅第一導電類型的固有或弱摻雜的區域具有低于邊緣區域610的第一區181的凈雜質濃度。可選地，第一區181和第二區182可以完全或高度重合在邊緣區域690和/或柵極區域的垂直突起中，以形成低充電邊緣部分695作為所述區域中的低凈摻雜劑濃度的區域。備選地或附加地任何所述實施例，邊緣區域690可以包括從第一表面101延伸進入半導體本體100的絕緣體溝槽。
[0056]除了低充電邊緣部分695和不可耗盡延伸區170中的至少一個之外，補償結構180的第一和第二區181、182可以具有光滑的垂直摻雜劑分布461。例如，在補償結構180產生于一系列組合的外延/注入步驟的情況下，第一區的垂直摻雜劑分布包括局部最小值之間的局部最大值，以及該局部最大值超過鄰近局部最小值不到20%。局部濃度偏差AND在局部最小值之間小于20%。在補償結構180是基于溝槽工藝的情況下，從相應的本體區115開始，對于至少沿所述第二區182的垂直延伸的50%，總濃度偏差AND小于20%。
[0057]半導體切換器件500包括不可耗盡延伸區170、低充電邊緣部分695和平滑垂直摻雜分布461中的至少兩個。例如，在切換器件中，其中柵極構造330總共延伸超過有源區域610的20%，半導體器件500可以包括不可耗盡延伸區170以及低充電邊緣部分695和在補償結構180中的平滑垂直摻雜分布461中的至少一個。根據實施例，其中柵極構造總共覆蓋有源區域610的少于10%，半導體器件500可以包括低充電邊緣部分695和具有平滑垂直摻雜劑分布461的補償結構180。
[0058]通過結合平滑垂直摻雜劑分布461、不可耗盡延伸區170和低充電邊緣部分695中的至少兩個，半導體器件500在反向阻斷模式期間充電和放電過程之間的差異被減小，進而顯著減小半導體器件500的切換損耗。
[0059]在半導體器件500的反向阻斷模式中，切換損耗與存儲在輸出電容Coss中的能量Eoss成比例。在包含補償結構的半導體器件中，補償區在低反向電壓處耗盡，因而呈現相對低的Coss和Eoss。換言之，低反向電壓處的耗盡可以導致補償結構180的不對稱充電/放電行為，因而導致Coss的不對稱行為。
[0060]該不對稱是基于第一和第二區181、182(補償區)在比其耗盡/放電要高的VDS下充電的事實。由于用于耗盡而施加的能量高于通過放電恢復的能量，耗盡和再充電導致能量損耗。通過結合平滑垂直摻雜劑分布461、不可耗盡延伸區170和低充電邊緣部分695的上述部件中的至少兩個，在耗盡電壓VD印I之上，第一輸出電荷梯度偏離第二輸出電荷梯度小于5%，通過將VDS從OV增加至最大VDS而獲取第一輸出電荷梯度，通過將VDS從最大VDS減小至OV而獲取第二輸出電荷梯度。
[0061 ] 可以由漏極源極電壓VDS限定耗盡電壓VDepl，在VDS處第一輸出電荷梯度的曲率具有局部最大值，或者其中第一輸出電荷梯度的第二導數(derivat1n)具有局部最小值。在多于一個局部最小值的情況下，由被分配至最低VDS的局部最小值限定耗盡電壓VDepl。耗盡電壓VD印I表示VDS，直到該電壓第一輸出電荷梯度由補償結構180的耗盡過程來主
B
寸ο
[0062]圖1B示出了在半導體器件500被關斷并且沒有晶體管溝道形成在晶體管單元TC中的情況下作為漏極源極電壓VDS的函數的輸出電荷Qoss。第一輸出電荷梯度410描述在VDS從OV增加至最大電壓VDSmax時的輸出電荷Qoss，其可以是在相應半導體器件的數據表中說明的漏極源極截止電壓V(BR)DSSd^^n，400V或600V。第二輸出電荷梯度420通過將VDS從VDSmax降低至OV來獲取。第一輸出電荷梯度410包括最大曲率的點401，其中第一輸出電荷梯度410的第二導數具有局部最小值。點401被分配至耗盡電壓VDepl。在第二導數包含多于一個局部最小值的情況下，耗盡電壓VDepl由候選點中的分配至最低VDS的點定義。
[0063]當VDS從OV增加至更高的值時，第一輸出電荷梯度部411表示Qoss的強增加，表示補償結構的持續耗盡。在VDS = VDepl處，補償結構的有效部分全部耗盡。
[0064]在第二輸出梯度部412中，在VDS = VDepl之上，Qoss僅在相對低比率處增加。當VDS減小時，Qoss跟隨第二輸出電荷梯度420，其中電荷逐漸存儲回補償結構中。再存儲電荷發生在低于其耗盡的電壓處。
[0065]第一和第二輸出電荷梯度410、420表示基于Qoss的Eoss的損失導致無源能量損耗Epassive。Epassive變得有趣，其中半導體切換器件在低VDS處開啟或關斷，從而在例如共振切換模式電源中降低切換損耗。Epassive損耗加入至導通狀態損耗。Epassive還包括歐姆損耗，該歐姆損耗由在補償結構耗盡時的電荷載子流導致。該歐姆損耗加大了圖1B所示的遲滯效應。
[0066]柵極構造的垂直突起中和邊緣區域690中的補償結構180的部分導致Epassive。從柵極構造的垂直突起中和邊緣區域690中的補償結構180的部分放電的空穴首先在第二區182中的垂直方向上移動，之后在第一表面101處沿水平方向移動，以便到達圖1的第一負載電極310的接觸件。通過結合上述部件的至少兩個，Epassive可以以第三部件不存在的負面影響不會隱藏兩個應用的部件所實現的改進的方式而減小。
[0067]圖1C繪制了在笛卡爾坐標系中VDS從OV增加到VDSmax的情況下輸出電荷Qoss相對于VDS的情況，其縱坐標和橫坐標分別具有對數標度。對于0〈VDS>VD印I的Qoss (VDS)特性430的第一線性近似431與對于高VDS值的Qoss (VDS)特性430的第二線性近似432在被分配至處于或鄰近VDS = VDepl的電壓處相交。
[0068]圖1D示出了對于圖1A的半導體器件500的第一 Qoss (VDS)特性441和對于參考實例的第二 Qoss (VDS)特性442。在VDS = VD印12處，對于參考實例，對于第二 Qoss (VDS)特性442的第一輸出電荷梯度410之間的差偏離第二 Qoss (VDS)特性442的第二輸出電荷梯度420小于5%，通過將VDS從OV增加至VDSmax而獲取第一輸出電荷梯度，通過將VDS從VDSmax減小至OV而獲取第二輸出電荷梯度。關于第一 Qoss (VDS)特性441，在耗盡電壓VDepll之上，第一輸出電荷梯度410偏離第二輸出電荷梯度420小于5%，通過將VDS從OV增加至VDSmax而獲取第一輸出電荷梯度，通過將VDS從VDSmax減小至OV而獲取第二輸出電荷梯度。
[0069]圖1E示出了使用示圖曲線Eoss(VDS)特性451、452的實施例的效果。Eoss特性451表示參照器件并且示出Epassive作為通過增加VDS獲取的第一 Eoss曲線460與通過減小VDS獲取的相應的第二 Eoss曲線470之間的差。根據實施例的半導體器件的Eoss特性452呈現出能量差Epassive2，其顯著小于參考實例的Epassivel。
[0070]在圖2A的半導體器件中，補償結構180較深地延伸進入邊緣區域690。在半導體本體100中，不可耗盡延伸層170形成在柵極構造330的垂直突起中，鄰接或鄰近第一表面101。補償結構180的ρ型第二區182的垂直摻雜劑分布被平滑，使得局部最大值超過鄰近的局部最小值不大于如圖2B中所示相應局部最小值的值的20%。
[0071]圖2B示出了圖2A的半導體器件500中的補償結構180的第二區182中的平滑垂直摻雜劑分布461的實施例。平滑垂直摻雜劑分布461包括局部最大值mx和局部最小值mn。局部最大值mx和鄰接的局部最小值mn之間的局部摻雜劑濃度偏差A ND分別為所述局部最小值mn的值的至多20%。不平滑的垂直摻雜劑分布462在參考實例中。
[0072]當在圖2A的半導體器件500的截止狀態時，半導體器件500的漏極和源極之間施加的反向阻斷電壓增加，從鄰接的第一和第二區181、182之間的pn結開始，耗盡區延伸。補償結構180的垂直部具有最低凈摻雜劑濃度，可以在具有更高摻雜劑濃度的垂直部完全耗盡之前完全耗盡。來自由全部耗盡的中介垂直部與第一負載電極310分離的相應第二區182的一部分的空穴通過超越由跨耗盡的垂直部的電場產生的潛在閾值而穿過相應的耗盡的垂直部。電場中的電荷載子流導致非容性損耗，產生Epassive。通過平滑垂直摻雜劑分布，更少的空穴在到第一負載電極110的道路上穿過第二區182的完全耗盡的垂直部。此夕卜，通過不可耗盡延伸區170，平滑的垂直摻雜劑分布實現低Qoss遲滯和低Epassive。
[0073]垂直摻雜劑分布461、462涉及包含多個結合的外延/注入步驟的制造工藝。相反地，筆直的垂直摻雜劑分布463涉及具有由溝槽蝕刻工藝產生的補償結構180的半導體器件。從本體區115和第二區182之間的界面開始，超過第二本體區182的垂直延伸的至少50%之上的最大摻雜劑濃度偏離小于20%。
[0074]圖2C涉及第一區的垂直摻雜劑分布包括局部最小值之間的局部最大值的實施例。在比第一鄰近局部最小值到所述漏極層的更大距離處，兩個第一鄰近局部最小值之間的第一距離偏離兩個鄰近局部最小值之間的第二距離。在圖2C的半導體器件500中，第一和第二區181和182的子部分的垂直延伸更大，或到第一表面101的距離更遠。根據其他實施例，在到第一表面101的較下部的距離處，第一和第二區181和182的子部分的垂直延伸更大。通過改變子部分之間的距離以及相應外延子層的厚度，摻雜劑分布可以進一步平滑。
[0075]圖3的半導體器件500將平滑的垂直摻雜劑分布461與低充電邊緣部分695進行結合。從低電荷邊緣部分695，與低充電邊緣部分695外部的邊緣區域690的部分中相比，用增加的反向阻斷電壓移除每容量單元更少的電荷載子。根據所示實施例，低充電邊緣部分695缺乏第一和第二區181、182，因而減少了 Epassive。
[0076]圖4A至圖4D中，在有源區域610中，單元構造199包括源極區、本體區和柵極結構，其可以是平坦的柵極結構或晶體管單元TC的溝槽柵極結構。關于有源區域610以及負載電極的進一步細節，可參照圖1A、圖2A和圖3的描述。
[0077]根據圖4A的實施例，低充電邊緣部695包括邊緣區域690的外部中的固有部分696。補償結構180可以從有源區域610延伸進入固有部分696和有源區域610之間的邊緣區域690的部分中。ρ型連接層697可以直接鄰接第一表面101的側面處的固有部分696，并且可以連接第二區182與晶體管單元TC的本體區。邊緣區域690可以進一步包括η型垂直場停止件699和η型結終端延伸698。
[0078]圖4Β中，半導體器件500的半導體本體100包括具有重疊區691的低充電邊緣部分695，其中在重疊區691中，兩個互補注入部彼此重合，使得其電荷彼此補償，而無需應用反向阻斷電壓。在反向阻斷模式中，僅少量電荷從低充電邊緣部分695耗盡。ρ型連接層697可以在朝向第一表面的一側直接鄰接重疊區691，并且可以將其與晶體管單元TC的本體區連接起來。補償結構180可以包括或不包括形成在低充電邊緣部分和有源區域610之間的邊緣區域690中的部分。
[0079]圖4C涉及包括從第一表面101延伸進入半導體本體100的絕緣體結構692的低充電邊緣部分695的實施例。絕緣體結構692可以是由介電材料形成的固體結構。根據所示實施例，絕緣體結構692包括墊襯(lining)半導體本體100中的溝槽的側壁的介電層692a以及剩余溝槽部分中的空隙692b。絕緣體結構692消耗邊緣區域690的容量的一部分，使得在反向阻斷模式中相比于不具有絕緣體結構692的情況下從邊緣區域690耗盡更少的電荷載子。
[0080]圖4D中，邊緣絕緣體結構693沿半導體本體100的側向表面103延伸。邊緣絕緣體結構693可以包括基于多聚物(例如聚酰亞胺)的電介質。在反向阻斷模式中，電場設置為垂直方向。當施加反向阻斷電壓時，邊緣區域690的半導體容量很小，并且很少的電荷載子被移除。
[0081]圖5中，半導體器件500結合包含絕緣體結構692的低充電邊緣部分695和柵極構造330的垂直突起中的不可耗盡延伸區170。柵極構造330 (其可包括柵極焊盤、柵極指狀件、以及柵極澆道中的至少一個)可以延伸超過第一表面101的至少10%，例如20%或35%。
[0082]圖6A涉及切換模式的電源701，其中前述實施例的半導體器件500中的一個用作切換器件711。柵極驅動器電路720在輸出端Gout生成柵極信號。柵極信號提供至切換器件711的柵極端G。切換器件711控制從電感元件LI (例如變壓器繞組)的第一電壓和第一頻率Π處的源極接收的存儲能量，并且在第二頻率f2和/或第二電壓電平V2將存儲的能量釋放至負載L2，其中fl和/或f2可以是0Hz。柵極信號可以是特定頻率的方波型號，其可以持續適應負載狀態。
[0083]切換模式電源701可以是硬切換類型。根據另一實施例，切換模式電源可以是共振類型，其中切換器件711僅在跨切換器件711的負載端D、S的電壓處于或接近OV時切換。切換模式電源701可以是例如降壓變換器和升壓變換器類型。根據實施例，切換模式電源可以是DC/DC變換器。
[0084]圖6B至圖6C涉及電子電路702，包括基于兩個半導體切換器件711、712的一個或多個半橋電路710，其負載電流路徑串聯連接在Vdd和Gnd之間。半導體切換器件711、712可以是IGFET。半導體切換器件711、712中的至少一個可以是或可以包括之前附圖的半導體器件500中的一個。半橋電路710或整個電子電路702可以集成在功率模塊中。
[0085]電子電路702可以包括柵極驅動電路720，用于生成并驅動第一驅動器端Gout I處的第一柵極信號和第二驅動器端Gout2處的第二柵極信號。第一和第二驅動器端Goutl、Gout2電耦合或連接至半導體切換器件711、712的柵極端G。柵極驅動器電路720控制柵極信號，使得在常規切換周期期間第一和第二切換器件711、712交替處于導通狀態。在去飽和周期期間，在將切換器件711、712中的一個切換進入導通狀態之前，柵極驅動器720可以應用去飽和脈沖。
[0086]在圖6B中，切換器件711、712是n_IGFET，其中第一切換器件711的源極端S和第二切換器件712的漏極端D電連接至切換端Sw0
[0087]在圖6C中，第一切換器件711是p-1GFET，而第二切換器件712是n-1GFET。
[0088]盡管本文中已經說明并描述了特定實施例，本領域技術人員應理解，在不背離本發明范圍的前提下，備選和/或等效實施方式的變形可以替換為所示和所述的特定實施例。本申請旨在覆蓋本文討論的特定實施例的任何適應或改變。因此，本發明旨在由所附權利要求書及其等效替代物所限定。
【主權項】
1.一種半導體器件，包括: 半導體本體，包括晶體管單元和位于漏極層和所述晶體管單元之間的漂移區，所述漂移區包括補償結構；其中 在耗盡電壓之上，第一輸出電荷梯度偏離第二輸出電荷梯度小于5%，通過將漏極源極電壓從所述耗盡電壓增加至最大漏極源極電壓而獲取所述第一輸出電荷梯度，通過將所述漏極源極電壓從所述最大漏極源極電壓減小至所述耗盡電壓而獲取所述第二輸出電荷梯度，以及 在所述耗盡電壓處，所述第一輸出電荷梯度呈現最大曲率。2.根據權利要求1所述的半導體器件，其中 在所述耗盡電壓處，所述第一輸出電荷梯度的第二偏離具有局部最小值。3.根據權利要求1所述的半導體器件，其中 在雙對數笛卡爾系統中，低于所述耗盡電壓的用于漏極源極電壓的所述第一輸出電荷梯度的第一部的第一線性近似與高于所述耗盡電壓的用于漏極源極電壓的所述第一輸出電荷梯度的第二部的第二線性近似相交。4.根據權利要求3所述的半導體器件，其中 所述第一線性近似是所述第一部上的正切，以及所述第二線性近似是所述第二部上的正切。5.根據權利要求1所述的半導體器件，其中 在所述漏極源極電壓從OV增加至所述耗盡電壓之后，所述補償結構的總容量的至少90%被耗盡。6.根據權利要求1所述的半導體器件，其中 所述半導體器件的區域通態電阻小于1.5歐姆*_2，以及擊穿電壓大于600V。7.根據權利要求1所述的半導體器件，其中 所述補償結構包括第一導電類型的第一區和相反的第二導電類型的第二區，所述第一區和所述第二區沿與垂直方向正交的水平方向交替布置，所述垂直方向由所述晶體管單元中的一個單元與所述漏極層之間的直接連接線限定。8.根據權利要求7所述的半導體器件，其中 所述第一區的垂直摻雜劑分布包括局部最小值之間的局部最大值，以及所述局部最大值超過鄰近局部最小值不到20%。9.根據權利要求7所述的半導體器件，其中 所述第一區的垂直摻雜劑分布包括局部最小值之間的局部最大值，以及在比第一鄰近局部最小值到所述漏極層的更大距離處，兩個所述第一鄰近局部最小值之間的第一距離偏離兩個第二鄰近局部最小值之間的距離。10.根據權利要求7所述的半導體器件，其中 所述晶體管單元被布置在所述半導體本體的有源區域中，以及所述有源區域與所述半導體本體的側向表面之間的邊緣區域缺乏晶體管單元。11.根據權利要求10所述的半導體器件，進一步包括: 層間介電結構，鄰接所述半導體本體的第一表面并且在所述邊緣區域中將柵極構造與所述半導體本體分離；以及 不可耗盡延伸區，位于所述柵極構造的至少一部分的垂直突起中的所述半導體本體中，其中所述不可耗盡延伸區是所述晶體管單元的本體區的導電類型并且電連接至所述本體區中的一個區。12.根據權利要求11所述的半導體器件，其中 所述不可耗盡延伸區延伸超過所述柵極構造的垂直突起的至少40%。13.根據權利要求11所述的半導體器件，其中 所述不可耗盡延伸區電連接至負載電極。14.根據權利要求11所述的半導體器件，其中 在所述不可耗盡延伸區中，有效摻雜劑量大于2.5E12cm2015.根據權利要求11所述的半導體器件，進一步包括: 所述本體區的導電類型的可耗盡延伸區，直接鄰接所述不可耗盡延伸區，并且布置在所述不可耗盡延伸區與所述側向表面之間。16.根據權利要求15所述的半導體器件，其中 所述可耗盡延伸區包括至多2.0E12cm2的有效摻雜劑量。17.根據權利要求10所述的半導體器件，其中 所述邊緣區域總共包括的每容量單位的第一區和第二區少于所述有源區域，或者缺乏所述第一區和所述第二區。18.根據權利要求10所述的半導體器件，其中 所述邊緣區域包括以下中的至少一個:固有部分；絕緣溝槽；或重疊的第一區和第二區的對。19.一種切換模式電源，包括功率半導體器件，所述功率半導體器件包括: 半導體本體，包括晶體管單元和位于漏極層和所述晶體管單元之間的漂移區，所述漂移區包括補償結構，其中: 在耗盡電壓之上，第一輸出電荷梯度偏離第二輸出電荷梯度小于5%，通過將漏極源極電壓從所述耗盡電壓增加至最大漏極源極電壓而獲取所述第一輸出電荷梯度，通過將所述漏極源極電壓從所述最大漏極源極電壓減小至所述耗盡電壓而獲取所述第二輸出電荷梯度；以及 在所述耗盡電壓處，所述第一輸出電荷梯度呈現最大曲率。
【文檔編號】H01L29/78GK105895692SQ201510246933
【公開日】2016年8月24日
【申請日】2015年5月14日
【發明人】A·威爾梅洛斯, F·希爾勒, B·費舍爾, J·韋耶斯
【申請人】英飛凌科技奧地利有限公司