一種絕緣柵雙極晶體管的結構和制造方法

一種絕緣柵雙極晶體管的結構和制造方法
【專利摘要】本發明公開一種絕緣柵雙極晶體管的元胞結構，所述元胞結構中至少包含發射區，集電區，溝槽，溝槽柵氧化膜，多晶硅柵，第一種導電類型的半導體漂移區，第二種導電類型的半導體阱區，置于所述第一種導電類型的半導體漂移區和所述第二種導電類型的半導體阱區之間的第一種導電類型的半導體增強型積累區，相鄰的所述第一種導電類型的半導體增強型積累區之間的第二種導電類型的半導體電荷補償區。本發明通過引入第二種導電類型的半導體電荷補償區和第一種導電類型的半導體增強型積累區，可以在得到同樣的絕緣柵雙極晶體管的阻斷電壓的情況下，進一步減小絕緣柵雙極晶體管在導通時的功耗，并改善器件的關斷特性。本發明還公開了一種絕緣柵雙極晶體管的制造方法。
【專利說明】
一種絕緣柵雙極晶體管的結構和制造方法
技術領域
[0001]本發明涉及半導體集成電路制造領域，特別是涉及一種絕緣柵雙極晶體管的結構；本發明還涉及一種絕緣柵雙極晶體管的制造方法。
【背景技術】
[0002]絕緣棚■雙極晶體管(insulatedgate bipolar transistor，IGBT)器件巧妙地實現了金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field-EffectTransistor, M0SFET)和雙極結型晶體管(Bipolar Junct1n Transistor，BJT)的優化組合，同時具有低能耗、高壓、大電流、高效率的特點。目前IGBT器件業已成為一種不可替代的電力電子器件，廣泛地應用于工業、交通、能源等領域，例如空調的變頻部分，太陽能光電轉化組件，汽車電子中需要的點火裝置，高壓高能電流傳輸設備等等。從IGBT器件的技術發展歷程看，其歷經了外延娃片穿通型(punch through，PT)、薄片工藝以及區恪娃非穿通型(Non punch through，NPT)、場截止型(f ield_stop，FS)等技術演進，器件結構也從平面型演變為溝槽型。溝槽柵IGBT器件(參見圖1)，由于其在導通時溝槽中的多晶柵對溝槽周圍的電子施加了一個正的偏壓，溝槽周圍的電子形成一個積累區，從而使該區域的載流子濃度增高，減低了 IGBT的導通電阻。
[0003]IGBT器件一般由電荷流動區和終端區構成，電荷流動區中由很多重復的元胞組成(如圖1中點線方框中的部分就是一個元胞)。
[0004]圖1是場截止型溝槽柵IGBT的一個基本結構例(一個由N型MOSFET和一個PNP雙極型晶體管混合的IGBT，這樣對應于權利要求書中的內容，權利要求書中所述第一種導電類型在這里是N型，權利要求書中所述第二導電類型在這里為P型)，其元胞結構中包括:N型漂移區1-2，溝槽3，柵氧化膜4，多晶硅柵5，P型阱2-1，P+(高濃度P)注入區2_2，N+ (高濃度N)發射區6 (M0SFET的源區)，介質膜7，接觸孔8，正面金屬9，N型場截止層1_1，P+(高濃度P)集電區2-3，背面金屬10.P+注入區2-2與N+發射區6通過金屬電極進行短接，抑制NPNP晶閘管不能工作，從而保證IGBT的正常工作。
[0005]連接P+注入區2-2與N+發射區6的金屬電極為發射極，與P+集電區2_3相連的背面金屬電極10為集電極。
[0006]圖2是圖1中沿AA’方向的在不同區域中的雜質離子分布圖，圖中X軸表示沿AA’方向的各個區域，Y軸表示對應區域的雜質濃度。圖中P，N表示對應區域的半導體類型。
[0007]圖3是圖1中沿BB’方向的在不同區域中的雜質離子分布圖，圖中X軸表示沿BB’方向的各個區域，Y軸表示對應區域的雜質濃度。圖中P，N表示對應區域的半導體類型。
[0008]在該器件結構中，在導通狀態下，N漂移區工作在大注入條件，少數載流子空穴的濃度遠大于漂移區本身的摻雜濃度，為了保持電中性，該區域中電子濃度等于空穴濃度。因此在圖1中溝槽柵下面的區域Al，由于柵極對溝槽周圍的N型漂移區施加正偏壓，溝槽周圍的載流子濃度較高，因此從場截止層與漂移區的結處到溝槽周圍的整個漂移區區域中，載流子的整體濃度較高。
[0009]但對于溝槽柵之下以外的區域，如圖1中P型阱以下的區域A2，由于在導通狀態下P型阱-N漂移區的結處于反向偏置狀態，在該結處的載流子濃度為零，這一邊界條件使得區域A2中，載流子濃度從場截止層與漂移區的結(Jl)處到P型阱-N漂移區的結(J2)處很快下降(圖10-1所示，漂移區中載流子濃度分布如圖中1-2區域的傾斜點線所示)，從而使該區域的導通電阻升高，增加了器件的導通功耗。
[0010]為了改善這一特性，H.Takahashi等人提出了一種電荷存儲型溝槽柵(CarrierStored Trench-Gate bipolar transistor，CSTBT)，通過在 P 型講與 N 型漂移區之間加入一層摻雜濃度高于N型漂移區中摻雜濃度的N型層(如圖4所示，在圖1基礎上增加了高濃度N型層1-3，沿AA’，BB’方向的雜質濃度分布見圖5和圖6所示)。在導通狀態下，在1_3層的區域形成一個較高的電場強度，使得空穴在靠近N型漂移區1-2的高濃度N型層1-3的附近積累，提高了該區域的載流子濃度，從而提高區域A2中的載流子濃度(如圖10-2，漂移區中載流子濃度分布如圖中1-2區域的傾斜點線所示)，降低器件的導通電阻。
[0011]但這一器件結構有下面的問題，一是隨著N型層1-3的摻雜濃度的提高，器件的阻斷電壓會下降，因此對該層的雜質濃度的提高有一定的限制，另一方面，由于P型阱(P型阱的中間部分可能有比溝槽附件的P型雜質濃度更高的P型雜質濃度)與N型漂移區之間存在較高濃度的N型層1-3，在IGBT從導通到關斷的過程中，導通時在N型漂移區中累積的空穴不能很快的通過P型區到接觸孔，影響了器件的關斷性能。

【發明內容】

[0012]本發明所要解決的技術問題是提供一種IGBT的元胞結構，在得到同樣的絕緣柵雙極晶體管的阻斷電壓的情況下，進一步減小絕緣柵雙極晶體管在導通時的功耗，并改善器件的關斷特性。為此，本發明還公開了一種絕緣柵雙極晶體管的制造方法。
[0013]為解決上述問題，本發明的IGBT器件的元胞結構中，至少包含發射區，集電區，溝槽，溝槽柵氧化膜，多晶硅柵，第一種導電類型的半導體漂移區，第二種導電類型的半導體阱區，置于所述第一種導電類型的半導體漂移區和所述第二種導電類型的半導體阱區之間的第一種導電類型的半導體增強型積累區，相鄰的所述第一種導電類型的半導體增強型積累區之間的第二種導電類型的半導體電荷補償區。
[0014]所述第一種導電類型的半導體增強型積累區的第一種類型的雜質摻雜濃度大于或等于所述第一種導電類型的半導體漂移區的第一種導電類型的雜質摻雜濃度的2倍；
[0015]所述第二種導電類型的半導體電荷補償區中的雜質摻雜濃度的設定，保證該所述電荷補償區的第二種導電類型的雜質摻雜總量與周圍的所述增強型積累區的第一種導電類型的雜質摻雜總量的差異小于等于所述電荷補償區的第二種導電類型的雜質摻雜總量的15%，也小于等于周圍的所述增強型積累區的第一種導電類型的雜質摻雜總量的15%。
[0016]通過這一高摻雜濃度的第一種導電類型的增強型積累區的形成，使器件在導通狀態下，所述增強型積累區下面區域的所述第一種導電類型的半導體漂移區中載流子濃度提高，從而降低器件的導通電阻；同時，通過采用高摻雜濃度的第一種導電類型的增強型積累區，使得IGBT器件中MOSFET的積累區(圖7中1-3 ’，AcAREA)電阻減小，同樣幫助減小IGBT器件的導通電阻。
[0017]通過在相鄰的所述第一種導電類型的半導體增強型積累區之間形成第二種導電類型的半導體電荷補償區(圖7中2-4，CbAREA)，使得器件工作在阻斷狀態時，該第二種類型的電荷補償區和周圍的第一種導電類型的半導體增強型積累區處于反向偏置狀態，將產生一個橫向電場，實現PN結的橫向耗盡，從而減小高摻雜濃度的第一種導電類型的半導體增強型積累區對第二種導電類型的阱區和該增強型累積區的結處的縱向電場強度的影響，同時使得該增強型積累區的電場強度與位置的關系是一個梯形，保證了器件的阻斷電壓不因為采用高摻雜濃度的第一種導電類型的增強型積累區而降低。進一步的，通過控制所述第二種導電類型的半導體電荷補償區中雜質摻雜量和周圍的第一種導電類型的半導體增強型積累區的雜質摻雜量的差異，可以在采用更高的第一種導電類型的半導體增強型積累區的雜質濃度的情況下，仍保持器件的阻斷電壓。
[0018]通過在相鄰的所述第一種導電類型的半導體增強型積累區之間的第二種導電類型的半導體電荷補償區，使得器件在導通狀態到關斷狀態的切換過程中，在導通狀態下在第一種導電類型的半導體漂移區中累積的第二種導電類型的載流子能夠通過該第二種導電類型的半導體電荷補償區到達發射極的接觸點(金屬與硅的歐姆接觸處)，減小器件的關斷能耗，改善器件的關斷特性。
[0019]進一步的改進是，所述第一種導電類型的半導體增強型積累區的第一種導電類型的雜質摻雜濃度大于或等于所述第一種導電類型的半導體漂移區的第一種導電類型的雜質摻雜濃度的5倍，這樣進一步提高了導通狀態下第一種導電類型的半導體漂移區中的載流子濃度和MOSFET的積累區的電阻，減低了器件的導通電阻；
[0020]進一步的改進是，所述第二種導電類型的半導體電荷補償區可以透過所述第一種導電類型的半導體增強型積累區的區域，與所述第一種導電類型的半導體漂移區直接接觸；這樣使得器件在導通狀態到關斷狀態的切換過程中，在導通狀態下在第一種導電類型的半導體漂移區中累積的第二種導電類型的載流子能夠更易于通過該第二種導電類型的半導體電荷補償區到達發射極的接觸點(金屬與硅的歐姆接觸處)，進一步減小器件的關斷能耗，改善器件的關斷特性。
[0021]進一步的改進是，所述第二種導電類型的半導體電荷補償區置于第一種導電類型的半導體增強型積累區的區域之中，不與所述第一種類型半導體的漂移區直接接觸，更大程度的增加了導通狀態下該電荷補償區下面的漂移區中的載流子濃度，同時起到改善關斷性能的作用，更好的取得導通損耗和開關損耗的平衡，提高了器件設計的靈活性。
[0022]本發明提供的第一種絕緣柵雙極晶體管的制造方法，包含下面步驟:
[0023]步驟一、在具有第一種導電類型的半導體漂移區的硅襯底的正面淀積一層作為第一種導電類型的半導體增強型積累區的外延層；繼續淀積第一種導電類型的外延層到需要的厚度；
[0024]步驟二、在步驟一形成的具有第一種導電類型的外延層的硅片上，通過光刻和刻蝕形成溝槽，再淀積柵氧化膜和多晶硅，形成溝槽柵；
[0025]步驟三、通過離子注入和退火形成第二種導電類型的半導體阱區；
[0026]步驟四、通過光刻和離子注入形成第一種導電類型的發射區，并通過光刻和離子注入形成第二種導電類型的半導體電荷補償區；
[0027]步驟五、在硅片正面淀積介質膜，通過光刻刻蝕形成接觸孔，通過離子注入形成第二種導電類型的半導體注入區；之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊；
[0028]步驟六、對硅片進行背面減薄，并在減薄后的背面進行第一種導電類型的雜質離子的注入，再在背面進行第二種導電類型的雜質離子的注入；之后通過熱過程將背面注入的離子進行激活
[0029]步驟七、在硅片背面淀積金屬層，形成集電區電極
[0030]通過上面的制造工藝，完成本發明的器件元胞的制造。
[0031]進一步的改進是，第一種制造方法中步驟四中的第二種導電類型的電荷補償區的注入至少包含一次能量高于IMeV的高能注入；通過采用高能注入而達到需要的注入深度，減小達到需要雜質分布所需的熱擴散過程，從而減小第二種導電類型的電荷補償區的制造過程對阱區特別是靠近MOSFET溝道附近的阱區雜質濃度的影響(直接影響閾值電壓)，擴大了工藝窗口，提高了器件的一致性。
[0032]本發明提供的第二種絕緣柵雙極晶體管的制造方法，包含下面步驟:
[0033]步驟一、在具有第一種導電類型的半導體漂移區的硅襯底上通過光刻和刻蝕形成溝槽，再淀積柵氧化膜和多晶硅，形成溝槽柵；
[0034]步驟二、通過離子注入和退火形成第二種導電類型的半導體阱區；
[0035]步驟三、通過光刻和離子注入形成第一種導電類型的發射區，并通過光刻和離子注入形成第二種導電類型的半導體電荷補償區；再通過光刻和離子注入形成第一種導電類型的半導體增強型積累區；
[0036]步驟四、在硅片正面淀積介質膜，通過光刻刻蝕形成接觸孔，通過離子注入形成一個第二種導電類型的半導體注入區，之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊；
[0037]步驟五、對硅片進行背面減薄，并在減薄后的背面進行第一種導電類型的雜質離子的注入，再在背面進行第二種導電類型的雜質離子的注入；之后通過熱過程將背面注入的離子進行激活
[0038]步驟六、在硅片背面淀積金屬層，形成集電區電極
[0039]進一步的改進是，第二種制造方法的步驟三中的第二種導電類型的電荷補償區的注入至少包含一次能量高于IMeV的高能注入；通過采用高能注入而達到需要的注入深度，減小達到需要雜質分布所需的熱擴散過程，從而減小第二種導電類型的電荷補償區的制造過程對阱區特別是靠近MOSFET溝道附近的阱區雜質濃度的影響(直接影響閾值電壓)，擴大了工藝窗口，提高了器件的一致性。
[0040]進一步的改進是，第二種制造方法的步驟三中的第一種導電類型的增強型積累區的離子采用能量高于IMeV的高能注入。這樣，通過高能注入將第一種類型的增強型積累區的離子注入到需要區域的附近，減小了形成第一種類型的增強型積累區的工藝對器件的第二種導電類型的阱區中雜質濃度的影響，從而減少了對溝道附近雜質離子分布的影響，擴大了工藝窗口，提高了器件的一致性。
[0041]本發明提供的第三種絕緣柵雙極晶體管的制造方法，包含下面步驟:
[0042]步驟一、在具有第一種導電類型的半導體漂移區的硅襯底的正面淀積一層作為第一種導電類型的半導體增強型積累區的外延層；繼續淀積第一種導電類型的外延層到需要的厚度；
[0043]步驟二、在步驟一形成的具有第一種類型的外延層的硅片上，通過光刻和刻蝕形成溝槽，再淀積柵氧化膜和多晶硅，形成溝槽柵；
[0044]步驟三、通過離子注入和退火形成第二種導電類型的半導體阱區；
[0045]步驟四、通過光刻和離子注入形成第一種導電類型的發射區；
[0046]步驟五、在硅片正面淀積介質膜，通過光刻刻蝕形成接觸孔，通過離子注入形成第二種導電類型的半導體電荷補償區，通過離子注入形成一個第二種導電類型的半導體注入區，之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊；
[0047]步驟六、對硅片進行背面減薄，并在減薄后的背面進行第一種導電類型的雜質離子的注入，再在背面進行第二種導電類型的雜質離子的注入；之后通過熱過程將背面注入的離子進行激活
[0048]步驟七、在硅片背面淀積金屬層，形成集電區電極
[0049]通過接觸孔，利用自對準工藝形成第二種導電類型的半導體電荷補償區，簡化了工藝，節約了成本。同時，便于調整第二種導電類型的阱區中心的第二種導電類型的雜質離子的濃度，改善器件的抗電流沖擊能力。
【附圖說明】
[0050]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明，通過閱讀以下附圖對非限制實施例所做的詳細描述，使本發明及其特征，外形和優點變得更加明顯。在全部附圖中相同的標示表示相同的部分。附圖并未按照比例繪制，重點在于表示出本發明的主匕曰:
[0051]圖1是一種現有常規的場截止型IGBT的結構示意圖；
[0052]圖2是圖1中沿AA’的雜質種類和濃度分布示意圖；
[0053]圖3是圖1中沿BB’的雜質種類和濃度分布示意圖；
[0054]圖4是一種現有電荷累積型的場截止型IGBT的結構不意圖；
[0055]圖5是圖4中沿AA’的雜質種類和濃度分布示意圖；
[0056]圖6是圖4中沿BB’的雜質種類和濃度分布示意圖；
[0057]圖7是本發明實施例一的一種IGBT的結構示意圖；
[0058]圖8是圖7中沿AA’的雜質種類和濃度分布示意圖；
[0059]圖9是圖7中沿BB’的雜質種類和濃度分布示意圖；
[0060]圖10-1是圖1中器件在導通狀態下第二種導電類型的阱區下面的第一種導電類型的漂移區中的載流子濃度分布示意圖；
[0061]圖10-2是圖4中器件在導通狀態下第二種導電類型的阱區下面的第一種導電類型的漂移區中的載流子濃度分布示意圖；
[0062]圖11是本發明實施例一器件結構(圖7)在導通狀態下第二種導電類型的阱區下面的第一種導電類型的漂移區中沿從’的載流子濃度分布示意圖；
[0063]圖12是本發明實施例一器件結構(圖7)在導通狀態下第二種導電類型的阱區下面的第一種導電類型的漂移區中沿BB’的載流子濃度分布示意圖；
[0064]圖13是本發明實施例二的一種IGBT的結構示意圖；
[0065]圖14是圖13中沿AA’的雜質種類和濃度分布示意圖；
[0066]圖15是圖13中沿BB’的雜質種類和濃度分布示意圖；
[0067]圖16是本發明實施例三的一種IGBT的結構示意圖；
[0068]圖17是本發明實施例四的一種IGBT的結構示意圖；
【具體實施方式】
[0069]如圖7所示，是本發明實施例一的一種IGBT半導體器件的元胞結構示意圖。本發明實施一的IGBT半導體器件是以阻斷電壓為1200V(IGBT通常使用在電流-電壓曲線的第一象限，因此阻斷電壓是指在柵極和發射極短接，集電極接正向偏壓時所能承受的最大電壓)、具有N型漂移區1_2，N型截止層1-1，P型集電區2-3為例進行說明，因此N型對應于權利要求書和前面說明部分的第一種導電類型，P型對應于權利要求書和前面說明部分的第二種導電類型。該器件元胞結構中還包含溝槽3，柵氧化膜4，多晶柵5，P型阱2-1，P+ (高濃度P)注入區2-2，N+(高濃度N)發射區6(M0SFET的源區)，P+集電區2_3，介質膜7，接觸孔8，正面金屬9，背面金屬10.P+注入區2-2與源區6通過金屬電極進行短接，抑制NPNP晶閘管不能工作，從而保證IGBT的正常工作。連接P+注入區2-2與源區6的金屬電極為發射極，與溝槽柵相連接的金屬電極為柵極(未圖示)，與集電區2-3相連的背面金屬電極10為集電極。注意這里所述的IGBT的發射極和集電極在IGBT結構內部所起的作用與該稱謂有不同，如IGBT的集電極10在IGBT結構內部的雙極型晶體管PNP中是起發射極的作用，IGBT的發射極在IGBT結構內部連接雙極型晶體管PNP中的P+注入區2_2 (將PNP的集電區P型阱2-1引出)，在該PNP雙極晶體管中起集電極的作用，IGBT的發射極同時連接了 IGBT結構內部在正常情況下不工作的雙極型晶體管NPN的N+發射區6。但由于歷史原因保持該命名法，在此不再詳述。
[0070]作為本發明的實施例的特征，在置于N型半導體漂移區1-2和P型阱區2-1之間的加入了 N型增強型積累區1-3’，相鄰的增強型積累區1-3’之間加入P型電荷補償區2-4。
[0071]—種更具體的實施方案中，各個區域的厚度和雜質濃度做下面的設定:P+集電區的雜質濃度為I X 1019atoms/cm3-5X 1019atoms/cm3,厚度約0.5-1.5微米；N型場截止層
1-1的厚度為1-10微米，雜質濃度為5X 1016atoms/cm3-l X 1017atoms/cm3;N型漂移區1-2的厚度為100-120微米，摻雜濃度為?5X1013atomS/Cm3;N型增強型積累區1-3’的厚度為0.5-2微米，最小寬度大于0.5微米，摻雜濃度為I X 1014atoms/cm3-3X 1014atoms/cm3；P型電荷補償區2-4中的雜質濃度、寬度、深度的設定由N型增強型積累區1-3’的寬度，厚度和摻雜濃度來設定，目標是保證該所述電荷補償區2-4的P型雜質總量與周圍的增強型積累區1-3’的N型雜質總量的差異小于等于所述電荷補償區2-4的P型雜質總量的15%，也小于等于周圍的增強型積累區1-3’的N型雜質總量的15%。P型阱的雜質濃度為I X 1017atoms/cm3-5 X 1017atoms/cm3，垂直深度(從娃表面開始計算)3-4.5微米，N+發射區的表面濃度I X 1020atoms/cm3-5 X 1020atoms/cm3，垂直深度(從娃表面開始計算)0.5-1微米。溝槽的深度6-7微米，寬度1-2微米。
[0072]為了進一步說明N型增強型積累區1-3’與P型電荷補償區2-4的參數的設定，給出示例如下:
[0073]第一個例子是溝槽柵之間的間距是6微米，其靠近溝槽側壁的N型增強型積累區1-3’的厚度為2微米，N型雜質濃度為I X 1014atoms/cm3,寬度為2微米，那么置于兩個N型增強型積累區1-3’中間的P型電荷補償區2-4中的寬度可以設定為2微米，厚度2微米，雜質濃度2 X 1014atoms/cm3,達到N型增強型積累區1_3’與P型電荷補償區2-4的最佳的電荷平衡。考慮到工藝的變化，P型電荷補償區雜質濃度在1.7 X 1014atoms/cm3-2.3 X 1014atoms/cm3變化時，也可以得到較好的器件性能。
[0074]第二個例子是溝槽柵之間的間距是6微米，其靠近溝槽側壁的N型增強型積累區1-3’的厚度為2微米，N型雜質濃度為3X 1014atomS/cm3，寬度為2微米，那么置于兩個N型增強型積累區1-3’中間的P型電荷補償區2-4中的寬度可以設定為2微米，厚度2微米，雜質濃度6 X 1014atoms/em3,達到N型增強型積累區1_3’與P型電荷補償區2-4的最佳的電荷平衡。考慮到工藝的變化，P型電荷補償區雜質濃度在5.1 X 1014atoms/cm3-6.9 X 1014atoms/cm3變化時，也可以得到較好的器件性能。
[0075]這樣，通過這一高摻雜濃度的N型增強型積累區的形成，使器件在導通狀態下，在所述增強型積累區下面區域的所述第一種導電類型的半導體漂移區中載流子濃度提高(圖12所示，漂移區中載流子濃度分布如圖中1-2區域的傾斜點線所示)，從而降低器件的導通電阻；同時，通過采用高摻雜濃度的N型增強型積累區，使得IGBT器件中MOSFET的N型積累區(圖7中所示的Ac AREA)電阻減小，同樣幫助減小了 IGBT器件導通電阻。
[0076]通過在相鄰的所述N型增強型積累區1-3’之間引入P型電荷補償區2-4，使得器件在工作在阻斷狀態下，該P型電荷補償區2-4和周圍的N型增強型積累區1-3’處于反向偏置狀態，產生一個橫向電場，實現PN結的橫向耗盡，從而減小對P型阱區2-1和該增強型累積區1-3’的結處的縱向電場強度的影響，同時使得該增強型積累區的電場強度與位置的關系是一個梯形，保證了器件的阻斷電壓不因為采用高摻雜濃度的N型增強型積累區而降低。進一步的，通過控制所述P型電荷補償區2-4中摻雜量和周圍的N型增強型積累區
1-3’的雜質量的差異，可以在采用更高的N型增強型積累區的雜質濃度的情況下，仍保持器件的阻斷電壓。
[0077]通過在相鄰的N型半導體增強型積累區1-3’之間加入P型半導體電荷補償區
2-4，使得器件在導通狀態到關斷狀態的切換過程中，在導通狀態下在N型半導體漂移區
1-2中累積的P型載流子能夠通過該P型半導體電荷補償區2-4，P阱區2-1和P+注入區
2-2到達發射極的接觸點(金屬與硅的歐姆接觸處)，減小器件的關斷能耗，改善器件的關斷特性。改進了電荷積累型IGBT(圖3)中由于增加電荷累積層造成的對關斷特性的影響。
[0078]對實施例一的進一步的改進是，P型的半導體電荷補償區2-4可以透過所述N型半導體增強型積累區1-3’的區域，P型的半導體電荷補償區2-4的底部可以與N型半導體增強型積累區1-3’平齊，也可以突出(突出情況未圖示)，與所述N型半導體漂移區直接接觸；這樣使得器件在導通狀態到關斷狀態的切換過程中，在導通狀態下在N型半導體漂移區中累積的P型載流子能夠更易于通過該P型半導體電荷補償區2-4到達發射極的接觸點(金屬與硅的歐姆接觸處)，進一步減小器件的關斷能耗，改善器件的關斷特性。
[0079]在上面的說明中，任何一個區域的雜質濃度，指的都是該區域的某種導電類型雜質的凈濃度，例如對P型的半導體電荷補償區2-4，它的形成可以是在N型外延上通過注入P型雜質并擴散得到，那么上述說明中的P型半導體電荷補償區2-4的雜質濃度就是注入形成的P型雜質減除N型外延中的N型雜質之后的值。在下面的說明中也同樣。
[0080]實際器件制造中，由于離子注入后的離子分布是一種高斯分布，因此一個區域中的離子分布是有一定變化的。為了對本發明的主旨有更明確的說明，在上面說明中每一個區域的雜質濃度都簡化到以一個數據代表。這在下面的說明中也同樣。
[0081]實施例二:
[0082]如圖13所示(圖14和圖15分別是沿AA’和BB’的雜質種類和濃度分布示意圖)，與實施例一的不同之處是，所述P型半導體電荷補償區2-4置于N型的半導體增強型積累區1-3’的區域之中，不與N型半導體的漂移區直接接觸，這樣可以增加P型半導體電荷補償區2-4之下的漂移區1-2中的載流子濃度，降低導通電阻，更好的取得導通損耗和開關損耗的平衡，提高了器件設計的靈活性。當在所述P型半導體電荷補償區2-4的底部與N型的半導體增強型積累區1-3’的底部的距離小于P型雜質的擴散長度的情況下，還是可以起到改善關斷性能的作用。
[0083]實施例三:
[0084]如圖16所示，與實施例二不同的是，所述P型半導體電荷補償區2-4置于N型的半導體增強型積累區1-3’的區域之中，不與P型半導體的阱區2-1直接接觸，這樣提高器件設計的靈活性。在所述P型半導體電荷補償區2-4的頂部與P型阱區2-1的底部的距離小于P型雜質的擴散長度的情況下，還是可以起到改善關斷性能的作用。
[0085]實施例四:
[0086]如圖17所示，與實施例一的不同之處是，所述P型半導體電荷補償區2-4在不同區域采用不同的雜質濃度，在與N型的半導體增強型積累區1-3’的靠近的區域之中，選擇與N型的半導體增強型積累區電荷平衡的設定，在其上的P型阱區域中，采用比P型阱濃度更高的雜質濃度，這樣在不增加制造成本的前提下(使用P型半導體電荷補償區2-4同樣的光罩和光刻工藝)，改善抗寄生的NPNP晶閘管的能力，改善了器件的抗閂鎖能力。
[0087]本發明提供的第一種絕緣柵雙極晶體管的制造方法，包含下面步驟(參考圖7):
[0088]步驟一、在具有N型漂移區1-2的硅襯底的正面淀積一層作為N型半導體增強型積累區的外延層1-3’ ；繼續淀積N型外延層到需要的厚度。
[0089]娃襯底可以是區恪娃娃片，也可以是直拉單晶娃片。
[0090]1-3’中的N型外延層的雜質濃度沒有很嚴格的要求，主要是厚度和缺陷要滿足器件的要求。
[0091]步驟二、在步驟一的N型外延層的硅片上，通過光刻和刻蝕形成溝槽3，再淀積柵氧化膜4和多晶硅柵5，形成溝槽柵；
[0092]溝槽深度6-7微米，寬度1-2微米，柵氧化膜800-1200埃，多晶硅是高摻雜的N型多晶硅，一般淀積溫度在580-620攝氏度。
[0093]步驟三、通過離子注入和退火形成P型阱區2-1 ;
[0094]步驟四、通過光刻和離子注入形成N型源區6，并通過光刻和離子注入形成P型半導體電荷補償區2-4;
[0095]N型源區6的注入離子通常是砷或磷，或它們的組合。
[0096]P型半導體電荷補償區2-4的注入通常是注入硼。
[0097]步驟五、在硅片正面淀積介質膜7，通過光刻刻蝕形成接觸孔8，通過離子注入形成P型半導體注入區2-2 ;之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊；
[0098]步驟六、對硅片進行背面減薄，并在減薄后的背面進行N型雜質離子的注入以形成N型截止層1-1，再在背面進行P型雜質離子的注入，以形成P+集電區2-3 ;之后通過熱過程將背面注入的離子進行激活.
[0099]所述N型雜質注入可以是磷，也可以是氫。
[0100]所述熱過程可以是通過爐管工藝實現，也可以是通過激光退火實現，或者它們的組合實現。
[0101]步驟七、在硅片背面淀積金屬層，形成集電區電極
[0102]進一步的改進是，第一種制造方法中步驟四中的P型的電荷補償區的注入至少包含一次能量高于IMeV的高能注入；例如1.5-3MeV的高能硼注入，使得注入雜質的最高濃度分布在離硅片正面表面4-5微米處，減小對P型阱2-1中的離子濃度的影響，特別是不會影響到靠近溝槽附近的P型雜質的濃度，以免對器件的閾值電壓造成影響，擴大了工藝窗口，提高了器件的一致性。
[0103]本發明提供的第二種絕緣柵雙極晶體管的制造方法，包含下面步驟:
[0104]步驟一、在具有N型漂移區1-2的硅襯底上通過光刻和刻蝕形成溝槽3，再淀積柵氧化膜4和多晶硅柵5，形成溝槽柵；
[0105]步驟二、通過離子注入和退火形成P型半導體阱區2-1 ;
[0106]步驟三、通過光刻和離子注入形成N型的源區6，并通過光刻和離子注入形成P型半導體的電荷補償區2-4 ;再通過光刻和離子注入形成N型的半導體增強型積累區1-3’ ；
[0107]步驟四、在硅片正面淀積介質膜7，通過光刻刻蝕形成接觸孔8，通過離子注入形成一個P型半導體注入區2-2，之后淀積金屬9，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊；
[0108]步驟五、對硅片進行背面減薄，并在減薄后的背面進行N型的雜質離子的注入，再在背面進行P型雜質離子的注入；之后通過熱過程將背面注入的離子進行激活
[0109]步驟六、在硅片背面淀積金屬層，形成集電區電極
[0110]上述制造步驟中的參數基本可以參考第一種制造方法中的設定，它的進一步的改進是，第二種制造方法增強型積累區1-3’不是通過外延形成，二是通過步驟三中的N型增離子注入實現，采用能量高于3-5MeV(大于IMeV)的高能磷注入，將N型增強型積累區的離子注入到需要區域的附近，減小了形成N型的增強型積累區的工藝對器件的P型阱區中雜質濃度的影響，從而減少了對溝道附近雜質離子分布的影響，擴大了工藝窗口，提高了器件的一致性。
[0111]同于第一種制造方法中的改善，第二種制造方法的步驟三中的P型的電荷補償區的注入至少包含一次能量高于IMeV的高能硼注入，例如1.5-3MeV的高能硼注入，使得注入雜質的最高濃度分布在離硅片正面表面4-5微米處，減小對P型阱2-1中的離子濃度的影響，特別是不會影響到靠近溝槽附近的P型雜質的濃度，以免對器件的閾值電壓造成影響。
[0112]本發明提供的第三種絕緣柵雙極晶體管的制造方法，包含下面步驟:
[0113]步驟一、在具有N型漂移區1-2的硅襯底的正面淀積一層作為N型半導體增強型積累區1-3’的外延層；繼續淀積第一種導電類型的外延層到需要的厚度；
[0114]步驟二、在步驟一形成的具有第一種類型的外延層的硅片上，通過光刻和刻蝕形成溝槽3，再淀積柵氧化膜4和多晶硅柵5，形成溝槽柵；
[0115]步驟三、通過離子注入和退火形成P型半導體阱區2-1 ;
[0116]步驟四、通過光刻和離子注入形成N型的源區6 ;
[0117]步驟五、在硅片正面淀積介質膜7，通過光刻刻蝕形成接觸孔8，通過離子注入形成P型半導體電荷補償區2-4，通過離子注入形成P型半導體注入區2-2，之后淀積金屬9，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊；
[0118]步驟六、對硅片進行背面減薄，并在減薄后的背面進行N型的雜質離子的注入，再在背面進行P型雜質離子的注入；之后通過熱過程將背面注入的離子進行激活
[0119]步驟七、在硅片背面淀積金屬層，形成集電區電極
[0120]第三種制造方法中的參數基本可以參考第一種制造方法中的設定，它的進一步的改進是，P型半導體電荷補償區2-4的形成是在接觸孔形成后進行的，通過接觸孔，利用自對準工藝形成第二種導電類型的半導體電荷補償區，簡化了工藝，節約了成本。同時，便于調整第二種導電類型的阱區中心的第二種導電類型的雜質離子的濃度，改善器件的抗電流沖擊能力。
[0121]本發明上述說明中，如果將N變化成P，P變化成N，就成為了 P型MOSFET和雙極型晶體管NPN形成的IGBT器件，是完全對稱的(這時第一種導電類型是P型，第二種導電類型是N型)。
[0122]以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【主權項】
1.一種絕緣柵雙極晶體管的元胞結構，其特征是:所述元胞結構中至少包含發射區，集電區，溝槽，溝槽柵氧化膜，多晶硅柵，第一種導電類型的半導體漂移區，第二種導電類型的半導體阱區，置于所述第一種導電類型的半導體漂移區和所述第二種導電類型的半導體阱區之間的第一種導電類型的半導體增強型積累區，相鄰的所述第一種導電類型的半導體增強型積累區之間的第二種導電類型的半導體電荷補償區。 所述第一種導電類型的半導體增強型積累區的第一種導電類型的雜質摻雜濃度大于或等于所述第一種導電類型的半導體漂移區的第一種導電類型的雜質摻雜濃度的2倍； 所述第二種導電類型的半導體電荷補償區中的雜質摻雜濃度的設定，保證該所述電荷補償區的第二種導電類型的雜質摻雜總量與周圍的所述增強型積累區的第一種導電類型的雜質摻雜總量的差異小于等于所述電荷補償區的第二種導電類型的雜質摻雜總量的15%，也小于等于周圍的所述增強型積累區的第一種導電類型的雜質摻雜總量的15%。2.如權利要求1所述的絕緣柵雙極晶體管的元胞結構，其特征在于:所述第一種導電類型的半導體增強型積累區的第一種導電類型的雜質摻雜濃度大于或等于所述第一種導電類型的半導體漂移區的第一種導電類型的雜質摻雜濃度的5倍。3.如權利要求1所述的絕緣柵雙極晶體管的元胞結構，其特征在于:所述第二種導電類型的半導體電荷補償區可以透過所述第一種導電類型的半導體增強型積累區的區域，與所述第一種導電類型的半導體漂移區直接接觸。4.如權利要求1所述的絕緣柵雙極晶體管的元胞結構，其特征在于:所述第二種導電類型的半導體電荷補償區置于第一種導電類型的半導體增強型積累區的區域之中，不與所述第一種類型半導體的漂移區直接接觸。5.一種絕緣柵雙極晶體管的制造方法，其特征在于，包含下面步驟: 步驟一、在具有第一種導電類型的半導體漂移區的硅襯底的正面淀積一層作為第一種導電類型的半導體增強型積累區的外延層；繼續淀積第一種導電類型的外延層到需要的厚度； 步驟二、在步驟一形成的具有第一種導電類型的外延層的硅片上，通過光刻和刻蝕形成溝槽，再淀積柵氧化膜和多晶硅，形成溝槽柵； 步驟三、通過離子注入和退火形成第二種導電類型的半導體阱區； 步驟四、通過光刻和離子注入形成第一種導電類型的發射區，并通過光刻和離子注入形成第二種導電類型的半導體電荷補償區； 步驟五、在硅片正面淀積介質膜，通過光刻刻蝕形成接觸孔，通過離子注入形成第二種導電類型的半導體注入區；之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊； 步驟六、對硅片進行背面減薄，并在減薄后的背面進行第一種導電類型的雜質離子的注入，再在背面進行第二種導電類型的雜質離子的注入；之后通過熱過程將背面注入的離子進行激活； 步驟七、在硅片背面淀積金屬層，形成集電區電極。6.如權利要求5所述的絕緣柵雙極晶體管的制造方法中，其特征在于:步驟四中的第二種類型的電荷補償區的注入至少包含一次能量高于IMeV的高能注入。7.—種絕緣柵雙極晶體管的元胞結構的制造方法，其特征在于，包含下面步驟: 步驟一、在具有第一種導電類型的半導體漂移區的硅襯底上通過光刻和刻蝕形成溝槽，再淀積柵氧化膜和多晶硅，形成溝槽柵； 步驟二、通過離子注入和退火形成第二種導電類型的半導體阱區； 步驟三、通過光刻和離子注入形成第一種導電類型的發射區，并通過光刻和離子注入形成第二種導電類型的半導體電荷補償區；再通過光刻和離子注入形成第一種導電類型的半導體增強型積累區； 步驟四、在硅片正面淀積介質膜，通過光刻刻蝕形成接觸孔，通過離子注入形成一個第二種導電類型的半導體注入區，之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊； 步驟五、對硅片進行背面減薄，并在減薄后的背面進行第一種導電類型的雜質離子的注入，再在背面進行第二種導電類型的雜質離子的注入；之后通過熱過程將背面注入的離子進行激活； 步驟六、在硅片背面淀積金屬層，形成集電區電極。8.如權利要求7所述的絕緣柵雙極晶體管的制造方法中，其特征在于:步驟三中的第二種類型的電荷補償區的注入至少包含一次能量高于IMeV的離子注入。9.如權利要求7所述的絕緣柵雙極晶體管的制造方法中，其特征在于:步驟三中的第一種類型的增強型積累區的離子注入包含注入能量高于IMeV的離子注入。10.一種絕緣柵雙極晶體管的元胞結構的制造方法，其特征在于，包含下面步驟: 步驟一、在具有第一種導電類型的半導體漂移區的硅襯底的正面淀積一層作為第一種導電類型的半導體增強型積累區的外延層；繼續淀積第一種導電類型的外延層到需要的厚度； 步驟二、在步驟一形成的具有第一種類型的外延層的硅片上，通過光刻和刻蝕形成溝槽，再淀積柵氧化膜和多晶硅，形成溝槽柵； 步驟三、通過離子注入和退火形成第二種導電類型的半導體阱區； 步驟四、通過光刻和離子注入形成第一種導電類型的發射區； 步驟五、在硅片正面淀積介質膜，通過光刻刻蝕形成接觸孔，通過離子注入形成第二種導電類型的半導體電荷補償區，通過離子注入形成一個第二種導電類型的半導體注入區，之后淀積金屬，再通過光刻刻蝕在硅片正面形成柵電極和發射極電極；隨后淀積介質膜并通過光刻刻蝕形成金屬襯墊； 步驟六、對硅片進行背面減薄，并在減薄后的背面進行第一種導電類型的雜質離子的注入，再在背面進行第二種導電類型的雜質離子的注入；之后通過熱過程將背面注入的離子進行激活； 步驟七、在硅片背面淀積金屬層，形成集電區電極。
【文檔編號】H01L21/331GK105895679SQ201510035348
【公開日】2016年8月24日
【申請日】2015年1月22日
【發明人】肖勝安
【申請人】肖勝安