一種半導體雙向功率器件的結構的制作方法
【專利摘要】本發明公開了一種半導體雙向功率器件的結構，包括以下特征：每一端的有源區最少由兩種不同的單元組成，其中一種單元是MOS管，中有N+區，P型基區和N型緩沖區，N+區與N型緩沖區的連接由柵極控制；另一單元是在關斷時提供電子通道，表面電極透過接觸孔開口與P型基區接觸處為電子通道出口，由接觸處至N型緩沖區附近沒有P+區阻擋電子流通，在P型基區與N型基區之間有一濃度約為1e15cm-3至1e17cm-3和厚度約為1至8um的N型緩沖區用以阻擋耗盡層在高壓反偏置時會觸碰到P型基區。
【專利說明】
一種半導體雙向功率器件的結構
技術領域
:
[0001]本發明是涉及一種半導體功率器件的結構，更具體地說是涉及一種半導體雙向功率器件的結構。
【背景技術】
:
[0002]1980年，美國RCA公司申請了第一個IGBT專利，1985年日本東芝公司做出了第一個工業用IGBT。從器件的物理結構上來說，它是非透明集電極穿通型IGBT，簡稱為穿通型IGBT (Punchthrough IGBT-縮寫為PT-1GBT)。PT-1GBT是制造在外延硅片上，一般是在P+襯底上生長一層N型緩沖區，然后再長一 N區，要制造1200V耐壓器件，便需要生長一 N型緩沖區，摻雜濃度約為lXloYcm3，厚度約為10um，然后再生長一外延層厚度約為llOum，摻雜濃度約為5\1013/現3至1\1014/(^3的~區，這是相當厚的外延層。若要制造耐壓更高的PT-1GBT，如耐壓為2500V或3300V，則N區需要更厚和更高的電阻率。生長這樣規格的外延，技術上有困難，而且成本會急劇增高，所以，PT-1GBT 一般只適用于耐壓為400V至1200V范圍內。
[0003]早期的PT-1GBT的關斷時間相對很長，約有數微秒，為了減短關斷時間，提高開關速度，于90年代后，一般都引用高能粒子輻照技術(如電子輻照，氫離子或氦離子輻照等)減小器件中過剩載流子壽命。這種方法能提高PT-1GBT的開關速度，但會使通態電壓降為負溫度系數。即在導通狀態下，如果保持流經集電極電流不變，則集電極至發電極之間的電壓差會隨溫度升高而降低。在應用時，假如器件某處局部溫度較高，則會有更多導通電流流經該處，這會使該處溫度變得更高，從而有可能使器件進入一個正反饋狀態，最后把器件燒毀，這電壓降為負溫度系數是PT-1GBT的一個性能缺陷。
[0004]如前所述，PT-1GBT 一般只適用于耐壓為400V至1200V范圍內，若要制造耐壓為1700V或2500V或3300V或以上，早期都用非穿通型IGBT (Non-punchthrough IGBT，縮寫為NPT-1GBT)，器件直接制造在厚度有幾百微米的FZ N型硅片上，器件集電結的P型區或P型/N型區是由離子注入形成的。這種非穿通型IGBT的電壓降為正溫度系數。這種集電結的結構也被用于器件如MCT或GTO等。由于集電結的摻雜由離子注入形成，注入的劑量可隨意控制，若注入的P型摻雜劑量高，則會形成一般的高空穴注入效率集電結(即強集電極)；若注入的P型摻雜劑量小，則空穴注入效率低，而且電子可以經由擴散有效地流過P型區至金屬接觸處，這類集電結被稱為弱集電結或透明集電結(或稱為透明集電極)。于94與95年期間，弱集電結曾被用于NPT-1GBT和GT0，若把弱集電結方法用來制造600V或1200VIGBT,則IGBT的集電結需要造在只有約60um或約120um厚的FZ N型硅片背面上，于94和95年期間，工業界還未有這種超薄硅片工藝能力。
[0005]于1996年，Motorola公司發表了一篇文章描述有關制造非穿通IGBT的研究，側重如何在薄硅片上制造集電極的工藝，所用的FZ N型硅片最薄只約有170um厚。翌年，Infineon公司也發表了用10um厚的FZ N型硅片做出600V的NPT-1GBT。99年左右，工業用新一代的IGBT開始投產，這種新一代的IGBT是一種高速開關器件，它的電壓降為正溫度系數，它不需要用重金屬或輻照來減短器件中少子壽命，主要用的技術是超薄硅片工藝加上弱集電結(或稱為透明集電結)。Infineon公司稱之為場截止IGBT，接下來幾年，各主要生產IGBT的公司都相繼推出類似的產品。從那時起，IGBT在電學性能上得到了質的飛躍，發展迅速并主導了中等功率范圍的市場。
[0006]環境惡化與日倶增，節能減排是大勢所趨。有效地使用能源，尤其電能，已成為各國的共識。功率半導體的作用是電能變換和電能控制，使電能更高效、更節能、更環保地使用，而IGBT是功率半導體的技術前沿，具有節能效率高，便于規模化生產，已成為功率半導體市場發展和應用的主流技術。IGBT已被廣泛地用於消費電子類和工業控制。如變頻家電、電源供應、電動工具、電磁爐、微波爐或電焊機，以至風力發電、光伏發電、電動/混合動力汽車、新能源、高鐵、智能電網、地鐵、動車等領域。
[0007]—般常規的IGBT是一種單向功率器件，即關斷時只有一個方向能承受高電壓，開通時只有一個方向流通電流，可是有些應用是需要雙向的，即兩個方向都能承受高壓.都能流通電流，圖1表示出一般單向IGBT和雙向IGBT的電流電壓持性。需要雙向IGBT的應用電路有矩陣式變換器，直聯式轉換器和一些新穎的電路如美國專利US2014/0133203 Al所述說的電路，圖2是一使用雙向IGBT器件的光伏逆變器的電路拓撲示意圖。
[0008]—般IGBT(單向的)可與一些FRD組成雙向器件如圖3所示，這種雙向器件的電特性比較差。近年開始有一些討論有關如何制作單芯片的雙向IGBT的文章發表，如ISPSD2011P23-26和ISPSD 2014P95-98的文章，都是剛起歩的，器件的結構不理想，存在需要改進的地方，圖4是其中器件的橫切面結構示意圖。這種結構基上是兩邊都是一樣的，是對稱的，都是一般單向IGBT的陰極結構(陰極結構是指一般單向N型IGBT在導通狀態下發射電子的一極，在芯片表面的一邊)，這種結構的決點是:
[0009]1.為了便于說明道理，以圖5為參考，圖中的器件為雙向IGBT，表面I的柵極I和電極I在圖的上方，表面2的柵極2和電極2為圖的下方，表面I的柵極I和電極I與表面2的柵極2和電極2的結構基本上是相同的，當表面I的柵極I短路至電極I和表面2的柵極2短路至電極2時，整個雙向IGBT器件便處于關閉狀態，這時表面電極I或表面電極2均可承受高電壓。假如表面I的電極I處于OV電壓而表面2的電極2被偏置于1000V，耗盡層會主要從表面I邊的N型基區向表面2擴展，直至表面2的P型基區，一旦耗盡層接觸到連接至表面2電極2的P型區，穿通便開始發生，漏電流會開始隨偏置電壓升高而大幅提升，為了避免穿通，N型基區厚度要增厚至在偏置電壓達至規定的電壓時，耗盡層不會碰到表面2連接至電極2的P型區，如1200V器件，N型基區厚度要差不多200um厚才夠避免穿通發生，這么厚的N型基區會增加靜態導通壓降和動態開關時間，從而增加靜態導通功耗和動態開關功耗，電學特性像非穿通型IGBT (NPT-1GBT)。
[0010]2.一般的IGBT (單向的)，芯片表面有柵極和陰電極，在有源區中的陰電極被連接至兩種不同的摻雜區域:一是由柵極控制的，在開通時能發射電子的N+區，另一是P型基區，其中P型基區是透過P+區與陰電極形成良好歐姆接觸。當這種結構被用作為雙向IGBT兩端的端結構時，當某端(如表面I)在電路運作時的某一段時間被用作陰極，這時當表面I的柵極I相對電極I大于開啟電壓(如柵極I電壓比電極I大15V)，電極I被連接至OV電壓，表面2的柵極2比電極2大15V，電極2被連接至負載電感，電感被連接高電壓如960V，電感兩端接一 FRD如圖6所示，此時，雙向IGBT在導通狀態，表面I的N+會注入電子，表面2的p+會注入空穴，電流由電極2流至電極1，當柵極I短路至電極I和柵極2短路至電極2時，雙向IGBT器件由導通狀態進入關斷狀態，導通時貯存在N型基區的空穴會往電極I流去，電子會被趕至表面2那邊，假如表面2沒有有效接收被趕過來的電子，讓電子迅速流走，電子便會困在表面2的P型基區與N型基區處，等待慢慢地復合掉或流至電極2去，形成關斷時的電流尾巴，這會做成關斷速度減慢從而增加關斷功耗。一般情況下，為了避免閂鎖效應，n+區的橫長度都比較短，而η+區外部不靠近溝道的區域都被ρ+包圍著，這樣的結構沒有有效的讓電子流至相應的陰電極的通道。
【發明內容】
:
[0011]本發明的目的在于提供一種能避免上述不足而實用可行的一種雙向IGBT的器件結構和設計方法，新的結構使器件在應用上的電學特性更像場截止IGBT (FS-1GBT)，靜態和動態的電學特性都大為改進，新發明的要點是在原有的表面結構里加上N型緩沖區和有效的電子通道，具體的器件設計和實行方法介紹如下:
[0012]N型緩沖區:為了使雙向IGBT在承受靜態高壓時，用薄的N型基區而又不致引起穿通現象發生，本發明在表面I處，在連接至電極I的所有P型區與N型基區之間放置一 N型緩沖區，N型緩沖區的濃度和厚度要適中，所以N型緩沖區中的N型雜質濃度要足夠阻擋耗盡層的擴展，使耗盡層在最高反偏置時仍不能碰到P型區的底部邊界(即PN結I)，但同時濃度和厚度又不能高得破壞擊穿電壓，N型緩沖區的位置在N型基區處但靠近PN結I處如圖7，8，9和10所示。
[0013]相同的或類似的N型緩沖區設計也用在表面2處，使得在表面I的PN結I附近和在表面2的PN結2處有類似的或相同的N型緩沖區如圖23，24，25，26和27，有了這樣的緩沖層，N型基區的厚度比之前可以大為減薄，如1200V器件只需120um厚便可以防止穿通發生。
[0014]電子通道:在一般IGBT(單向的)的表面結構加入電子通道可以調節器件從導通狀態被關斷的關斷速度，加入多一些電子通道可以使關斷速度快一些，電子通道的結構有多種，其要點是金屬與半導體表靣的接觸孔開口要大，接觸孔開口可以是溝槽型的或是平面型的，所謂溝槽或平面都是相對半導體表面而言；電子從靠近P型基區的N型基區流至電子通道的表面金屬之間最好只有很少P+區的阻礙或完全沒有P+區的阻礙，假如電子通道的表面金屬之下全是P+區域，則電子是很難通過P+區達至金屬電極，假如是N+區，電子很容易通過而被收集，但N+區可能會引起閂鎖效應，用N+區要小心設什，假和沒有P+區，也沒有N+區，電子是很容易直接流至電子通道表面而被表面金屬帶走，電子通路的結構有多種如下所述
[0015]1.如圖11和12所示，接觸孔開口可以是溝槽型的，也可以是平面的，其中接觸孔金屬與半導體接觸處有部份是摻雜濃度大於5el8的N+區域，這N+區域是連接至柵控溝道的一端，在正向導通時，這N+區域會對溝道注入電子；有部份是摻雜濃度大於5el8的P+區域，有部份是摻雜濃度少於5el7的P型區域並且從P型基區和附近的N型基區區域至這金屬接觸處沒有P+區阻擋如圖11和12帶箭頭的線所示，這是電子通路的一種。
[0016]2.如圖13和14所示，接觸孔開口可以是溝槽型的，也可以是平面的，其中接觸孔金屬與半導體接觸處有部份是摻雜濃度大於5el8的P+區域；有部份是摻雜濃度少於5el7的P型區域；有部份是摻雜濃度大於5el8的N+區域，這N+區域不是連接至柵控溝道的一端，在正向導通時，這N+區域不會對溝道注入電子，並且從P型基區和附近的N型基區區域至這N+區域處沒有P+區阻擋如圖13和14帶箭頭的線所示，這是電子通路的一種。
[0017]3.如圖15和16所示，接觸孔開口可以是溝槽型的，也可以是平面的，其中接觸孔金屬與半導體接觸處有部份是摻雜濃度大於5el8的P+區域；有部份是摻雜濃度大於5el8的N+區域，這N+區域不是連接至柵控溝道的一端，在正向導通時，這N+區域不會對溝道注入電子，並且從P型基區和附近的N型基區區域至這N+區域處沒有P+區阻擋如圖15和16帶箭頭的線所示，這是電子通路的一種。
[0018]4.如圖17，18和19所示，接觸孔開口可以是溝槽型的，也可以是平面的，其中接觸孔金屬與半導體接觸處有部份是摻雜濃度大於5el8的P+區域；有部份是摻雜濃度少於5el7的P型區域並且從P型基區和附近的N型基區區域至這金屬接觸處沒有P+區阻擋如圖17，18和19帶箭頭的線所示，這是電子通路的一種。
[0019]5.如圖20，21和22所示，接觸孔開口可以是溝槽型的，也可以是平面的，其中接觸孔金屬與半導體接觸處是摻雜濃度少於5el7的P型區域並且從P型基區和附近的N型基區區域至這這金屬接觸處沒有P+區阻擋如圖20，21和22帶箭頭的線所示，這是電子通路的一種。
[0020]雙向IGBT有兩端，每端都有柵極和相應的與半導體接觸的電極，這專利所述的雙向IGBT是透過晶圓片直接鍵合而成，所以兩端的結構可以是一樣的器件結構如圖23所示，也可以是不一樣的器件結構如圖24和25所示，在雙向IGBT器件N型基區中部付近可有獨立的P型區域如圖26所示，或P型N型相間的區域如圖27所示。
[0021]以上所述各雙向結構的方案可用于半導體功率器件如IGBT或MCT或GTO ;也可用于半導體功率器件如FRRD或功率MOS管。
【附圖說明】
[0022]附圖用來提供對本發明的進一步理解，與本發明的實施例一起用于解釋本發明，并不構成對本發明的限制，在附圖中:
[0023]圖1是單向IGBT和雙向IGBT的電流電壓持性示意圖；
[0024]圖2是一使用雙向IGBT器件的光伏逆變器的電路拓撲示意圖；
[0025]圖3是一般單向的IGBT與一些FRD組成雙向IGBT器件的示意圖；
[0026]圖4是一般單芯片的雙向IGBT器件橫截面結構的示意圖；
[0027]圖5是一般單芯片的雙向IGBT器件橫截面結構的示意圖；
[0028]圖6是一般單芯片的雙向IGBT器件連接至負載電感和FRD的示意圖；
[0029]圖7是本發明的雙向IGBT加上N型緩沖區的橫截面結構示意圖；
[0030]圖8是本發明的雙向IGBT加上N型緩沖區的橫截面結構示意圖；
[0031]圖9是本發明的雙向IGBT加上N型緩沖區的橫截面結構示意圖；
[0032]圖10是本發明的雙向IGBT加上N型緩沖區的橫截面結構示意圖；
[0033]圖11是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0034]圖12是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0035]圖13是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0036]圖14是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0037]圖15是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0038]圖16是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0039]圖17是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0040]圖18是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0041]圖19是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0042]圖20是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0043]圖21是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0044]圖22是本發明的雙向IGBT加上電子通道的橫截面結構示意圖；
[0045]圖23是本發明的兩端的結構是一樣的雙向IGBT的橫截面結構示意圖；
[0046]圖24是本發明的兩端的結構是不一樣的雙向IGBT的橫截面結構示意圖；
[0047]圖25是本發明的兩端的結構是不一樣的雙向IGBT的橫截面結構示意圖；
[0048]圖26是本發明的雙向IGBT器件的N型基區中部付近有獨立的P型區域的橫截面結構示意圖；
[0049]圖27是本發明的雙向IGBT器件的N型基區中部付近有P型N型相間的區域的橫截面結構示意圖；
[0050]圖28是本發明優選實施例中通過N型緩沖區掩模形成圖案示意圖；
[0051]圖29是本發明優選實施例中形成N型緩沖區示意圖；
[0052]圖30是本發明優選實施例中對終端注入P型摻雜劑的示意圖；
[0053]圖31是本發明優選實施例中形成N型緩沖區和端掩的P型環區域示意圖；
[0054]圖32是本發明優選實施例中對有源區注入P型摻雜劑的示意圖；
[0055]圖33是本發明優選實施例中通過溝槽掩模形成圖案示意圖；
[0056]圖34是本發明優選實施例中溝槽示意圖；
[0057]圖35是本發明優選實施例中形成N+區示意圖；
[0058]圖36是本發明優選實施例中對接觸孔溝槽注入P型摻雜劑的示意圖；
[0059]圖37是本發明優選實施例中的表面鋁合金層電極示意圖。
[0060]參考符號表:
[0061]I鈍化層
[0062]2鋁合金層
[0063]3層間介質
[0064]4尚慘雜的多晶娃
[0065]5 N+ 區
[0066]6接觸孔溝槽底部的P型高摻雜區
[0067]7 P型基區
[0068]8 N型緩沖區
[0069]9 N型基區
[0070]10 P型環區域
[0071]11溝槽底的N型區域或P型區域
[0072]12硅片表面的氧化層
[0073]13氧化物硬光罩
[0074]14光刻涂層
【具體實施方式】
[0075]如圖28所示，在硅片表面采用積淀或熱生長方式形成氧化層12 (厚度為0.05um至0.1um)，在氧化層上再積淀一層光刻涂層14，然后通過N型緩沖區掩模形成圖案。
[0076]如圖29所示，之后對硅片表面注入N型摻雜劑，雜劑濃度為IxlO12至I X 10 14/cm2,通過高溫擴散處理，溫度為950至1200°C，時間為50分鐘至200分鐘，使N型摻雜劑擴散形成N型區，然后清除掉表面氧化層，在硅片表面采用積淀或熱生長方式形成氧化層12 (厚度為0.5um至1.5um氧化物)。
[0077]如圖30所示，在氧化層上再積淀一層光刻涂層，然后通過終端掩模形成圖案暴露出氧化層的一些部分，對終端掩模形成圖案暴露出的氧化層進行干蝕后，暴露出FZ硅片表面，然后清除掉光刻涂層，之后對硅片表面注入P型摻雜劑，雜劑濃度為IxlO12至1X10 14/
2
cm ο
[0078]如圖31所示，之后通過高溫擴散處理，溫度為950至1200°C，時間為500分鐘至1000分鐘，使N型摻雜劑和P型摻雜劑擴散形成N型緩沖區和端掩的P型環區域。
[0079]如圖32所示，在氧化層上積淀一層光刻涂層，然后通過有源區(即P型基區)掩模形成圖案暴露出氧化層的一些部分，對有源區掩模形成圖案暴露出的氧化層進行干蝕后，暴露出FZ硅片表面，然后清除掉光刻涂層，之后在硅片表面采用積淀或熱生長方式形成一層氧化層(厚度為0.0lum至0.05um)，之后對硅片表面注入P型摻雜劑，雜劑濃度為5xl012至 I X 114/cm2。
[0080]如圖33所示，之后通過高溫擴散處理，溫度為950至1200°C，時間為30分鐘至150分鐘，使P型摻雜劑擴散形成即P型基區，然后在硅片表面采用積淀或熱生長方式形成氧化層13 (厚度為0.3um至1.5um氧化物硬光罩)，在氧化層上再積淀一層光刻涂層，然后通過溝槽掩模形成圖案暴露出氧化層的一些部分，對溝槽掩模形成圖案暴露出的氧化層進行干蝕后，暴露出FZ硅片表面，然后清除掉光刻涂層。
[0081]如圖34所示，通過蝕刻形成溝槽，該溝槽(深度為2.0um至10um，寬度為0.2um至
3.0um)延伸至N型FZ硅片中(N型基區)，在形成溝槽后，對溝槽進行犧牲性氧化(時間為10分鐘至100分鐘，溫度為100tC至1200°C )，以消除在開槽過程中被等離子破壞的硅層，然后清除掉溝槽中所有氧化層，并通過熱生長的方式，在溝槽暴露著的側壁和底部和N型FZ硅片的上表面形成一層氧化層(厚度為0.03um至0.3um)，并在溝槽中沉積N型高摻雜劑的多晶硅4，多晶硅摻雜濃度為Rs= 5 Ω / □至100 Ω / □(方阻)，以填充溝槽并覆蓋頂面，接著對在FZ硅片表面上的多晶硅層進行平面腐蝕處理，之后在硅片表面采用積淀或熱生長方式形成一層氧化層(厚度為0.0lum至0.05um)。
[0082]如圖35所示，在FZ硅片的表面積淀光刻涂層，然后通過N+掩模形成圖案，暴露出FZ硅片表面的一些部分，然后利用N+掩模暴露出部分FZ硅片的表面，然后對硅片表面注入N型摻雜劑(P31或As，劑量為lel5/cm2至2el6/cm2)，接著清除掉光刻涂層，通過高溫擴散處理，溫度為950至1200°C，時間為10分鐘至100分鐘，使N型區推進擴散到P型基區形成柵控晶體管器件單元的N+區5 (N+區深度為0.1um至0.6um, P型基區深度為2.0um至6.5um) ο
[0083]如圖36所示，在外延層最表面上先沉積無摻雜二氧化娃層(厚度為0.1um至
0.5um)，然后沉積硼磷玻璃(厚度為0.1um至0.8um)形成層間介質3，在層間介質表面積淀光刻涂層，利用接觸孔掩模暴露出部分層間介質，然后對暴露出的部分層間介質進行干蝕，直至暴露出FZ N型硅片的上表面，在層間介質中形成多個接觸孔掩模開孔，然后清除掉光刻涂層；接著對含有摻雜劑的硅片表面進行浸蝕，使接觸孔溝槽(深度為0.4um至1.5um,寬度為0.2um至1.0um)穿過N型源區進入到P型基區，在FZ硅片的表面積淀光刻涂層14，然后通過電子通路掩模形成圖案，留下光刻涂料把電子通道的接觸孔封上，之后對接觸孔溝槽注入P型高摻雜劑BI I，雜劑濃度為114至5 X 10 1Vcm2,以減少P型基區與金屬插塞間的接觸電阻，這有效地增加器件的安全使用區。
[0084]如圖37所示，在接觸孔溝槽側壁、底部以及層間介質上表面沉積一層鈦/氮化鈦層，接著對接觸孔溝槽進行鎢填充以形成金屬插塞，再在該器件的上面沉積一層鋁合金2 (厚度為0.Sum至1um)，然后通過金屬掩模進行金屬浸蝕，形成發射區金屬墊層和柵極金屬墊層和終端區場板。
[0085]最后在表面放置鈍化層I便完成前道工序。然后把完成前道工序的晶圓片磨薄背面至所需厚度，接著經過背面處理后便把兩片磨薄處理好的並完成前道工序的薄晶圓片用直接鍵合方法並加上用紅外對準把兩片晶圓薄片連接在一起形成雙向IGBT。
[0086]最后應說明的是:以上僅為本發明的優選實施例而已，并不用于限制本發明，本發明可用于涉及制造半導體雙向功率器件(例如，溝槽絕緣柵雙極晶體管Trench IGBT或MCT或GTO或MOSFET或FRRD)，本文件的
【發明內容】
與實施例是以N型通道器件作出說明，本發明亦可用于P型通道器件，盡管參照實施例對本發明進行了詳細的說明，對于本領域的技術人員來說，其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換，但是凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種半導體雙向功率器件的結構包括以下部分: (1)有兩端，每端的表面都有終端區和有源區，某一端的終端區和有源區與另一端的終端區和有源區可以相同，也可以不相同； (2)任一端的有源區至少由兩種不同的單元組成； 第一種單元的表面結構是絕緣柵雙極晶體管(IGBT)的表靣結構，第二種單元是電子通道結構，電子通道在關斷時提供通道，讓電子迅速流走至表面電極而被帶走，電子通道的表面電極與IGBT的表面電極(此電極不是柵極，是電流可以流通的電極)是連在一起，組成可以讓電流流通的電極。2.根據權利要求1所述的第一種單元的表面結構是絕緣柵雙極晶體管(IGBT)的表靣結構，其特征在于，這結構包括有N+區，P+區，P型基區，N型緩沖區和N型基區，N型緩沖區在P型基區與N型基區之間，濃度約為Ie15Cm 3至Ie 17cm 3和厚度約為Ium至8um，N+區與N型緩沖區或N型基區的連接由柵極控制，柵極可以是溝槽型的或是平面型的，表面電極透過接觸開孔直接與N+區形成歐姆接觸，導通時可向N型基區注入電子，而P型基區則主要是透過與其相連的P+區與表面金屬接觸，在P型基區相對于N型基區被置於足夠大的正偏置(大於0.7V)時，這表面金屬會透過P+區向N型基區注入空穴。3.根據權利要求1所述的第二種單元是電子通道結構，其特征在于，這結構包括有表面金屬，接觸孔開口而接觸孔開口可以是溝槽型的或是平面型的，N+區，P+區，P型基區，N型緩沖區和N型基區，表面金屬透過接觸孔與半導體表面接觸，其中與表面金屬接觸的半導體有部份是摻雜濃度大於5el8的N+區域，這N+區域是連接至柵控溝道的一端，在正向導通時，這N+區域會對溝道注入電子；有部份是摻雜濃度大於5el8的P+區域，有部份是摻雜濃度少於5el7的P型區域，並且從表面金屬與P型基區接觸處至P型基區，N型緩沖區和N型基區之間是沒有P+區阻擋，表面金屬與P型基區接觸處是電子通道的出口。4.根據權利要求1所述的第二種單元是電子通道結構，其特征在于，這結構包括有表面金屬，接觸孔開口而接觸孔開口可以是溝槽型的或是平面型的，N+區，P+區，P型基區，N型緩沖區和N型基區，表面金屬透過接觸孔與半導體表面接觸，其中與表面金屬接觸的半導體有部份是摻雜濃度大於5el8的N+區域，這N+區域不連接至柵控溝道的一端，在正向導通時，這N+區域不會對溝道注入電子；有部份是摻雜濃度大於5el8的P+區域，有部份是摻雜濃度少於5el7的P型區域，並且從表面金屬與P型基區接觸處至P型基區，N型緩沖區和N型基區之間是沒有P+區阻擋，表面金屬與P型基區接觸處是電子通道的出口。5.根據權利要求1所述的第二種單元是電子通道結構，其特征在于，這結構包括有表面金屬，接觸孔開口而接觸孔開口可以是溝槽型的或是平面型的，P+區，P型基區，N型緩沖區和N型基區，表面金屬透過接觸孔與半導體表面接觸，其中與表面金屬接觸的半導體有部份是摻雜濃度大於5el8的P+區域，有部份是摻雜濃度少於5el7的P型區域，並且從表面金屬與P型基區接觸處至P型基區，N型緩沖區和N型基區之間是沒有P+區阻擋，表面金屬與P型基區接觸處是電子通道的出口。6.根據權利要求1所述的第二種單元是電子通道結構，其特征在于，這結構包括有表面金屬，接觸孔開口而接觸孔開口可以是溝槽型的或是平面型的，P型基區，N型緩沖區和N型基區，表面金屬透過接觸孔與半導體表面接觸，其中與表面金屬接觸的半導體是摻雜濃度少於5el7的P型區域，並且從表面金屬與P型基區接觸處至P型基區，N型緩沖區和N型基區之間是沒有P+區阻擋，表面金屬與P型基區接觸處是電子通道的出口。7.根據權利要求1所述每端的表面都有終端區，其特征在于，若這終端區有P型區被直接地或間接地連接至表面電極，則這整個P型區都需要有N型緩沖區包圍起來，如有源區的P型基區被N型緩沖區圍起一樣。8.根據權利要求2所述的N型緩沖區，其特征在于，在有源區中的N型緩沖區可以透過對溝槽底部注入N型摻雜離子然后加上熱擴散，最后在溝槽底部的這個N型區相互連起來形成一摻雜濃渡比N型基區為高的N型緩沖區，其濃度約為Ie15Cm 3至Ie17Cm 3和厚度約為Ium 至 8um09.一種半導體雙向功率器件的結構包括有兩端和兩端之間的N型基區，在兩端中間部分付近，除了 N型基區本身的摻雜，至少有一個P型區與一個N型區，P型區的總劑量與N型區的是一樣的，劑量為Ie12Cm 2。10.一種半導體雙向功率器件的結構包括以下部分: (1)有兩端，每端的表面都有終端區和有源區，某一端的終端區和有源區與另一端的終端區和有源區可以相同，也可以不相同； (2)任一端的有源區至少由兩種不同的單元組成； 第一種單元的表面結構是溝槽型絕緣柵雙極晶體管(IGBT)的表靣結構，第二種單元是電子通道結構，溝槽型絕緣柵雙極晶體管的表靣結構包括有N+區，P型基區，N型緩沖區，N型基區和溝槽底的P型區，P型基區與溝槽底的P型區是不相連的，N型緩沖區在P型基區與N型基區之間，濃度約為Ie15Cm 3至Ie17Cm 3和厚度約為Ium至Sum的N型緩沖區，溝槽底的P型區的濃度約為3e14cm 3至Ie 16cm 3和厚度約為0.5um至2um。
【文檔編號】H01L21/77GK105895633SQ201410740433
【公開日】2016年8月24日
【申請日】2014年12月4日
【發明人】蘇冠創
【申請人】南京勵盛半導體科技有限公司