一種基于柵調制產生電流提取mosfet襯底摻雜濃度的方法
【專利摘要】本發明公開了一種基于柵調制產生電流提取MOSFET襯底摻雜濃度的方法，利用柵調制產生電流曲線對襯底摻雜敏感的特性，使用與被測器件尺寸相同的已知襯底摻雜的MOSFET作為比對器件，將被測的MOSFET器件進行測試IGM?VG曲線。由于在測試設置相同情形下，對比器件與被測器件的IGM?VG曲線峰值相同，只是在柵電壓VG上的位置發生漂移。因此測量出被測器件與對比器件的IGM?VG曲線之間的柵壓漂移量，并利用相同的曲線峰值所對應的溝道空穴濃度PS相等這一原理進行計算，從而得出被測器件的襯底摻雜濃度。本發明方法具有準確性高、測試簡單快速的特點，更易探測出襯底摻雜的變化；測試時直流測試，對設備要求較低且快速的特點。
【專利說明】
一種基于柵調制產生電流提取MOSFET襯底摻雜濃度的方法
技術領域
[0001] 本發明屬于微電子技術領域，涉及金屬氧化物場效應管(MOSFET)的電學性能測 試，具體是一種基于柵調制產生電流提取MOSFET襯底摻雜濃度的方法。
【背景技術】
[0002] MOSFET的襯底摻雜濃度決定著器件的傳輸性能，是半導體工藝中非常重要的一個 參量。傳統的測量方法中較為常用的為電容電壓CV方法，該方法把MOSFET柵、氧化層和襯底 當一個電容器，利用高低頻測試獲得CV曲線，從曲線上提取出襯底信息來。這一方法的特點 是比較準確，但測試設備要求較高，必須具備高低頻率脈沖測試模塊，而目前具備類似模塊 的設備非常昂貴，而一般的設備操作不方便，測試反應速度慢。
【發明內容】
[0003] 本發明的目的在于提供一種基于柵調制產生電流提取MOSFET襯底摻雜濃度的方 法，以解決上述【背景技術】中提出的問題。
[0004] 為實現上述目的，本發明提供如下技術方案：
[0005] -種基于柵調制產生電流提取MOSFET襯底摻雜濃度的方法，步驟如下：
[0006] (1)設置MOSFET的測試端電壓IGM，固定漏端電壓VD，懸浮MOSFET的源端，襯底接地； 對MOSFET的柵電壓V G進行掃描，漏電流即為IGM;在相同的測試條件下，被測器件、已知尺寸 和襯底摻雜與被測MOSFET相同的對比器件進行測試I gm-Vg曲線，標記對比器件的已知襯底 摻雜濃度為Nao;
[0007] (2)被測器件相比對比器件的IGM曲線在柵電壓VG軸上發生漂移，其漂移量為AV C， 此時兩個器件的i?峰值點對應的VG和襯底摻雜分布標記為對比器件(VCQ，NAQ)和被測器件 為(V G1，NA1)，其中VGQ、VG1直接從曲線上獲取；
[0008] (3)在峰值處，被測器件和對比器件的溝道界面處的空穴濃度相同，此時溝道空穴 濃度的Ps為：
[0009]
[0010] 其中Να為襯底摻雜，Cox為柵氧化層電容，Ucf為柵電壓，q為電子電量，Ud為漏端電 壓，％為相對介電常數，0 = q/kT，T為溫度；
[0011 ]因此有對比器件的Pso與被測器件的PS1相等，即Pso = PS1，于是有：
[0012]
[0013] (4)將Nao、VG〇、VG1帶入，求解方程(2)，即可求出被測器件的襯底摻雜濃度N A1。
[0014] 作為本發明進一步的方案:所述步驟(1)中，M0SFET的漏端電壓IVDI小于0.3V。
[0015] 本發明的基本原理，利用柵調制產生電流曲線對襯底摻雜敏感的特性，使用與被 測器件尺寸相同的已知襯底摻雜的M0SFET作為比對器件，將被測的M0SFET器件進行測試 Icm-Vc曲線。由于在測試設置相同情形下，對比器件與被測器件的ICM-VC曲線峰值相同，只是 在柵電壓VG上的位置發生了漂移。因此測量出被測器件與對比器件的I GM-VG曲線之間的柵 壓漂移量，并利用相同的曲線峰值所對應的溝道空穴濃度Ps相等這一原理進行計算，從而 得出被測器件的襯底摻雜濃度。
[0016] 柵調制漏極產生電流為當M0SFET溝道處于非平衡的耗盡狀態時，界面陷阱引發的 產生效應而產生的一種漏極泄漏電流。當柵電壓從積累區、耗盡區到反型區變化時，柵壓-漏電流呈現出一個駝峰狀。該產生電流具有非常小的特點，可至皮安級別，同時，該電流對 襯底摻雜濃度的影響異常敏感，襯底摻雜做微小的變化都能引發產生電流曲線明顯的漂 移。因此利用柵調制產生電流可非常有效的測試M0SFET的襯底摻雜濃度，而且這種方法是 直流測試，對設備要求相對不高。
[0017] 與現有技術相比，本發明的有益效果是:本發明方法具有準確性高、測試簡單快速 的特點，由于ι?非常小，因此曲線對襯底摻雜的變化異常敏感，因此更易探測出襯底摻雜的 變化;測試時直流測試，因此具有對設備要求較低且快速、成本低的特點。
【附圖說明】
[0018] 圖1是對比M0SFET器件和被測M0SFET的Igm-Vg曲線上示意原理圖。
[0019] 圖2是本發明基于N型M0SFET得到的三種被測器件的襯底摻雜的實例圖。
【具體實施方式】
[0020] 下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于 本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他 實施例，都屬于本發明保護的范圍。
[0021] 實施例
[0022] (1)利用Matlab仿真軟件，取實驗樣品N型M0SFET為柵長0.28μπι，柵氧化層厚度為 4nm的對比Ν型M0SFET;給定襯底摻雜濃度Ναο為1 X 1015cm_3，仿真出其Igm-Vg曲線，曲線峰值 點位于 VGQ = -0.08V;
[0023] (2)隨機給出不知襯底摻雜器件的Icm-Vc曲線，編號分別為1#、2#和3#;
[0024] (3)參見圖2,三個隨機曲線峰值點對應的柵電壓分別為VG1 = 0.01V，VG2 = 0.12V和 Vg3 = 0.23V；
[0025] (4)通過將對比器件的Naq和VGQ以及VG1、VG2和VG3帶入公式(2)，
[0026]
[0027] 即可獲得1#、2#和3#器件所對應的襯底摻雜濃度Nai、Na2和Na3分別為1 X 1016cm-3、5 X1016cm-3和 lX1017cm-3〇
[0028]對于本領域技術人員而言，顯然本發明不限于上述示范性實施例的細節，而且在 不背離本發明的精神或基本特征的情況下，能夠以其他的具體形式實現本發明。因此，無論 從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發明的范圍由所附權 利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有 變化囊括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。
【主權項】
1. 一種基于柵調制產生電流提取MOSFET襯底摻雜濃度的方法，其特征在于，步驟如下： (1) 設置MOSFET的測試端電壓IGM，固定漏端電壓Vd，懸浮MOSFET的源端，襯底接地；對 MOSFET的柵電壓Vg進行掃描，漏電流即為Igm;在相同的測試條件下，被測器件、已知尺寸和 襯底摻雜與被測MOSFET相同的對比器件進行測試I gm-Vg曲線，標記對比器件的已知襯底摻 雜濃度為Nao; (2) 被測器件相比對比器件的i?曲線在柵電壓Vc軸上發生漂移，其漂移量為AVC，此時 兩個器件的Igm峰值點對應的VG和襯底摻雜分布標記為對比器件(Vgq，Naq)和被測器件為 (Vgi，Nm )，其中Vgo、Vq直接從曲線上獲取； (3) 在峰值處，被測器件和對比器件的溝道界面處的空穴濃度相同，此時溝道空穴濃度 的Ps為，(4) 將NAQ、VGQ、VG1帶入，求解方程(2)，即可求出被測器件的襯底摻雜濃度Nm。2. 根據權利要求1所述的基于柵調制產生電流提取MOSFET襯底摻雜濃度的方法，其特 征在于，所述步驟(1)中，MOSFET的漏端電壓I Vd I小于0.3V。
【文檔編號】G06F17/50GK105895548SQ201610416377
【公開日】2016年8月24日
【申請日】2016年6月14日
【發明人】陳海峰
【申請人】西安郵電大學