一種制備半導體器件背面摻雜區的工藝方法
【專利摘要】本發明公開了一種制備半導體器件背面摻雜區的工藝方法，制備的工藝方法包括以下特征：透過FZ硅片本身摻雜濃度，掩膜版的厚度，掩膜版上開孔的特征圖形，不同的離子注入的注入方向，其中注入方向有偏左或偏右或正中，不同的注入角，其中注入角有大多10度或小于10度，不同的注入劑量，能量，種類和退火條件等組合，可以在磨薄后的硅片的背面制備出多于兩種摻雜區與背面金屬接觸。
【專利說明】
一種制備半導體器件背面摻雜區的工藝方法
技術領域
:
[0001]本發明是涉及一種制備半導體功率器件背面摻雜區的工藝方法，更具體地說是涉及一種在磨薄后的半導體硅片的背面制備摻雜區的工藝方法。
【背景技術】
:
[0002]1980年，美國RCA公司申請了第一個IGBT專利，1985年日本東芝公司做出了第一個工業用IGBT。從器件的物理結構上來說，它是非透明集電極穿通型IGBT，簡稱為穿通型IGBT (Punchthrough IGBT-縮寫為PT-1GBT)。PT-1GBT是制造在外延硅片上，要生長厚度厚於IlOum的外延，技術上有困難，而且成本會急劇增高，所以，PT-1GBT —般只適用于耐壓為400V至1200V范圍內。若要制造耐壓為1700V或2500V或3300V或以上，早期都用非穿通型IGBT (Non-punchthrough IGBT，縮寫為NPT-1GBT)，器件直接制造在厚度有幾百微米的FZ N型硅片上，器件集電結的P型區或P型/N型區是由離子注入形成的。由于集電結的摻雜由離子注入形成，注入的劑量可隨意控制，若注入的P型摻雜劑量高，則會形成一般的高空穴注入效率集電結(即強集電極)；若注入的P型摻雜劑量小，則空穴注入效率低，而且電子可以經由擴散有效地流過P型區至金屬接觸處，這類集電結被稱為弱集電結或透明集電結(或稱為透明集電極)。于94與95年期間，弱集電結曾被用于NPT-1GBT和GT0，若把弱集電結方法用來制造600V或1200V IGBT,則IGBT的集電結需要造在只有約60um或約120um厚的FZ N型硅片背面上，于94和95年期間，工業界還未有這種超薄硅片工藝能力。
[0003]于1996年，Motorola公司發表了一篇文章描述有關制造非穿通IGBT的研究,側重如何在薄硅片上制造集電極的工藝，所用的FZ N型硅片最薄只約有170um厚。翌年，Infineon公司也發表了用10um厚的FZ N型硅片做出600V的NPT-1GBT。99年左右，工業用新一代的IGBT開始投產，這種新一代的IGBT是一種高速開關器件，它的電壓降為正溫度系數，它不需要用重金屬或輻照來減短器件中少子壽命，主要用的技術是超薄硅片工藝加上弱集電結(或稱為透明集電結)。Infineon公司稱之為場截止IGBT，接下來幾年，各主要生產IGBT的公司都相繼推出類似的產品。從那時起，IGBT在電學性能上得到了質的飛躍，發展迅速并主導了中等功率范圍的市場。
[0004]隨著功率器件IGBT技術的發展，IGBT的開關速度越來越快，在應用系統里，具有快速開關的IGBT需要求采用快速恢復的二極管(FRD)作為續流二極管。開關器件IGBT每一次從開通至關斷過程中，續流二極管會由導通狀態變為截止狀態。而這一過程要求二極管具有快又軟的恢復特性。在應用過程中，希望系統的功耗小，可靠性高和較小的電磁噪聲，這對IGBT和FRD都有很高要求，然而，在很長一段時間里，業界忽視了快速二極管的開發，因為FRD的性能跟不上，成為限制整個系統的效能，雖然IGBT的性能很好，也無法發揮出來，快速二極管的作用受到了高度的重視。自2000年以來，用薄硅片工藝來制作IGBT的工藝發展迅速，隨著薄硅片IGBT制作的成熟，自然地相應的技術也被用來制作快速恢復二極管(FRD)。
[0005]早期薄硅片工藝主要著力于如何磨薄硅片，如何處理研磨后的背靣，如何對磨薄后硅片的背面做離子注入和如何做退火等等工藝上的問題，早期場截止IGBT的背面結構比較簡單如圖1所示。用薄片工藝制作的FRD則如圖2所示，這些背面結構都是只有一種摻雜區如11或13與背面金屬接觸，這背面的摻雜區是用地氈式的向著磨薄了的硅片的背面作離子注入形成的，注入時，是無需掩膜版。
[0006]于2010年左右，工藝的注意力開始轉向如何制作更復雜的背面摻雜區結構上，如英飛倫的第五代IGBT和美國IR公司的第八代IGBT，這些器件的背面結構已經不像之前的那么簡單，只有一種摻雜區與背面金屬接觸。如圖3中的RC-1GBT，有摻雜濃度高的P+和摻雜濃度高的N+這兩個區域與背面金屬接觸，圖4的FRD有高摻雜N+區和低摻雜N區與背面金屬接觸。這種有兩種摻雜區域和金屬接觸的工藝較之前的復雜，但仍算是簡單，易於生產，這些器件比只有有一種摻雜區與背面金屬接觸的器件有更好的電學性能，但仍可以進一步優化。
[0007]用FZ N型硅片制造400V至1200V FRD的工藝，主要分為兩大部分，即前道工序和后道工序。前道工序主要是把器件的前面結構造在FZ N型硅片的表面上。前道工序完成后便把FZ硅片磨薄至所需厚度，如耐壓為1200V，則所需厚度約為120um左右。然后進入后道工序，后道工序中需要在背面注入相應的摻雜劑來形成背面所需的摻雜區，如果背面只有一種摻雜區與背面金屬接觸，注入時，是無需掩膜版，多于一種摻雜區的便需要掩膜版了。
[0008]當器件背面有多于一種摻雜區與背面金屬接觸，背面離子注入不單是地毯式的了，需要類似光刻工藝把摻雜劑離子注入至特征圖形部分，這個時候一般的光刻工藝遇到困難，因為完成了前道工序的硅片表面上有金屬，有些完成磨薄工藝后的硅片非常薄，不容易進行一般光刻工藝的處理，這時要把摻雜劑離子注入至硅片背面的特征圖形部分有兩種方法:
[0009](I)采用臨時鍵合與鍵合分離方法:這方法是把硅片的前面與載體鍵合一起，之后硅片背面便可進行一般的光刻和離子注入工藝，把摻雜劑離子注入至硅片背面的特征圖形部分，完成所需步驟后，便使用鍵合分離法把硅片無損地與載體分離開，這工藝制備比較復雜，不利于成本和制造。
[0010](2)采用薄片掩模版:在薄片掩模版上附有特征圖形部分的開孔，這方法是把硅片需要離子注入的一面放在薄片掩模版面的上面，固定好后便可對硅片進行離子注入，在薄片掩模版面上沒有開孔的部分沒有被注入，有開孔的部分，摻雜劑會注入到硅片表面上形成所需的摻區域，這工藝較之前簡單便宜，易於生產。采用薄片掩膜板制備背面有兩種摻雜區域的方法是:其中一種摻雜劑用地氈式的向著磨薄了的硅片的背面注入，不用掩模版，另一種摻雜是透過掩模版注入，用掩模版注入的摻雜濃度比地氈式注入的高，激活后便能在背表面形成兩種不同摻雜濃度的區域，用這種方法無法制備如圖5所示的在背面有三種不同摻雜濃度的區域與背面金屬相接觸，這缺點有待改善。
【發明內容】
:
[0011]以上所述說的場截止IGBT，RC-1GBT或FRD，其背面摻雜區的結構對器件的性能是很關鍵的，本發明的目的在于提出一種更優化而實用可行的一種對磨薄后半導體晶片的背面作離子注入的工藝和方法，本發明與之前的最明顯不同之處是本發明可以用來制備多于兩種不同摻雜濃度的區域與背面金屬相接觸。這些不同摻雜濃度的區域的相對位置和濃度是可以透過FZ硅片本身摻雜濃度，掩膜版的厚度，掩膜版上開孔的特征圖形，離子注入的注入方向，注入角，注入的劑量，能量，種類和退火條件等等決定，是可重復而又能簡單實施的，適用於生產，這制備方法可用于制備場截止IGBT，RC-1GBT和FRD，MCT和GTO等器件。
[0012]以上所說的薄片掩膜版的材料可以是硅晶圓片，外表面可以有一氧化硅層，掩膜版的厚度是10um至400um之間，其中特征圖形穿孔是用刻蝕方法形成的，其中的刻蝕方法可以是干法刻蝕或濕法刻蝕或干濕法混合蝕刻，其中刻蝕深度是10um至400um之間，然后用研磨方法把另一面至少未有刻蝕的厚度磨掉，最后使已刻蝕的孔能完全穿通整片硅晶圓片。
[0013]以上的薄片掩膜版可被用作局部退火，把要退火的一面放在掩膜版上，然后用激光或其它照射式熱源照射在掩膜版上，激光或其它照射的熱源能穿過圖形穿孔，穿過的熱源能在其穿過的部位起退火效應，沒有熱源穿通過的部位基本上沒有退火發生。
【附圖說明】
[0014]附圖用來提供對本發明的進一步理解，與本發明的實施例一起用于解釋本發明，并不構成對本發明的限制，在附圖中:
[0015]圖1是一般的場截止IGBT器件的橫截面結構示意圖；
[0016]圖2是一般用薄硅片工藝制造的FRD的橫截面結構示意圖；
[0017]圖3是有兩種摻雜區域與背面金屬接觸的RC-1GBT的橫截面結構示意圖；
[0018]圖4是有兩種摻雜區域與背面金屬接觸的FRD的橫截面結構示意圖；
[0019]圖5是有三種摻雜區域與背面金屬接觸的器件的橫截面結構示意圖；
[0020]圖6是用同一掩膜版但不同注入角可形成不同摻雜區的示意圖；
[0021]圖7是本發明實施例1的形成功率器件的表面結構示意圖；
[0022]圖8是本發明實施例1的完成研磨工序后示意圖；
[0023]圖9是本發明實施例1的對硅片200的背表面以注入硼摻雜質離子示意圖；
[0024]圖10是實施例1的對娃片的背表面注入氫<摻雜劑TJK意圖；
[0025]圖11是實施例1的對硅片的背表面透過掩膜版注入P31摻雜質離子示意圖；
[0026]圖12是實施例1的對硅片的背表面透過前一步同一掩膜版注入硼摻雜質離子示意圖；
[0027]圖13是本發明實施例1完成背面電極14后器件的橫截面結構示意圖。
[0028]參考符號表:
[0029]I鈍化層
[0030]2鋁合金層
[0031]3層間介質
[0032]4高摻雜的多晶硅
[0033]5 N型源區
[0034]6接觸孔溝槽底部的P型高摻雜區
[0035]7 P型基區
[0036]8溝槽底的N型區
[0037]9 N型基區
[0038]10N型緩沖層
[0039]11靠近背面金屬的P型區
[0040]12靠近背面金屬的P+型區
[0041]13靠近背面金屬的N+型區
[0042]14背面電極
[0043]100原來未減薄之前的襯底
[0044]200完成磨薄工序后的襯底
【具體實施方式】
[0045]以下結合附圖對本發明的優選實施例進行說明，應當理解，此處所描述的優選實施例僅用于說明和解釋本發明，并不用于限定本發明。本發明所述的是一種用來制備磨薄后的半導體晶片背面摻雜區的工藝與方法，其制備的方法包括以下內容步驟:薄片掩膜版的一般厚度約從50um至100um不等,若薄片為娃片,則厚度可以是10um至400um之間，薄片之上的孔的寬度一般大于30um，假設掩膜版的厚度為300um，有三種開孔寬度，為260um，160um和60um，若摻雜劑種類I從左邊注入，注入角度為15度(設與掩摸版平面垂直的為O度)，摻雜劑種類II從右邊注入，注入角度為15度，摻雜劑種類III從正中方向注入，注入的摻雜劑相對濃度的比是:種類I比種類II比種類III等于I比I比0.1，假設各自的注入能量是使各摻雜區有大致相同的結深，則可得不同的背面摻劑區如圖6所示。
[0046]實施例1:
[0047]如圖7所示，整個功率器件的芯片的制造工藝可分為前道工序和后道工序，前道工序把器件的表面單元，如IGBT器件表面的UMOS單元制造在硅片100的前表面，在硅片的前表面之上為UMOS單兀的層間介質3,金屬層2 (鈦/氮化鈦層,鶴和招合金)和鈍化層I。制造在硅片100表面上的器件也可以是MCT或GT0，這里所述的硅片是FZ N型硅片，或是CZ N型硅片，電阻值視所制造器件的耐壓而定，如耐壓是1200V，電阻值范圍約為50Ω.cm至120 Ω.cm，厚度為一般未減薄之前常規所使用的厚度，約為400um至720um厚。
[0048]如圖8所示，把已完成前道工藝的硅片100磨薄至所需厚度，如要制造1200V耐壓器件，則磨薄工序完成后，厚度約為llOum，硅片100變成硅片200。
[0049]如圖9所示，對硅片200的背表面注入硼摻雜劑，注入角度為O度至7度范圍之間，劑量范圍為lX1013/cm2至lX1016/cm2，注入能量范圍為20KeV至200KeV，這步驟用來形成背面結構的P型層11。
[0050]如圖10所示，對硅片200的背表面注入氫摻雜劑，注入角度為O度，劑量范圍為I X 11Vcm2至5X 1015/cm2，注入能量范圍為10KeV至2MeV，這步驟用來形成背面結構的N型緩沖層10。
[0051]如圖11所示,對硅片200的背表面透過掩膜版注入N型摻雜劑如P31，注入角度大于10度，劑量范圍為I X 11Vcm2至I X 11Vcm2,注入能量范圍為10KeV至2MeV，這步驟用來形成圖13背面結構的N+型區13。
[0052]如圖12所示，在前一步驟完成離子注入后，保持掩膜版與硅片之前的相對位置，然后對硅片200的背表面透過前一步驟的掩膜版注入硼摻雜劑，注入角度為O至7度范圍之間，劑量范圍為I X 11Vcm2至I X 11Vcm2,注入能量范圍為20KeV至200KeV，這步驟用來形成圖13背面結構的P+型區12。
[0053]如圖13所示，將硅片200置于溫度范圍為300 V至450 V，退火30mins至10mins，退火步驟把注入的氫，硼和P31摻雜劑激活，形成型緩沖層10，P型層11，P+型區12和N+型區13，之后用濺射或沉積方法把硅片200背表面金屬化，作為器件的背面電極14，金屬層材料可為Al/Ti/Ni/Ag或Ti/Ni/Ag或Al/Ti/Ni/Au等，完成金屬化步驟后，器件的橫切面結構如圖13所示。
[0054]最后應說明的是:實施這發明所用的注入和摻雜的參數有很多組合，在這未能一一盡述，以上僅為本發明的優選實施例而已，并不用于限制本發明，本發明可用于涉及制造半導體功率器件(例如，溝槽絕緣柵雙極晶體管Trench IGBT或MCT或GT0)，本文件的
【發明內容】
與實施例是以N型通道器件作出說明，本發明亦可用于P型通道器件，盡管參照實施例對本發明進行了詳細的說明，對于本領域的技術人員來說，其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換，但是凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種制備半導體器件背面摻雜區的工藝方法至少包括以下部分: (1)半導體背面至少有三種不同摻雜區與背面金屬相接觸，其中至少有兩種摻雜區是由離子注入方法形成的，而其中又至少有一種是離子透過掩膜版注入的； (2)掩膜版的厚度至少有50um厚，掩膜版上有穿孔的特征圖形，穿孔的特征圖形的寬度范圍從30um至3000um之間； (3)離子注入之前，之后或之間，至少有一次退火步驟。2.根據權利要求1所述在部分(I)之至少有一種是離子透過掩膜版注入的，其特征在于這離子注入的入射角大于7度，入射角定義為注入方向與硅片平面相垂直方向的夾角，注入能量從20KeV至2.0MeV。3.根據權利要求1所述在部分(2)之掩膜版，其特征在于這掩膜版的材料是硅晶圓片，外表面可以有一氧化娃層，掩膜版的厚度是10um至400um之間,其中特征圖形穿孔是用刻蝕方法形成的，其中的刻蝕方法可以是干法刻蝕或濕法刻蝕或干濕法混合蝕刻，其中刻蝕深度是10um至400um之間，然后用研磨方法把另一面至少未有刻蝕的厚度磨掉，最后使已刻蝕的孔能完全穿通整片硅晶圓片。4.根據權利要求1所述在部分(2)之掩膜版，其特征在這掩膜版可被用作局部退火，把要退火的一面放在掩膜版上，然后用激光或其它照射式熱源照射在掩膜版上，激光或其它照射的熱源能穿過圖形穿孔，穿過的熱源能在其穿過的部位起退火效應，沒有熱源穿通過的部位基本上沒有退火發生。5.根據權利要求2所述之離子注入，其特征在于其中有一部份注入的離子不能穿過掩膜版的孔，有一部份注入的離子能穿過掩膜版上的孔，對于任一穿通的孔，不能穿過該孔的離子劑量與能穿過的離子劑量的比值約為(d X tan Θ ): (L-d X tan θ )，其中d為掩膜版的厚度，Θ為入射角，L為掩膜版上開通的穿孔的寬度，假如L少于(d X tan Θ)，則完全沒有離子能穿過該處。
【文檔編號】H01L21/265GK105895525SQ201410571084
【公開日】2016年8月24日
【申請日】2014年10月21日
【發明人】蘇冠創
【申請人】南京勵盛半導體科技有限公司