一種厚底氧化層的溝槽式肖特基芯片及制作方法
【專利摘要】一種厚底氧化層的溝槽式肖特基芯片及制作方法，屬于半導體器件制造領域。其特征在于：包括如下步驟：步驟a1，一次氮化處理；步驟a2，刻蝕溝槽；步驟a3，二次氮化處理；步驟a4，一次去除氮化層；步驟a5，加深刻蝕溝槽；步驟a6，一次氧化處理；步驟a7，二次去除氮化層；步驟a8，二次氧化處理；步驟a9，一次多晶硅填充；步驟a10，去除外延層上表面的表面氧化層并構建肖特基界面。通過本厚底氧化層的溝槽式肖特基制作方法及肖特基芯片，同時兼顧了芯片的耐壓能力以及正向壓降，同時不會導致芯片整體體積增加。
【專利說明】
一種厚底氧化層的溝槽式肖特基芯片及制作方法
技術領域
[0001]—種厚底氧化層的溝槽式肖特基芯片及制作方法，屬于半導體器件制造領域。
【背景技術】
[0002]現有技術的溝槽式肖特基芯片的制造工藝如下:首先在半導體材質的外延層表面刻蝕出若干溝槽，然后在外延層表面進行氧化處理氧化處理之后在外延層的上表面以及溝槽內表面生成氧化層。然后在外延層表面進行多晶硅的填充，填充完成之后將外延層表面的氧化硅絕緣層和多晶硅去除，然后通過現有技術的若干步驟在外延層表面形成肖特基界面，完成肖特基芯片的制作。
[0003]利用上述步驟制作而成的溝槽式肖特基芯片的結構如圖10所示，在外延層5的上表面并列設置有多個溝槽，在溝槽的內側壁形成溝槽氧化層11，在溝槽氧化層11內填充有多晶硅I，多晶硅I的上表面與溝槽的上表面高度相同，在溝槽以及外延層的上表面上形成肖特基界面3。
[0004]在傳統的溝槽式肖特基芯片中，肖特基芯片的耐壓強度與溝槽內的溝槽氧化層11的厚度成正比關系。而肖特基芯片在實際工作中，肖特基芯片的耐壓性能主要通過溝槽氧化層11底部的部分體現，由于在現有技術中，由于溝槽氧化層11是一次做出的，因此溝槽氧化層11的底部以及側壁是等厚的，因此出現了如下問題:如果要提高肖特基芯片的耐壓能力，則需要在進行氧化處理時增加溝槽氧化層11的整體厚度，由于在形成溝槽氧化層11需要消耗外延層本身的材料，因此如果溝槽氧化層11的體厚度增加，則減小了相鄰兩個溝槽之間的距離，從而犧牲了有效地導電面積，使得芯片正向壓降增大，影響了芯片的整體性能，為保證合適的正向壓降要放大芯片的面積，從而導致了芯片體積的增加。如果需要兼顧芯片的整體體積以及正向壓降，則需要減小溝槽內溝槽氧化層的厚度，導致肖特基芯片的耐壓能力下降。
【發明內容】
[0005]本發明要解決的技術問題是:克服現有技術的不足，提供一種兼顧了芯片的耐壓能力以及正向壓降，同時不會導致芯片整體體積增加的厚底氧化層的溝槽式肖特基芯片及制作方法。
[0006]本發明解決其技術問題所采用的技術方案是:該厚底氧化層的溝槽式肖特基芯片，其特征在于:在外延層的表面設置有多個溝槽，溝槽的內表面形成氧化層，在溝槽內填充有多晶硅，多晶硅的表面刻蝕到與溝槽上邊等高的位置，在多晶硅以及外延層的上部形成肖特基界面；
所述的溝槽內表面的氧化層包括位于溝槽側壁上部的溝槽側部氧化層和位于溝槽側部下部以及溝槽底部的溝槽底部氧化層，其中溝槽底部氧化層的厚度不等于溝槽側部氧化層的厚度。
[0007]優選的，所述的溝槽底部氧化層的厚度大于溝槽側部氧化層的厚度。
[0008]優選的，所述的溝槽底部氧化層的厚度為0.2-1.Ομπι。可以根據耐壓的情況對溝槽底部氧化層的厚度進行選擇，溝槽底部氧化層的厚度越厚，耐壓程度越高，同時電容越小。
[0009]優選的，所述的溝槽側部氧化層的厚度為0.03—0.15μπι;通過對溝槽側部氧化層厚度的調節，可以實現對導電有效利用面積的調節。所述的溝槽側部氧化層的高度為0.5-6
μ??ο
[0010]優選的，所述的溝槽的高度為4-10μπι。
[0011 ]優選的，所述的溝槽的寬度為0.25-1.Ομπι。
[0012]優選的，所述的多個溝槽中，相鄰兩溝槽之間的間距為1-10μπι。
[0013]優選的，所述的外延層為N型半導體或P型半導體。
[0014]—種厚底氧化層的溝槽式肖特基芯片的制作方法，其特征在于:包括如下步驟: 步驟al，一次氮化處理:在外延層上表面進行氮化處理，生成第一氮化硅層；
步驟a2，刻蝕溝槽:在外延層上表面刻蝕溝槽，溝槽兩側形成一次刻蝕側壁；
步驟a3，二次氮化處理:對刻蝕后的外延層進行第二次氮化處理，在第一氮化硅層的上方以及溝槽的內表面形成第二氮化硅層；
步驟a4，一次去除氮化層:去除外延層上表面的第二氮化硅層和溝槽底部的第二氮化娃層；
步驟a5，加深刻蝕溝槽:沿殘留在一次刻蝕側壁上的第二氮化硅層表面加深刻蝕溝槽，在一次刻蝕側壁下方形成二次刻蝕側壁；
步驟a6，一次氧化處理:對外延層進行第一次氧化處理，在溝槽的二次刻蝕側壁及底部生成溝槽底部氧化層；
步驟a7，二次去除氮化層:去除外延層上表面的第一氮化硅層以及一次刻蝕側壁上的第二氮化硅層；
步驟a8，二次氧化處理:對外延層進行第二次氧化處理，同時生成外延層上表面的表面氧化層和二次刻蝕側壁上的溝槽側部氧化層；
步驟a9，一次多晶硅填充:在溝槽內填充多晶硅，并對填充后的多晶硅進行刻蝕；
步驟alO，去除外延層上表面的表面氧化層并構建肖特基界面。
[0015]優選的，在步驟a9中，所述的多晶硅頂部刻蝕到溝槽上部。
[0016]與現有技術相比，本發明所具有的有益效果是:
在本厚底氧化層的溝槽式肖特基芯片中，由于溝槽底部氧化層的厚度厚于溝槽側部氧化層的厚度，因此保證了本厚底氧化層的溝槽式肖特基芯片的耐壓能力。同時，由于溝槽底部氧化層的厚度未對其上方的溝槽側部氧化層的厚度造成影響，因此不會對相鄰溝槽之間的距離造成影響，同時保證了本厚底氧化層的溝槽式肖特基芯片導通時的正向壓降，保證了芯片的整體性能。
[0017]在本厚底氧化層的溝槽式肖特基芯片的制造方法中，在進行第一次氧化之前在外延層的上表面以及深溝槽側壁的上部分別殘留有不會發生氧化反應的第一氮化硅層和第二氮化硅層，因此在進行第一次氧化處理時，可以根據耐壓需要生成任意厚度的溝槽底部氧化層，同時不會對深溝槽頂部的結構造成任何影響。
【附圖說明】
[0018]圖1為厚底氧化層的溝槽式肖特基芯片結構示意圖。
[0019]圖2?圖9為厚底氧化層的溝槽式肖特基芯片的制作方法示意圖。
[0020]圖10為現有技術溝槽式肖特基芯片結構示意圖。
[0021]其中:1、多晶硅2、溝槽底部氧化層3、肖特基界面4、溝槽側部氧化層5、外延層
6、第一氮化硅層7、淺溝槽8、第二氮化硅層9、深溝槽10、表面氧化層11、溝槽氧化層。
【具體實施方式】
[0022]圖1?9是本發明的最佳實施例，下面結合附圖1?9對本發明做進一步說明。
[0023]如圖1所示，一種厚底氧化層的溝槽式肖特基芯片，包括外延層5，在外延層5的表面設置有多個溝槽，溝槽的內表面形成氧化層。溝槽內表面的氧化層包括位于溝槽側壁上部的溝槽側部氧化層4和位于溝槽側部下部以及溝槽底部的溝槽底部氧化層2，其中溝槽底部氧化層2的厚度厚于溝槽側部氧化層4的厚度。在溝槽內填充有多晶硅I，多晶硅I的表面刻蝕到與溝槽上邊等高的位置，在多晶硅I以及外延層5的上部形成肖特基界面3。
[0024]在本厚底氧化層的溝槽式肖特基芯片中，由于溝槽底部氧化層2的厚度厚于溝槽側部氧化層4的厚度，因此保證了本厚底氧化層的溝槽式肖特基芯片的耐壓能力。同時，由于溝槽底部氧化層2的厚度未對其上方的溝槽側部氧化層4的厚度造成影響，因此不會對相鄰溝槽之間的距離造成影響，同時保證了本本厚底氧化層的溝槽式肖特基芯片導通時的正向壓降，保證了芯片的整體性能。在本厚底氧化層的溝槽式肖特基芯片中，溝槽底部氧化層2的厚度為:0.2-1.Ομπι，溝槽側部氧化層4的厚度為:0.03—0.15μπι，溝槽側部氧化層4的高度為0.5-6μηι，溝槽的寬度為0.25-1.(^111，溝槽的高度為4-1(^1]1，相鄰兩溝槽之間的間距為1-1Oum0
[0025]如圖2?9所示，制造如圖1所示的厚底氧化層的溝槽式肖特基芯片，包括如下步驟:步驟I，在外延層5上方利用現有技術進行氮化處理，生成一層氮化硅層-第一氮化硅層
6，如圖2所示。
[0026]步驟2，在第一氮化硅層6上表面按照預設計的位置進行刻蝕，刻蝕出若干淺溝槽7，如圖3所示。在淺溝槽7刻蝕完畢之后，在淺溝槽7的內表面上重新露出外延層5。
[0027]步驟3，在外延層5的上表面進行第二次氮化處理，進行第二次氮化處理之后，在淺溝槽7的內表面氮化形成第二氮化硅層8，在外延層5的上表面原有的第一氮化硅層6的上部同時生成第二氮化硅層8，如圖4所示。
[0028]步驟4，在外延層5的上表面進行氧化硅層的刻蝕，刻蝕完成之后，外延層5的上部的第二氮化硅層8被刻蝕掉，僅剩第一氮化硅層6，淺溝槽7底部的第二氮化硅層8同時被刻蝕掉，在淺溝槽7的底部再次露出外延層5，在淺溝槽7的側壁上殘留第二氮化硅層8，如圖5所示。
[0029]步驟5，沿殘留在淺溝槽7側壁的第二氮化硅層8再次對淺溝槽7進行刻蝕，形成深溝槽9，深溝槽9的底部到芯片表面深度為4 -ΙΟμπι。在深溝槽9的底面及側壁的下部露出外延層5，在深溝槽9的側壁上部為殘留的第二氮化硅層8，如圖6所示。
[0030]步驟6，在外延層5的表面進行氧化處理，由于外延層5的上表面殘留有第一氮化硅層6，在深溝槽9側壁的上部殘留有第二氮化硅層8，因此不會發生氧化反應，氧化反應僅發生在深溝槽9側壁的底部以及底面的位置，即外延層5露出的位置，氧化生成溝槽底部氧化層2ο
[0031]在本雙層多晶硅溝槽式芯片的制造方法中，由于在之前的步驟I?步驟5中在外延層5的上表面以及深溝槽9側壁的上部分別殘留有不會發生氧化反應的第一氮化硅層6和第二氮化硅層8，在步驟6中進行氧化處理時，可以根據耐壓需要生成任意厚度的溝槽底部氧化層2，同時不會對深溝槽9頂部的結構造成任何影響。
[0032]步驟7，去除外延層5表面殘留的第一氮化硅層6以及深溝槽9側壁上方的第二氮化硅層8，將第一氮化硅層6和第二氮化硅層8去除之后，在深溝槽9側壁的上部以及外延層5的上表面再次露出外延層5的結構，然后對外延層5上表面再次進行氧化處理，氧化處理之后，同時生成了位于外延層5上表面的表面氧化層10和深溝槽9側壁上部的溝槽側部氧化層4，由于溝槽側部氧化層4和表面氧化層10式同時生成的，因此厚度相同，如圖8所示。
[0033]步驟8，在深溝槽9內進行多晶硅I的填充，然后將填充的多晶硅I進行刻蝕，將多晶硅I刻蝕到與深溝槽9的上部平齊的位置，然后去除外延層5上表面的表面氧化層10，如圖9所示。
[0034]步驟9，在外延層5以及多晶硅I的上部利用現有技術做出肖特基界面3，制成如圖1所示的厚底氧化層的溝槽式肖特基芯片。肖特基界面3的材質為:鈦、鉑、鉬、釩、鎢、鋁或這些金屬的不同組合。
[0035]以上所述，僅是本發明的較佳實施例而已，并非是對本發明作其它形式的限制，任何熟悉本專業的技術人員可能利用上述揭示的技術內容加以變更或改型為等同變化的等效實施例。但是凡是未脫離本發明技術方案內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與改型，仍屬于本發明技術方案的保護范圍。
【主權項】
1.一種厚底氧化層的溝槽式肖特基芯片，其特征在于:在外延層(5)的表面設置有多個溝槽，溝槽的內表面形成氧化層，在溝槽內填充有多晶硅(1)，多晶硅(I)的表面刻蝕到與溝槽上邊等高的位置，在多晶硅(I)以及外延層(5)的上部形成肖特基界面(3); 所述的溝槽內表面的氧化層包括位于溝槽側壁上部的溝槽側部氧化層(4)和位于溝槽側部下部以及溝槽底部的溝槽底部氧化層(2)，其中溝槽底部氧化層(2)的厚度不等于溝槽側部氧化層(4)的厚度。2.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的溝槽底部氧化層(2)的厚度大于溝槽側部氧化層(4)的厚度。3.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的溝槽底部氧化層(2)的厚度為0.2-1.Ομπι。4.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的溝槽側部氧化層(4)的厚度為0.03—0.15μπι;所述的溝槽側部氧化層(4)的高度為0.5_6μπι。5.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的溝槽的高度為4-10μηι。6.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的溝槽的寬度為 0.25-1.Ομπι。7.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的多個溝槽中，相鄰兩溝槽之間的間距為1-1 Ομπι。8.根據權利要求1所述的厚底氧化層的溝槽式肖特基芯片，其特征在于:所述的外延層為N型半導體或P型半導體。9.一種厚底氧化層的溝槽式肖特基芯片的制作方法，其特征在于:包括如下步驟: 步驟al，一次氮化處理:在外延層上表面進行氮化處理，生成第一氮化硅層； 步驟a2，刻蝕溝槽:在外延層上表面刻蝕溝槽，溝槽兩側形成一次刻蝕側壁； 步驟a3，二次氮化處理:對刻蝕后的外延層進行第二次氮化處理，在第一氮化硅層的上方以及溝槽的內表面形成第二氮化硅層； 步驟a4，一次去除氮化層:去除外延層上表面的第二氮化硅層和溝槽底部的第二氮化娃層； 步驟a5，加深刻蝕溝槽:沿殘留在一次刻蝕側壁上的第二氮化硅層表面加深刻蝕溝槽，在一次刻蝕側壁下方形成二次刻蝕側壁； 步驟a6，一次氧化處理:對外延層進行第一次氧化處理，在溝槽的二次刻蝕側壁及底部生成溝槽底部氧化層； 步驟a7，二次去除氮化層:去除外延層上表面的第一氮化硅層以及一次刻蝕側壁上的第二氮化硅層； 步驟a8，二次氧化處理:對外延層進行第二次氧化處理，同時生成外延層上表面的表面氧化層和二次刻蝕側壁上的溝槽側部氧化層； 步驟a9，一次多晶硅填充:在溝槽內填充多晶硅，并對填充后的多晶硅進行刻蝕； 步驟alO，去除外延層上表面的表面氧化層并構建肖特基界面。10.根據權利要求9所述的厚底氧化層的溝槽式肖特基芯片的制作方法，其特征在于:在步驟a9中，所述的多晶硅頂部刻蝕到溝槽上部。
【文檔編號】H01L29/872GK105870207SQ201610441090
【公開日】2016年8月17日
【申請日】2016年6月20日
【發明人】關仕漢
【申請人】淄博漢林半導體有限公司