半導體裝置以及電子設備的制造方法
【專利摘要】本發明實施例提供一種半導體裝置以及電子設備，所述半導體裝置包括：第一N型層，其形成在半導體基板上；第一P型層，其形成在所述第一N型層上；第二N型層，其形成在所述第一P型層上；第二P型層，其形成在所述第一P型層上；第一電極，其與所述第二N型層連接；以及第二電極，其與所述第二P型層連接。通過形成兩個范圍較廣的PN結區域，從而在向半導體裝置施加電壓時能夠形成范圍較廣的耗盡層區域，能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
【專利說明】
半導體裝置以及電子設備
技術領域
[0001]本發明涉及半導體技術領域，尤其涉及一種半導體裝置以及電子設備。
【背景技術】
[0002]對半導體裝置施加電壓時，隨著電壓的升高，半導體裝置的PN結容易被擊穿。因此，半導體裝置的耐壓性能是半導體裝置的重要性能之一。圖1是現有的二極管的結構示意圖。如圖1所示，二極管100包括P型基板101，形成在P型基板101上的第一 N型層102，形成在第一 N型層102上的第二 N型層103，形成在第一 N型層102上且位于第二 N型層103兩側的N型層104，形成在二極管上部的第一氧化層105，形成在二極管兩側的第二氧化層106，以及陽極107和陰極108，當通過陽極107和陰極108向二極管施加電壓時，僅在PN結形成耗盡層，即在圖1的109所示的區域形成耗盡層。由于耗盡層的范圍很小，施加的電壓集中在耗盡層所在區域對應的陽極107上，容易擊穿PN結，從而耐壓性能較差。
[0003]專利文獻I (JP特開2014-187200)公開了一種提高半導體裝置耐壓性能的方法，其通過形成多個外延層來提高半導體裝置的耐壓性能。
[0004]應該注意，上面對技術背景的介紹只是為了方便對本發明的技術方案進行清楚、完整的說明，并方便本領域技術人員的理解而闡述的。不能僅僅因為這些方案在本發明的【背景技術】部分進行了闡述而認為上述技術方案為本領域技術人員所公知。
【發明內容】
[0005]專利文獻I公開的上述方法使得半導體裝置的外延層增厚，從而增加了整個半導體裝置的厚度，且制造工序復雜。
[0006]本發明實施例提供一種半導體裝置以及電子設備，能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
[0007]根據本發明實施例的一個方面，提供一種半導體裝置，其特征在于，所述半導體裝置包括:第一 N型層，所述第一 N型層形成在半導體基板上；第一 P型層，所述第一 P型層形成在所述第一 N型層上；第二 N型層，所述第二 N型層形成在所述第一 P型層上；第二 P型層，所述第二 P型層形成在所述第一 P型層上；第一電極，所述第一電極與所述第二 N型層連接；以及第二電極，所述第二電極與所述第二 P型層連接。
[0008]根據本發明實施例的另一個方面，提供一種電子設備，其特征在于，所述電子設備包括上述一個方面所述的半導體裝置。
[0009]本發明的有益效果在于:通過形成兩個范圍較廣的PN結區域，從而在向半導體裝置施加電壓時能夠形成范圍較廣的耗盡層區域，能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
[0010]參照后文的說明和附圖，詳細公開了本發明的特定實施方式，指明了本發明的原理可以被采用的方式。應該理解，本發明的實施方式在范圍上并不因而受到限制。在所附權利要求的精神和條款的范圍內，本發明的實施方式包括許多改變、修改和等同。
[0011 ] 針對一種實施方式描述和/或示出的特征可以以相同或類似的方式在一個或更多個其它實施方式中使用，與其它實施方式中的特征相組合，或替代其它實施方式中的特征。
[0012]應該強調，術語“包括/包含”在本文使用時指特征、整件、步驟或組件的存在，但并不排除一個或更多個其它特征、整件、步驟或組件的存在或附加。
【附圖說明】
[0013]所包括的附圖用來提供對本發明實施例的進一步的理解，其構成了說明書的一部分，用于例示本發明的實施方式，并與文字描述一起來闡釋本發明的原理。顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。在附圖中:
[0014]圖1是現有的二極管的結構示意圖；
[0015]圖2是本發明實施例1的半導體裝置的結構示意圖；
[0016]圖3是本發明實施例2的晶體管的結構示意圖；
[0017]圖4是本發明實施例3的橫向擴散金屬氧化物半導體(LDMOS)的結構示意圖。
【具體實施方式】
[0018]參照附圖，通過下面的說明書，本發明的前述以及其它特征將變得明顯。在說明書和附圖中，具體公開了本發明的特定實施方式，其表明了其中可以采用本發明的原則的部分實施方式，應了解的是，本發明不限于所描述的實施方式，相反，本發明包括落入所附權利要求的范圍內的全部修改、變型以及等同物。
[0019]實施例1
[0020]本發明實施例提供了一種半導體裝置，圖2是本發明實施例1的半導體裝置的結構示意圖。如圖2所示，半導體裝置200包括:
[0021]第一 N型層202，其形成在半導體基板201上；
[0022]第一 P型層203，其形成在第一 N型層202上；
[0023]第二 N型層204，其形成在第一 P型層203上；
[0024]第二 P型層205，其形成在第一 P型層203上；
[0025]第一電極206，其與第二 N型層204連接；以及
[0026]第二電極207，其與第二 P型層205連接。
[0027]在本實施例中，半導體裝置200可以是具有上述結構的任何半導體裝置，例如，半導體裝置200可以是二極管、晶體管或者橫向擴散金屬氧化物半導體(LDMOS)。本發明實施例不對半導體裝置的種類進行限制。
[0028]本實施例以二極管為例進行示例性的說明。
[0029]在本實施例中，半導體基板201可以使用任何種類的基板，例如，半導體基板201是P型基板。本發明實施例不對半導體基板的種類進行限制。
[0030]在本實施例中，第一 N型層202可以是任何種類的N型層，例如，第一 N型層202是N型埋層(NBL)。本發明實施例不對第一 N型層202的種類進行限制。[0031 ] 在本實施例中，第一 P型層203形成在第一 N型層202的上方，其也可以是任何種類的P型層，例如，第一 P型層203是P型埋層(PBL)。本發明實施例不對第一 P型層203的種類進行限制。
[0032]在本實施例中，第二 N型層204形成在第一 P型層203上，其也可以是任何種類的N型層，例如，第二 N型層204是N型漂移層。本發明實施例不對第二 N型層204的種類進行限制。
[0033]在本實施例中，第二 P型層205同樣形成在第一 P型層203上，其也可以是任何種類的P型層，例如，第二 P型層205是P型阱層。本發明實施例不對第二 P型層205的種類進行限制。
[0034]在本實施例中，第二 N型層204與第二 P型層205均形成在第一 P型層203上，例如，第二 P型層205可以形成在第二 N型層204的兩側。本發明實施例不對第二 N型層204與第二 P型層205的相對位置進行限制。
[0035]在本實施例中，第一電極206與第二 N型層204連接，第二電極207與第二 P型層205連接，其中，第一電極206與第二電極207可以是任何種類的電極。例如，當半導體裝置為二極管時，第一電極206與第二電極207分別為陰極和陽極，當半導體裝置為晶體管時，第一電極206包括發射極和基極，第二電極207包括集電極，當半導體裝置為橫向擴散金屬氧化物半導體(LDMOS)時，第一電極206包括柵極和源極，第二電極207包括基極。本發明實施例不對第一電極和第二電極的種類進行限制。
[0036]在本實施例中，半導體裝置200還可以包括第一氧化層208和第二氧化層209，用于使得半導體裝置的內部與外部電絕緣。例如，如圖2所示，第一氧化層208形成在半導體裝置上方，第二氧化層209形成在半導體裝置的兩側，用于與外部電絕緣。
[0037]在本實施例中，第一氧化層208和第二氧化層209可以是任何種類的氧化層，例如，第一氧化層208為場氧化層，第二氧化層209為溝槽隔離氧化層。本發明實施例不對第一氧化層而后第二氧化層的種類進行限制。
[0038]在本實施例中，可以使用現有的方法形成上述半導體基板201、第一 N型層202、第一 P型層203、第二 N型層204、第二 P型層205、第一電極206、第二電極207、第一氧化層208和第二氧化層209，例如使用現有的層積、蝕刻、光刻、電鍍以及蒸鍍等方法。本發明實施例不對這些結構的形成方法進行限制。
[0039]在本實施例中，當通過第一電極206和第二電極207向半導體裝置200施加電壓時，在第一 N型層202與第一 P型層203接觸的區域(即PN結區域)附近形成第一耗盡層210，在第一 P型層203與第二 N型層204接觸的區域(即PN結區域)附近形成第二耗盡層 211。
[0040]這樣，從垂直于第一耗盡層210或第二耗盡層211所在平面的方向上看(即圖2中的上下方向)，第一電極206和第二電極207位于第一耗盡層210和/或第二耗盡層211的范圍內。以圖2為例進行說明，如圖2所示，從圖2的上下方向上看，第一電極206位于第一耗盡層210和第二耗盡層211的范圍內，第二電極207位于第一耗盡層210的范圍內。此時，由于第一 N型層202的上方形成了第一耗盡層210，且第一 N型層202的兩側為第二氧化層209，因此第一 N型層202與半導體裝置的外部是電絕緣的。
[0041]由上述實施例可知，通過形成兩個范圍較廣的PN結區域，從而在向半導體裝置施加電壓時能夠形成范圍較廣的耗盡層210和211，由于第一電極206和第二電極207位于第一耗盡層210和/或第二耗盡層211的范圍內，當通過第一電極206和第二電極207向半導體裝置200施加電壓時，第一電極206和第二電極207共同承擔施加的電壓，從而能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
[0042]實施例2
[0043]本發明實施例以半導體裝置為晶體管為例進行說明。圖3是本發明實施例2的晶體管的結構示意圖。如圖3所示，晶體管300包括:
[0044]第一 N型層302，其形成在半導體基板301上；
[0045]第一 P型層303，其形成在第一 N型層302上；
[0046]第二 N型層304，其形成在第一 P型層303上；
[0047]第二 P型層305，其形成在第一 P型層303上；
[0048]發射極306以及基極307，其與第二 N型層304連接；以及
[0049]集電極308，其與第二 P型層305連接。
[0050]在本實施例中，晶體管300還可以包括第一氧化層309和第二氧化層310，用于使得半導體裝置的內部與外部電絕緣。例如，如圖3所示，第一氧化層309形成在半導體裝置上方，第二氧化層310形成在半導體裝置的兩側，用于與外部電絕緣。
[0051]在本實施例中，上述各半導體層的種類以及形成上述結構的方法與實施例1中的記載相同，此處不再贅述。
[0052]在本實施例中，當通過發射極306、基極307以及集電極308向晶體管300施加電壓時，在第一 N型層302與第一 P型層303接觸的區域(即PN結區域)附近形成第一耗盡層311，在第一 P型層303與第二 N型層304接觸的區域(即PN結區域)附近形成第二耗盡層312。
[0053]這樣，從垂直于第一耗盡層311或第二耗盡層312所在平面的方向上看(即圖3中的上下方向)，發射極306和基極307位于第一耗盡層311和/或第二耗盡層312的范圍內。以圖3為例進行說明，如圖3所示，從圖3的上下方向上看，發射極306和基極307位于第一耗盡層311和第二耗盡層312的范圍內，集電極308位于第一耗盡層311的范圍內。此時，由于第一 N型層302的上方形成了第一耗盡層311，且第一 N型層302的兩側為第二氧化層310，因此第一 N型層302與晶體管的外部是電絕緣的。
[0054]由上述實施例可知，通過形成兩個范圍較廣的PN結區域，從而在向晶體管施加電壓時能夠形成范圍較廣的耗盡層311和312，由于發射極306、基極307以及集電極308位于第一耗盡層311和/或第二耗盡層312的范圍內，當通過發射極306、基極307以及集電極308向晶體管300施加電壓時，發射極306、基極307以及集電極308共同承擔施加的電壓，從而能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
[0055]實施例3
[0056]本發明實施例以半導體裝置為橫向擴散金屬氧化物半導體(LDMOS)為例進行說明。圖4是本發明實施例3的橫向擴散金屬氧化物半導體(LDMOS)的結構示意圖。如圖4所示，橫向擴散金屬氧化物半導體(LDMOS)400包括:
[0057]第一 N型層402，其形成在半導體基板401上；
[0058]第一 P型層403，其形成在第一 N型層402上；
[0059]第二 N型層404，其形成在第一 P型層403上；
[0060]第二 P型層405，其形成在第一 P型層403上；
[0061]柵極406以及源極407，其與第二 N型層404連接；以及
[0062]基極408，其與第二 P型層405連接。
[0063]在本實施例中，橫向擴散金屬氧化物半導體(LDMOS)400還可以包括第一氧化層409和第二氧化層410，用于使得半導體裝置的內部與外部電絕緣。例如，如圖4所示，第一氧化層409形成在半導體裝置上方，第二氧化層410形成在半導體裝置的兩側，用于與外部電絕緣。
[0064]在本實施例中，上述各半導體層的種類以及形成上述結構的方法與實施例1中的記載相同，此處不再贅述。
[0065]在本實施例中，當通過柵極406、源極407以及基極408向橫向擴散金屬氧化物半導體(LDMOS) 400施加電壓時，在第一 N型層402與第一 P型層403接觸的區域(即PN結區域)附近形成第一耗盡層411，在第一 P型層403與第二 N型層404接觸的區域(即PN結區域)附近形成第二耗盡層412。
[0066]這樣，從垂直于第一耗盡層411或第二耗盡層412所在平面的方向上看(即圖3中的上下方向)，柵極406、源極407和基極408位于第一耗盡層411和/或第二耗盡層412的范圍內。以圖4為例進行說明，如圖4所示，從圖4的上下方向上看，柵極406和源極407位于第一耗盡層411和第二耗盡層412的范圍內，基極408位于第一耗盡層311的范圍內。此時，由于第一 N型層402的上方形成了第一耗盡層411，且第一 N型層402的兩側為第二氧化層410，因此第一 N型層402與橫向擴散金屬氧化物半導體(LDMOS)400的外部是電絕緣的。
[0067]由上述實施例可知，通過形成兩個范圍較廣的PN結區域，從而在向橫向擴散金屬氧化物半導體(LDM0S)400施加電壓時能夠形成范圍較廣的耗盡層411和412，由于柵極406、源極407以及基極408位于第一耗盡層411和/或第二耗盡層412的范圍內，當通過柵極406、源極407以及基極408向橫向擴散金屬氧化物半導體(LDMOS) 400施加電壓時，柵極406、源極407以及基極408共同承擔施加的電壓，從而能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
[0068]實施例4
[0069]本發明實施例還提供一種電子設備，該電子設備包括如實施例1-3所述的半導體裝置。由于在實施例1-3中已經對該半導體裝置進行了詳細說明，其內容被合并于此，在此不再贅述。
[0070]由上述實施例可知，通過形成兩個范圍較廣的PN結區域，從而在向半導體裝置施加電壓時能夠形成范圍較廣的耗盡層，從而能夠有效提高半導體裝置的耐壓性能，并且，不需要增加半導體裝置的厚度，從而簡化了半導體裝置的制造工序并節約制造成本。
[0071]以上結合具體的實施方式對本發明進行了描述，但本領域技術人員應該清楚，這些描述都是示例性的，并不是對本發明保護范圍的限制。本領域技術人員可以根據本發明的精神和原理對本發明做出各種變型和修改，這些變型和修改也在本發明的范圍內。
【主權項】
1.一種半導體裝置，其特征在于，所述半導體裝置包括: 第一 N型層，所述第一 N型層形成在半導體基板上； 第一 P型層，所述第一 P型層形成在所述第一 N型層上； 第二 N型層，所述第二 N型層形成在所述第一 P型層上； 第二 P型層，所述第二 P型層形成在所述第一 P型層上； 第一電極，所述第一電極與所述第二 N型層連接；以及 第二電極，所述第二電極與所述第二P型層連接。2.根據權利要求1所述的半導體裝置，其特征在于， 所述第一 N型層與所述半導體裝置的外部電絕緣。3.根據權利要求1所述的半導體裝置，其特征在于， 當通過所述第一電極和所述第二電極向所述半導體裝置施加電壓時，在所述第一 N型層與所述第一 P型層接觸的區域附近形成第一耗盡層，在所述第一 P型層與所述第二 N型層接觸的區域附近形成第二耗盡層。4.根據權利要求3所述的半導體裝置，其特征在于，從垂直于所述第一耗盡層所在平面的方向上看，所述第一電極和所述第二電極位于所述第一耗盡層和/或所述第二耗盡層的范圍內。5.根據權利要求1所述的半導體裝置，其特征在于，所述第二P型層形成在所述第二 N型層的兩側。6.根據權利要求1所述的半導體裝置，其特征在于，所述半導體基板是P型基板。7.根據權利要求1所述的半導體裝置，其特征在于，所述半導體裝置是二極管、晶體管或橫向擴散金屬氧化物半導體(LDMOS)。8.一種電子設備，其特征在于，所述電子設備包括權利要求1-7任一項所述的半導體 目.ο
【文檔編號】H01L29/06GK105870204SQ201510028725
【公開日】2016年8月17日
【申請日】2015年1月20日
【發明人】高橋健郎, 高橋健一郎
【申請人】三墾電氣株式會社