溝槽式金屬氧化物半導體場效應晶體管及其制作方法
【專利摘要】本發明屬于功率場效應晶體管技術領域，提供一種溝槽式金屬氧化物半導體場效應晶體管。該晶體管包括由上到下的金屬層、隔離層、氧化層、外延層和襯底層，外延層由該外延層的上表面向下依次設有N雜質源區和P雜質體區，P雜質體區內設有P雜質注入區，外延層設有溝槽和源電極接觸孔，溝槽的底壁和側壁設有柵氧化層，溝槽內填充多晶硅層，溝槽的深度小于外延層的厚度，源電極接觸孔貫穿隔離層和氧化層、并延伸至P雜質注入區，金屬層包括柵電極金屬和源電極金屬，該溝槽式金屬氧化物半導體場效應晶體管，能夠降低生產成本，并能減小芯片面積和柵極通道電阻，可靠性強。
【專利說明】
溝槽式金屬氧化物半導體場效應晶體管及其制作方法
技術領域
[0001]本發明屬于功率場效應晶體管技術領域，尤其涉及一種溝槽式金屬氧化物半導體場效應晶體管及其制作方法。
【背景技術】
[0002]溝槽式金屬氧化物半導體場效應晶體管(TrenchM0SFET)是近幾年迅速發展起來的新型功率器件。溝槽式金屬氧化物半導體場效應晶體管(Trench M0SFET)比雙極型功率器件具有更多優良性能，例如:高輸入阻抗，低驅動電流，沒有少子存儲效應，開關速度快，工作頻率高，電流自調節能力強，電流分布均勻，容易通過并聯方式增加電流容量，具有較強的功率處理能力，熱穩定性好，安全工作區大，沒有二次擊穿等，已廣泛應用于各種電子設備中，如尚速開關電路，開關電源，不間斷電源，尚功率放大電路，尚保真首響電路，射頻功放電路，電力轉換電路，電機變頻電路，電機驅動電路，固體繼電器，控制電路與功率負載之間的接口電路等。
[0003]但是，傳統的溝槽式金屬氧化物半導體場效應晶體管(TrenchM0SFET)結構復雜，制作工藝步驟繁瑣。該工藝制作方法需要多層光掩膜，通常需要七、八層光掩膜，完成其整個制作過程，光掩膜制作成本較高，加大了晶體管生產成本，并且，在一定程度上，限制了制作工藝精度的提高。
[0004]因此，如何優化溝槽式金屬氧化物半導體場效應晶體管的設計結構，降低所需光掩膜層數，是本領域技術人員亟需解決的問題。
【發明內容】
[0005]本發明旨在提供一種溝槽式金屬氧化物半導體場效應晶體管及制作方法，能夠降低制作過程中所需光掩膜層數，并能減小芯片面積和柵極通道電阻，可靠性強。
[0006]第一方面，本發明提供一種溝槽式金屬氧化物半導體場效應晶體管，具體說明如下:
[0007]本發明提供一種溝槽式金屬氧化物半導體場效應晶體管，其包括由上到下的金屬層、隔離層、氧化層、外延層和襯底層，外延層由該外延層的上表面向下依次設有N雜質源區和P雜質體區，P雜質體區內設有P雜質注入區，外延層設有溝槽和源電極接觸孔，溝槽的底壁和側壁設有柵氧化層，溝槽內填充多晶硅層，溝槽的深度小于外延層的厚度，源電極接觸孔貫穿隔離層和氧化層、并延伸至P雜質注入區，金屬層包括柵電極金屬和源電極金屬，柵電極金屬和源電極金屬斷開，柵電極金屬填充溝槽上方的柵電極接觸孔，用于形成柵電極，源電極金屬延伸至源電極接觸孔，用于形成源電極。
[0008]進一步地，該溝槽式金屬氧化物半導體場效應晶體管的隔離層為硼磷硅玻璃層。
[0009]進一步地，該隔離層的厚度為6000埃。
[0010]基于上述任意溝槽式金屬氧化物半導體場效應晶體管實施例，進一步地，該溝槽式金屬氧化物半導體場效應晶體管的金屬層為鋁硅銅合金。
[0011]基于上述任意溝槽式金屬氧化物半導體場效應晶體管實施例，進一步地，該溝槽式金屬氧化物半導體場效應晶體管多晶硅層摻雜的雜質濃度數量級為102()Cnf3。
[0012]進一步地，該溝槽式金屬氧化物半導體場效應晶體管的P雜質注入區的濃度大于P雜質體區的濃度。
[0013]基于上述任意溝槽式金屬氧化物半導體場效應晶體管實施例，進一步地，該溝槽式金屬氧化物半導體場效應晶體管還包括背面金屬層，背面金屬層位于襯底層的下端面，用于形成漏電極。
[0014]本發明提供的溝槽式金屬氧化物半導體場效應晶體管，采用溝槽作為多晶硅的通道，將通道直接開在溝槽上面，該晶體管的表面沒有多晶硅的通道，能夠減少單顆芯片的面積，同時也減小了多晶硅柵極通道的電阻，有利于對柵極進行均勻的供電。該晶體管采用觸孔型源接觸，N雜質源區采用普注方式形成，能夠降低寄生晶體管基極電阻，也就消弱了器件本身的寄生晶體管效應，可靠性得到提高。
[0015]第二方面，本發明提供一種溝槽式金屬氧化物半導體場效應晶體管的制造方法，具體說明如下:
[0016]本發明提供一種溝槽式金屬氧化物半導體場效應晶體管的制造方法，具體包括:
[0017]步驟SI:在襯底層的表面上依次生長外延層和氧化層；
[0018]步驟S2:基于第一光掩膜進行曝光的區域，腐蝕外延層和氧化層，形成溝槽；
[0019]步驟S3:在溝槽的底壁、側壁及氧化層的上端面依次生長柵氧化層和淀積多晶硅，刻蝕掉氧化層的上端面的多晶硅，形成多晶硅層；
[0020]步驟S4:對外延層進行摻雜，形成P雜質體區、N雜質源區；
[0021]步驟S5:淀積隔離層，基于第二光掩膜進行曝光的區域，刻蝕溝槽上方的隔離層至預設深度，形成柵電極接觸孔，刻蝕隔離層、氧化層至P雜質體區，形成源電極接觸孔，并在源電極接觸孔的下端面形成P雜質注入區；
[0022]步驟S6:在隔離層的表面淀積金屬層，基于第三光掩膜進行曝光的區域，刻蝕金屬層，形成源電極和柵電極。
[0023]進一步地，在步驟S2之后，步驟S3之前，該溝槽式金屬氧化物半導體場效應晶體管的制造方法還包括:在溝槽的底壁、側壁及氧化層的上端面生長犧牲氧化層，再刻蝕掉犧牲氧化層。
[0024]進一步地，在步驟S2中，該溝槽式金屬氧化物半導體場效應晶體管的制造方法具體包括:淀積四乙基原硅酸鹽，涂覆膠層，采用第一光掩膜進行曝光顯影，干法腐蝕四乙基原硅酸鹽，再腐蝕外延層和氧化層，形成溝槽。
[0025]本發明溝槽式金屬氧化物半導體場效應晶體管制作方法，采用三層光掩膜完成該晶體管的制作，基于第一光掩膜的曝光區域，形成溝槽，基于第二光掩膜的曝光區域，形成柵電極接觸孔和源電極接觸孔，第三光掩膜的曝光區域，刻蝕金屬，形成柵電極和源電極。該晶體管的通道直接開在溝槽上，而不是設在晶體管的表面，采用普注方式形成N雜質源區，能夠降低光掩膜的層數，既有利于減小芯片面積，增強可靠性，又可以減少生產工藝步驟，降低生產成本。
[0026]因此，本發明溝槽式金屬氧化物半導體場效應晶體管及制作方法，能夠降低制作過程中所需光掩膜層數，并能減小芯片面積和柵極通道電阻，有利于柵極進行均勻供電，減弱寄生晶體管效應，有利于降低生產成本，提高可靠性。
【附圖說明】
[0027]圖1是本發明提供的一個溝槽式金屬氧化物半導體場效應晶體管結構剖面圖；
[0028]圖2是本發明提供的一個溝槽式金屬氧化物半導體場效應晶體管工藝流程圖；
[0029]圖3A?圖3L是本發明提供的溝槽式金屬氧化物半導體場效應晶體管各步驟結構剖面圖。
【具體實施方式】
[0030]下面通過具體的實施例進一步說明本發明，但是，應當理解為，這些實施例僅僅是用于更詳細具體地說明之用，而不應理解為用于以任何形式限制本發明。
[0031]第一方面，本發明提供一種溝槽式金屬氧化物半導體場效應晶體管，具體說明如下:
[0032]本實施例提供一種溝槽45式金屬氧化物半導體場效應晶體管，結合圖1，其包括由上到下的金屬層1、隔離層2、氧化層3、外延層4和襯底層5，外延層4由該外延層4的上表面向下依次設有N雜質源區41和P雜質體區42，P雜質體區42內設有P雜質注入區43，外延層4設有溝槽45和源電極接觸孔44，溝槽45的底壁和側壁設有柵氧化層46，溝槽45內填充多晶硅層47，溝槽45的深度小于外延層4的厚度，源電極接觸孔44貫穿隔離層2和氧化層3、并延伸至P雜質注入區43，金屬層I包括柵電極金屬和源電極金屬，柵電極金屬和源電極金屬斷開，柵電極金屬填充溝槽45上方的柵電極接觸孔，用于形成柵電極，源電極金屬延伸至源電極接觸孔44，用于形成源電極。
[0033]本實施例提供的溝槽45式金屬氧化物半導體場效應晶體管，采用溝槽45作為多晶硅的通道，將通道直接開在溝槽45上面，該晶體管的表面沒有多晶硅的通道，能夠減少單顆芯片的面積，同時也減小了多晶硅柵極通道的電阻，有利于對柵極進行均勻的供電。該晶體管采用觸孔型源接觸，N雜質源區41采用普注方式形成，能夠降低寄生晶體管基極電阻，也就消弱了器件本身的寄生晶體管效應，可靠性得到提高，且有利于減少光掩膜的層數，降低生產成本。
[0034]優選地，本實施例溝槽45式金屬氧化物半導體場效應晶體管的隔離層2為硼磷硅玻璃層。優選地，該隔離層2的厚度為6000埃。優選厚度為6000埃的硼磷硅玻璃層作為隔離層2，其應用廣泛，平坦性好。
[0035]基于上述任意溝槽45式金屬氧化物半導體場效應晶體管實施例，優選地，該溝槽45式金屬氧化物半導體場效應晶體管的金屬層I為鋁硅銅合金。采用鋁硅銅合金能夠提高強度，并且導熱性能好。
[0036]基于上述任意溝槽45式金屬氧化物半導體場效應晶體管實施例，優選地，該溝槽45式金屬氧化物半導體場效應晶體管多晶硅層47摻雜的雜質濃度數量級為102()Cm—3。優選地，該溝槽45式金屬氧化物半導體場效應晶體管的P雜質注入區43的濃度大于P雜質體區42的濃度。基于上述任意溝槽45式金屬氧化物半導體場效應晶體管實施例，優選地，該溝槽45式金屬氧化物半導體場效應晶體管還包括背面金屬層61，背面金屬層61位于襯底層5的下端面，用于形成漏電極。當給柵電極供正電時，摻雜雜質的多晶硅層47上產生電壓，通過柵氧化層46形成電場，該電場將使P雜質體區42與柵氧化層46相接觸的表面離子反型，與柵氧化層46接觸的P雜質體區42表面形成反型層，即由原來的P型雜質變為N型雜質。這樣，N雜質源區41、外延層4、襯底層5就通過P雜質體區42的反型層連接起來。當給漏電極加正電壓，給源電極加負電壓時，就會有電子從源電極經過N雜質源區41、P雜質體區42的反型層、外延層
4、襯底層5到漏電極，形成電流。
[0037]第二方面，本發明提供一種溝槽式金屬氧化物半導體場效應晶體管的制造方法，具體說明如下:
[0038]本實施例提供一種溝槽式金屬氧化物半導體場效應晶體管的制造方法，結合圖2，具體包括:
[0039]步驟S1:在襯底層的表面上依次生長外延層和氧化層；
[0040]步驟S2:基于第一光掩膜進行曝光的區域，腐蝕外延層和氧化層，形成溝槽；
[0041]步驟S3:在溝槽的底壁、側壁及氧化層的上端面依次生長柵氧化層和淀積多晶硅，刻蝕掉氧化層的上端面的多晶硅，形成多晶硅層；
[0042]步驟S4:對外延層進行摻雜，形成P雜質體區、N雜質源區；
[0043]步驟S5:淀積隔離層，基于第二光掩膜進行曝光的區域，刻蝕溝槽上方的隔離層至預設深度，形成柵電極接觸孔，刻蝕隔離層、氧化層至P雜質體區，形成源電極接觸孔，并在源電極接觸孔的下端面形成P雜質注入區；
[0044]步驟S6:在隔離層的表面淀積金屬層，基于第三光掩膜進行曝光的區域，刻蝕金屬層，形成源電極和柵電極。
[0045]本實施例溝槽式金屬氧化物半導體場效應晶體管制作方法，采用三層光掩膜完成該晶體管的制作，基于第一光掩膜的曝光區域，形成溝槽，基于第二光掩膜的曝光區域，形成柵電極接觸孔和源電極接觸孔，第三光掩膜的曝光區域，刻蝕金屬，形成柵電極和源電極。該晶體管的通道直接開在溝槽上，而不是設在晶體管的表面，采用普注方式形成N雜質源區，能夠降低光掩膜的層數，既有利于減小芯片面積，增強可靠性，又可以減少生產工藝步驟，降低生產成本。并且，本實施例溝槽式金屬氧化物半導體場效應晶體管，能減小芯片面積和柵極通道電阻，有利于柵極進行均勻供電，減弱寄生晶體管效應，有利于降低生產成本，提尚可靠性。
[0046]優選地，在步驟S2之后，步驟S3之前，本實施例溝槽式金屬氧化物半導體場效應晶體管的制造方法還包括:在溝槽的底壁、側壁及氧化層的上端面生長犧牲氧化層，再刻蝕掉犧牲氧化層。該犧牲氧化層通常選擇為二氧化硅，以優化溝槽的表面，在生長柵氧化層。
[0047]優選地，在步驟S2中，該溝槽式金屬氧化物半導體場效應晶體管的制造方法具體包括:淀積四乙基原硅酸鹽，涂覆膠層，采用第一光掩膜進行曝光顯影，干法腐蝕四乙基原硅酸鹽，再腐蝕外延層和氧化層，形成溝槽。在溝槽區淀積一層四乙基原硅酸鹽并增密，然后涂覆膠層，用第一光掩模曝光顯影，再干法腐蝕四乙基原硅酸鹽，最后溝槽腐蝕。該方法采用增密的四乙基原硅酸鹽作為溝槽腐蝕的掩膜層，這是因為增密的四乙基原硅酸鹽，在溝槽腐蝕的過程中，其保形性比光刻膠好。其中，膠層為光刻膠，光刻膠是感光化合物、基體材料和溶劑混合而成。
[0048]本實施例提供另一種溝槽式金屬氧化物半導體場效應晶體管及制造方法，該溝槽式金屬氧化物半導體場效應晶體管包括設置在襯底層5上面的外延層4，以及設置在襯底層5下端面的背面金屬層6，背面金屬層6作為漏電極。其中襯底層5和外延層4均摻雜有N雜質。外延層的上端面設置有氧化層3，外延層4內設有溝槽45，該溝槽45內填充有摻雜的多晶硅層47，摻雜的物質優選為磷或砷，優選濃度數量級為102()Cm—3。外延層4與多晶硅層47之間、外延層4上端與氧化層3的上端面和溝槽的側壁均設置有柵氧化層46，多晶硅層47上端面、以及外延層4和氧化層3上端面的柵氧化層46上依次設置有隔離層2和金屬層I，該隔離層2優選為硼磷硅玻璃層，厚度優選為6000埃，該金屬層I優選為鋁硅銅合金。外延層包括N雜質源區41和位于N雜質源區下端面的P雜質體區42，P雜質體區內42設有P雜質注入區43，且P雜質注入區43的雜質濃度高于P雜質體區42的雜質濃度。P雜質注入區43的上端面設有與其接通的源電極接觸孔44，多晶硅47層內設有柵電極接觸孔，該柵電極接觸孔穿過硼磷硅玻璃層，源電極接觸孔44和柵電極接觸孔均由金屬層填充，且源電極金屬和柵電極金屬之間設有開口，將兩者分隔開。柵電極供正電時，P雜質注入區形成反型層，N雜質源區41、外延層4、襯底層5就通過P雜質體區的反型層連接起來，形成通道。在漏電極加正電壓，源電極加負電壓時，形成電流。
[0049]上述晶體管的制作方法，結合圖3A?圖3L，具體如下:
[0050]步驟一、在襯底層5上端面依次外延生長外延層4、熱生長氧化層3，如圖3A所示；[0051 ]步驟二、設計第一光掩模，在溝槽區淀積一層四乙基原硅酸鹽并增密，涂光刻膠，用第一光掩模曝光顯影，然后干法腐蝕四乙基原硅酸鹽，進行溝槽45腐蝕，如圖3B所示；其中，光刻膠是感光化合物、基體材料和溶劑混合而成，增密的四乙基原硅酸鹽作為溝槽腐蝕的掩膜層，在溝槽腐蝕的過程中其保形性比光刻膠好；
[0052]步驟三、在溝槽的底壁和側壁、外延層的上端面、以及氧化層的上端面和內側壁均生長一層犧牲氧化層，然后刻蝕掉犧牲氧化層，犧牲氧化層通常先擇為Si02，以優化溝槽表面；
[0053]步驟四、在溝槽的底壁和側壁、外延層的上端面、以及氧化層的上端面均生長一層柵氧化層46，如圖3C所示；
[0054]步驟五、在溝槽內淀積多晶硅并摻雜磷或砷，形成摻雜的多晶硅層47，并刻蝕掉氧化層上端面的多晶硅，如圖3D所示，該晶體管制作方法采用溝槽作為多晶硅的通道，這樣就能節省了一層掩模；
[0055]步驟六、對外延層進行摻雜，形成P雜質體區42，如圖3E所示，其摻雜的物質為硼；
[0056]步驟七、采用普注方式向外延層注入砷，形成N雜質源區41，如圖3F所示；
[0057]步驟八、淀積硼磷硅玻璃層，作為隔離層2，以隔離柵源電極，如圖3G所示；
[0058]步驟九、設計第二光掩模，刻蝕掉與溝槽上方的硼磷硅玻璃層，形成柵電極接觸孔，刻蝕掉部分硼磷硅玻璃層，至P雜質體區，形成源電極接觸孔44，其柵電極接觸孔的深度根據器件參數設定，如圖3H所示，其中，刻蝕方式可以是反應離子刻蝕或等離子刻蝕，刻蝕外延層的厚度要保證穿透整個N雜質源區，一般在0.3um。
[0059]步驟十、向外延層注入高濃度的P雜質注入區43，以減小寄生晶體管的基極電阻，降低閂鎖效應，如圖31所示；
[0060]步驟十一、在源電極接觸孔和柵電極接觸孔，以及隔離層的上表面淀積一層金屬，形成金屬層I，淀積的金屬優選為鋁硅銅合金，如圖3J所示；
[0061 ]步驟十二、設計第三層光掩模，并刻蝕金屬層，形成開口 48，將源電極接觸孔端的金屬層和柵電極接觸孔端的金屬層分隔開，分別作為源電極和柵電極，如圖3K所示；
[0062]步驟十三、襯底層的下端面進行金屬化，形成背面金屬層，如圖3L所示，作為漏電極。
[0063]盡管本發明已進行了一定程度的描述，明顯地，在不脫離本發明的精神和范圍的條件下，可進行各個條件的適當變化。可以理解，本發明不限于實施方案，而歸于權利要求的范圍，其包括每個因素的等同替換。
【主權項】
1.一種溝槽式金屬氧化物半導體場效應晶體管，其特征在于，包括: 由上到下的金屬層、隔離層、氧化層、外延層和襯底層， 所述外延層由該外延層的上表面向下依次設有N雜質源區和P雜質體區，所述P雜質體區內設有P雜質注入區， 所述外延層設有溝槽和源電極接觸孔，所述溝槽的底壁和側壁設有柵氧化層，所述溝槽內填充多晶硅層，所述溝槽的深度小于所述外延層的厚度， 所述源電極接觸孔貫穿所述隔離層和所述氧化層、延伸至所述P雜質注入區， 所述金屬層包括柵電極金屬和源電極金屬，所述柵電極金屬和所述源電極金屬斷開， 所述柵電極金屬填充所述溝槽上方的柵電極接觸孔，用于形成柵電極，所述源電極金屬延伸至所述源電極接觸孔，用于形成源電極。2.根據權利要求1所述溝槽式金屬氧化物半導體場效應晶體管，其特征在于， 所述隔離層為硼磷硅玻璃層。3.根據權利要求2所述溝槽式金屬氧化物半導體場效應晶體管，其特征在于， 所述隔離層的厚度為6000埃。4.根據權利要求1所述溝槽式金屬氧化物半導體場效應晶體管，其特征在于， 所述金屬層為鋁硅銅合金。5.根據權利要求1所述溝槽式金屬氧化物半導體場效應晶體管，其特征在于， 所述多晶硅層摻雜的雜質濃度數量級為102()αιΓ3。6.根據權利要求1所述溝槽式金屬氧化物半導體場效應晶體管，其特征在于， 所述P雜質注入區的濃度大于所述P雜質體區的濃度。7.根據權利要求1所述溝槽式金屬氧化物半導體場效應晶體管，其特征在于，還包括: 背面金屬層，位于所述襯底層的下端面，所述背面金屬層用于形成漏電極。8.一種溝槽式金屬氧化物半導體場效應晶體管的制造方法，其特征在于，包括: 步驟SI:在襯底層的表面上依次生長外延層和氧化層； 步驟S2:基于第一光掩膜進行曝光的區域，腐蝕所述外延層和氧化層，形成溝槽； 步驟S3:在所述溝槽的底壁、側壁及氧化層的上端面依次生長柵氧化層和淀積多晶硅，刻蝕掉所述氧化層的上端面的多晶硅，形成多晶硅層； 步驟S4:對所述外延層進行摻雜，形成P雜質體區、N雜質源區； 步驟S5:淀積隔離層，基于第二光掩膜進行曝光的區域，刻蝕所述溝槽上方的隔離層至預設深度，形成柵電極接觸孔，刻蝕隔離層、氧化層至P雜質體區，形成源電極接觸孔，并在所述源電極接觸孔的下端面形成P雜質注入區； 步驟S6:在所述隔離層的表面淀積金屬層，基于第三光掩膜進行曝光的區域，刻蝕金屬層，形成源電極和柵電極。9.根據權利要求8所述溝槽式金屬氧化物半導體場效應晶體管的制造方法，其特征在于，在步驟S2之后，步驟S3之前，該方法還包括: 在所述溝槽的底壁、側壁及氧化層的上端面生長犧牲氧化層，再刻蝕掉所述犧牲氧化層。10.根據權利要求8所述溝槽式金屬氧化物半導體場效應晶體管的制造方法，其特征在于，在步驟S2中，該方法具體包括: 淀積四乙基原硅酸鹽，涂覆膠層，采用所述第一光掩膜進行曝光顯影，干法腐蝕所述四乙基原硅酸鹽，再腐蝕所述外延層和氧化層，形成溝槽。
【文檔編號】H01L29/78GK105870187SQ201610239717
【公開日】2016年8月17日
【申請日】2016年4月18日
【發明人】王新
【申請人】晶科華興集成電路（深圳）有限公司