一種2.5d集成封裝半導體器件及其加工方法
【專利摘要】本發明揭示了一種2.5D集成封裝半導體器件及其加工方法，包括轉接板，轉接板的頂面上設置有背金層，轉接板的底面通過若干錫球與PCB基板連接通信，且它們配合形成指定數量的半封閉屏蔽空間，每個屏蔽空間中設置有至少一個倒裝于轉接板底面的芯片，芯片的底面與PCB基板上的焊盤連接通信，PCB基板和轉接板之間設置有包裹錫球并填充屏蔽空間的填充膠層。本發明既保留了常規2.5D封裝工藝微細布線集成度高、功耗低、應力低等優點，又形成半封閉的屏蔽空間，再通過倒裝工藝將芯片安裝于轉接板的底面并位于上述的屏蔽空間內，從而能夠有效提高最終產品的抗電磁干擾能力和防靜電沖擊能力。
【專利說明】
一種2.5D集成封裝半導體器件及其加工方法
技術領域
[0001]本發明涉及一種半導體器件及其加工方法，尤其涉及一種2.5D集成封裝半導體器件及其加工方法。
【背景技術】
[0002]SIPCSystem In a Package系統級封裝)是將多種功能芯片，例如包括處理器、存儲器等功能芯片集成在一個封裝內，從而實現一個基本完整的功能的封裝工藝。SIP適用于低成本、小面積、高頻高速，以及生產周期短的電子產品上，尤其如功率放大器(PA)、全球定位系統、藍芽模塊(Bluetooth)、影像感測模塊、記憶卡等可攜式產品市場。
[0003]但在許多體系中，常規的2D封裝工藝的SIP封裝基板上的走線要比硅基板上的走線寬幾個數量級，這種尺寸上的差異會影響到產品性能和功耗，另外，SIP封裝基板上更寬的走線很容易導致布線擁塞，因此對可實現的芯片類型以及芯片連接數量有很大的限制，由此出現了 2.封裝工藝。
[0004]如附圖1所示，傳統的2.5D封裝工藝是在SIP封裝基板20與至少兩個芯片30之間放置了一個硅中介層40，這個硅中介層40上有硅穿孔(TSV)50連接其上表面的金屬層和下表面的金屬層，并且，硅中介層40的正面和背面金屬層(兩種情況下都可能有多個金屬層)上的走線是使用與硅芯片上的走線相同的制程制作的，芯片30使用微型錫球60倒裝連接到硅中介層40，與此同時，硅中介層40使用普通的芯片連接焊錫凸塊70連接到SIP基板20。
[0005]使用2.5D封裝工藝的優勢在于，這是在傳統2D封裝技術基礎上的升級，可以在容量和性能方面提供巨大的提升幅度，而且具有良率方面的優勢，因為與制作單個大的芯片相較，制作許多小的芯片更加容易;然而這種封裝工藝制成的半導體器件，仍然存在一定的問題，主要表現在:
由于2.5D封裝工藝產品中的芯片缺少有效的電磁、靜電屏蔽結構，因此芯片的抗電磁干擾性能差，防靜電沖擊能力弱，然而將采用2.5D封裝工藝的產品應用于各種設備上時，由于設備上的電磁干擾源較多、易出現靜電沖擊，因此各芯片運行的有效性和穩定性往往無法保證，也就常常出現無法試用的情況;并且2.5D封裝工藝也無法滿足高功率類器件的散熱需求。
【發明內容】
[0006]本發明的目的之一就是為了解決現有技術中存在的上述問題，通過轉接板正面的背金層與錫球、PCB基板配合形成半封閉的屏蔽空間，并通過倒裝工藝將芯片安裝于轉接板的底面且位于屏蔽空間內，從而提供了一種抗電磁干擾能力好和防靜電沖擊能力強的2.5D集成封裝半導體器件及其加工方法。
[0007]本發明的目的通過以下技術方案來實現:
一種2.5D集成封裝半導體器件，包括轉接板，所述轉接板的頂面上設置有背金層，所述轉接板的底面通過若干錫球與PCB基板連接通信，且它們配合形成指定數量的半封閉屏蔽空間，每個所述屏蔽空間中設置有至少一個倒裝于所述轉接板底面的芯片，所述芯片的底面與PCB基板上的焊盤連接通信，所述PCB基板和轉接板之間設置有包裹所述錫球并填充所述屏蔽空間的填充膠層。
[0008]優選的，所述的一種2.f5D集成封裝半導體器件，其中:所述轉接板為硅基轉接板。
[0009]優選的，所述的一種2.5D集成封裝半導體器件，其中:所述背金層的面積和形狀與所述轉接板頂面的面積和形狀相同。
[0010]優選的，所述的一種2.f5D集成封裝半導體器件，其中:所述背金層是金屬Pt層或Ni層或Cr層或W層或Au層或AL層或Cu層或者以上金屬的組合層。
[0011]優選的，所述的一種2.5D集成封裝半導體器件，其中:所述錫球的高度為0.15mm-
0.35mm0
[0012]優選的，所述的一種2.5D集成封裝半導體器件，其中:所述屏蔽空間為兩個，每個屏蔽空間中設置有一個芯片。
[0013]優選的，所述的一種2.5D集成封裝半導體器件，其中:所述芯片通過若干位于所述轉接板底部的微凸塊與所述轉接板連接并通信，所述微凸塊包覆于轉接板底部和芯片之間的底部填充層中。
[0014]優選的，所述的一種2.f5D集成封裝半導體器件，其中:所述微凸塊為金球或錫球。
[0015]優選的，所述的一種2.5D集成封裝半導體器件，其中:所述焊盤通過錫膏或導電銀漿與所述芯片的底面連接導通。
[0016]一種上述的2.f5D集成封裝半導體器件的加工方法，其包括如下步驟，
Si，背金層加工步驟:在轉接板的頂面形成背金層；
S2，芯片倒裝步驟:通過倒裝工藝，使指定數量的芯片與所述轉接板的底面電路層連接并實現它們通信；
S3，轉接板植球步驟:通過BGA植球技術在所述轉接板的底面按照指定布局形式制作若干數量的錫球；
S4，芯片與PCB基板的聯通步驟:在所述PCB基板的焊盤上涂導電銀漿或錫膏，并實現所述芯片和PCB基板的聯通；
S5，轉接板與PCB基板的聯通步驟:將完成上述四個步驟的所述轉接板表貼到所述PCB基板上，并實現以及所述轉接板和PCB基板的聯通；
S6，填膠步驟:用填充膠填充所述轉接板和PCB基板之間的空隙，并使填充膠覆蓋外圍的錫球。
[0017]優選的，所述的2.5D集成封裝半導體器件的加工方法，其中:所述S2，芯片倒裝步驟包括如下步驟:
S21，在所述芯片的電極層表面制作設定數量的微凸塊；
S22，通過焊接技術，通過所述微凸塊將芯片倒裝在所述轉接板上，實現所述芯片與轉接板的通信；
S23，在所述芯片和轉接板之間填充高導熱膠體形成覆蓋所述微凸塊的底部填充層。
[0018]本發明技術方案的優點主要體現在:
本發明設計精巧，結構簡單，在保證常規2.5D封裝工藝微細布線集成度高、功耗低、應力低等特性的基礎上，通過在轉接板正面設置背金層，并通過轉接板與錫球、PCB基板配合形成半封閉的屏蔽空間，再通過倒裝工藝將芯片安裝于轉接板的底面并位于上述的屏蔽空間內，從而能夠有效提高最終產品的抗電磁干擾能力和防靜電沖擊能力，并且散熱性能相對常規的2.f5D封裝芯片更佳，適宜大功率器件的封裝。
[0019]另一方面，本發明的2.5D集成封裝半導體器件，不需要在硅基轉接板上設置硅穿孔(TSV)，結構和加工都更加簡單。
[0020]由于采用倒裝芯片工藝，因此充分解決了由于芯片減薄而造成的芯片翹曲、下垂問題，同時，基于硅基轉接板集成的DIP芯片相對于普通的DIP芯片能夠進一步縮小產品尺寸。
【附圖說明】
[0021]圖1是【背景技術】中常規2.f5D封裝工藝的半導體器件的結構示意圖；
圖2是本發明的結構示意圖；
圖3是本發明的方法中SI，背金層加工步驟的狀態示意圖；
圖4是本發明的方法中S2，芯片倒裝步驟的狀態示意圖圖5是本發明的S3，轉接板植球步驟的狀態示意圖；
圖6是本發明的方法中錫球的分布狀態示意圖；
圖7是本發明的方法中S4，芯片與PCB基板的聯通步驟及S5，轉接板與PCB基板的聯通步驟的狀態不意圖；
圖8是本發明的方法中S6，填膠步驟的狀態示意圖。
【具體實施方式】
[0022]本發明的目的、優點和特點，將通過下面優選實施例的非限制性說明進行圖示和解釋。這些實施例僅是應用本發明技術方案的典型范例，凡采取等同替換或者等效變換而形成的技術方案，均落在本發明要求保護的范圍之內。
[0023]本發明揭示的一種2.f5D集成封裝半導體器件，如附圖2所示，包括轉接板1，所述轉接板I是已知的各種可行材質的基板，優選為硅基轉接板;同時，在所述轉接板I的頂面上設置有背金層2，所述背金層2的面積和形狀與所述轉接板I頂面的面積和形狀相同，從而能夠最大限度的保證后期在后續的屏蔽結構中，能夠充分保證屏蔽結構的封閉性、完整性和有效性，從而改善屏蔽效果;且所述背金層2是金屬Pt層或Ni層或Cr層或W層或Au層或AL層或Cu層或者以上金屬的組合層。而所述轉接板I的底面通過若干錫球3與PCB基板4連接并通信，所述錫球3的尺寸可以根據需要設置，本實施例中優選所述錫球7的高度為0.15mm-
0.35mm0
[0024]所述轉接板I與所述錫球3、PCB基板4配合形成指定數量的半封閉式屏蔽空間5，每個所述屏蔽空間5中設置有至少一個通過倒裝工藝安裝于所述轉接板I底面的芯片6。
[0025]詳細的，所述芯片6通過若干位于所述轉接板I底部的微凸塊9與所述轉接板I連接并通信，所述微凸塊9可以是各種具有良好導電性能的金屬或合金，本實施例中優選所述微凸塊9是金球或錫球，并且所述微凸塊9包覆于轉接板I底部和芯片6之間的底部填充層10中。
[0026]同時，所述底部填充層10的材質目前以環氧樹脂、酚醛樹脂、有機硅樹脂和不飽和聚酯樹脂最為常用，優選為環氧樹脂塑封膠，并在其中添加氧化硅、氧化鋁等填充料，以改善包封料的強度、電性能、粘度等性能，并提升封裝結構的熱機械可靠性，包封材料包封、固化完成后，呈固體狀的塑封層5，可以起到防水、防潮、防震、防塵、絕緣、散熱等作用。
[0027]進一步，本實施例中，所述屏蔽空間5優選為兩個，每個屏蔽空間5中設置的所述芯片6為一個，并且，所述芯片6的底面通過所述PCB基板4正面的焊盤7上涂覆的導電銀漿或錫膏與所述PCB基板4實現連接并進行通信。
[0028]更進一步，所述PCB基板4和轉接板I之間還設置有包裹所述錫球3并填充所述屏蔽空間5的填充膠層8，并且所述填充膠層8的材質可以與所述底部填充層10的材質相同，當然也可以不同，本實施例中優選，它們的材質相同。
[0029]由于本發明的2.5D集成封裝半導體器件結構與常規的2.5封裝工藝的結構近似，原理相同，因此能夠有效維持常規2.5封裝工藝中微細布線集成度高、功耗低、應力低、一個封裝半導體器件的容量和性能方面得到巨大幅度的提升以及具有較好良率的優勢。
[0030]同時，由于所述硅基轉接板的頂面設置有背金層I，此時，所述屏蔽空間5的上方(背金層)、四周(錫球)、底面(PCB基板4頂面的金屬電路層)均為金屬材質，雖然錫球之間存在的一定的間隙，但間隙較小，因而所述芯片6相當于處在一個近似封閉的且由金屬邊界形成的空間內，再加上在硅基轉接板和PCB基板4之間還有填充膠層8，所以芯片6與屏蔽空間5外的電磁干擾及靜電在一定程度上實現隔離，從而使芯片6受到的電磁干擾和靜電沖擊大大減少，提高了抗電磁干擾和防靜電沖擊能力。
[0031]本發明還揭示了一種用于上述2.f5D集成封裝半導體器件的加工方法，如附圖3-附圖8所示，其具體的加工過程如下:
SI，背金層加工步驟:通過磁控濺射，PVD(物理氣相沉積)，CVD(化學氣相沉積)、真空蒸鍍、電鍍、化學鍍等工藝在轉接板I的頂面形成背金層2，如附圖3所示。
[0032]S2，芯片倒裝步驟:如附圖4所示，通過倒裝工藝，使指定數量的芯片6與所述轉接板I的底面電路層連接并實現它們通信；以上述優選的2個芯片的結構為例，所述S2，芯片倒裝步驟詳細步驟如下:
S21，分別在兩個所述芯片6的電極層表面的指定位置制作設定數量的微凸塊9;
S22，接著通過焊接(回流焊)技術，使兩個芯片6通過所述微凸塊9倒裝在所述轉接板I的底面上，并實現兩個所述芯片6與轉接板I的通信；
S23，在每個所述芯片6和轉接板I之間填充高導熱膠體形成覆蓋所述微凸塊9的底部填充層10，從而完成芯片6的倒裝。
[0033]當然除了上述的倒裝工藝，也可以使用其他可行的倒裝工藝.S3，轉接板植球步驟:如附圖5所示，通過BGA植球技術在所述轉接板I的底面按照指定布局形式制作若干數量的錫球3，且必須保證所述錫球3的高度大于所述微凸塊9的高度+芯片6的高度;所述錫球3的布局方式優選如附圖6所示，它們圍合成一個近似8字顯示管的形狀，并且兩個所述芯片6位于所述8字顯示管的兩個空白的區域。
[0034]S4，芯片與PCB基板的聯通步驟:如附圖7所示，在所述PCB基板4的焊盤7上涂導電銀漿或錫膏或其他導熱導電性能良好的物質，通過焊盤7實現PCB基板4和芯片6的導通。
[0035]S5，轉接板與PCB基板的聯通步驟:然后，將完成上述S1-S4四個步驟的所述轉接板I表貼到所述PCB基板4上，并實現所述轉接板I和PCB基板4的聯通，此處表貼技術為已知工藝，在此不再贅述。
[0036]S6，填膠步驟:如附圖8所示，用填充膠填充所述轉接板I和PCB基板4之間的空隙，并使填充膠覆蓋外圍的錫球3，完成整改個2.f5D集成封裝半導體器件的加工。
[0037]當然上述的步驟編號51、52、53、54、55、56的順序并不造成對本方法的唯一限定，例如，在其他實施例中，所述SI，背金層加工步驟可以在其他任意步驟完成后再進行;或者所述S2，芯片倒裝步驟以及所述S3，轉接板植球步驟的順序可以顛倒。
[0038]本發明尚有多種實施方式，凡采用等同變換或者等效變換而形成的所有技術方案，均落在本發明的保護范圍之內。
【主權項】
1.一種2.f5D集成封裝半導體器件，其特征在于:包括轉接板(I)，所述轉接板(I)的頂面上設置有背金層(2)，所述轉接板(I)的底面通過若干錫球(3)與PCB基板(4)連接通信，且它們配合形成指定數量的半封閉屏蔽空間(5)，每個所述屏蔽空間(5)中設置有至少一個倒裝于所述轉接板(I)底面的芯片(6)，所述芯片(6)的底面與PCB基板(4)上的焊盤(7)連接通信，所述PCB基板(4)和轉接板(I)之間設置有包裹所述錫球(3)并填充所述屏蔽空間(5)的填充膠層(8)。2.根據權利要求1所述的一種2.5D集成封裝半導體器件，其特征在于:所述轉接板(I)為硅基轉接板。3.根據權利要求2所述的一種2.5D集成封裝半導體器件，其特征在于:所述背金層(2)的面積和形狀與所述轉接板(I)頂面的面積和形狀相同。4.根據權利要求3所述的一種2.5D集成封裝半導體器件，其特征在于:所述背金層(2)是金屬Pt層或Ni層或Cr層或W層或Au層或AL層或Cu層或者以上金屬的組合層。5.根據權利要求3所述的一種2.5D集成封裝半導體器件，其特征在于:所述錫球(3)的高度為0.1.Smm-Q.35mm η6.根據權利要求3所述的一種2.5D集成封裝半導體器件，其特征在于:所述屏蔽空間(5)為兩個，每個屏蔽空間(5)中設置有一個芯片(6)。7.根據權利要求3所述的一種2.5D集成封裝半導體器件，其特征在于:所述芯片(6)通過若干位于所述轉接板(I)底部的微凸塊(9)與所述轉接板(I)連接并通信，所述微凸塊(9)包覆于轉接板(I)底部和芯片(6)之間的底部填充層(10)中。8.根據權利要求7所述的一種2.5D集成封裝半導體器件，其特征在于:所述微凸塊(9)為金球或錫球。9.根據權利要求1-8任一所述的一種2.f5D集成封裝半導體器件，其特征在于:所述焊盤(7)通過錫膏或導電銀漿與所述芯片(6)的底面連接導通。10.—種權利要求1-9任一所述的2.5D集成封裝半導體器件的加工方法，其特征在于:包括如下步驟， SI，背金層加工步驟:在轉接板(I)的頂面形成背金層(2); S2，芯片倒裝步驟:通過倒裝工藝，使指定數量的芯片(6)與所述轉接板(I)的底面電路層連接并實現它們通信； S3，轉接板植球步驟:通過BGA植球技術在所述轉接板(I)的底面按照指定布局形式制作若干數量的錫球(3); S4，芯片與PCB基板的聯通步驟:在所述PCB基板(4)的焊盤(7)上涂導電銀漿或錫膏，并實現所述芯片(3)和PCB基板(4)的聯通； S5，轉接板與PCB基板的聯通步驟:將完成上述四個步驟的所述轉接板(I)表貼到所述PCB基板(4 )上，并實現以及所述轉接板(I)和PCB基板(4 )的聯通； S6，填膠步驟:用填充膠填充所述轉接板(I)和PCB基板(4)之間的空隙，并使填充膠覆蓋外圍的錫球(3)。11.根據權利要求10所述的2.5D集成封裝半導體器件的加工方法，其特征在于:所述S2，芯片倒裝步驟包括如下步驟: S21，在所述芯片(6)的電極層表面制作設定數量的微凸塊(9); S22，通過焊接技術，通過所述微凸塊(9)將芯片(6)倒裝在所述轉接板(I)上，實現所述芯片(6)與轉接板(I)的通信； S23，在所述芯片(6)和轉接板(I)之間填充高導熱膠體形成覆蓋所述微凸塊(9)的底部填充層(10)。
【文檔編號】H01L21/50GK105870109SQ201610335717
【公開日】2016年8月17日
【申請日】2016年5月19日
【發明人】申亞琪, 王建國
【申請人】蘇州捷研芯納米科技有限公司