焊墊結構及制作方法

焊墊結構及制作方法
【專利摘要】本發明提供一種焊墊結構及其制作方法，焊墊結構中的焊墊金屬層與頂層金屬層之間設有兩層阻擋層，并使位于第一窗口側壁上的第一阻擋層的厚度大于其他位置處的第一阻擋層的厚度，可以有效地避免在第一窗口拐角處的阻擋層的厚度較薄的現象，同時，即使頂層金屬層所露出部分的表面有凹凸不平，第一阻擋層會將這些凹凸不平的點填平，使得在第一阻擋層上形成的第二阻擋層位于一個比較平整的平面上。兩層阻擋層的結構設計，可以大大減小阻擋層破裂的風險，進而阻止了頂層金屬層中的金屬向焊墊金屬層中的擴散。
【專利說明】
焊墊結構及制作方法
技術領域
[0001]本發明涉及半導體制造領域，特別是涉及一種焊墊結構及制作方法。
【背景技術】
[0002]在半導體制造領域，集成電路(IC)封裝及測試時非常重要的工藝，其為芯片和電路板提供了電互連、機械支撐、環境保護劑導熱通道。具體而言，就是利用金屬線將芯片上的電路管腳引導至外殼的引腳上，這些引腳又通過印刷電路板與其他器件相連，從而實現內部芯片與外部電路的連接。譬如，在失效分析的過程中，其重要的一個步驟就是形成焊墊結構。
[0003]現有的焊墊結構如圖1所示，所述焊墊結構包括位于芯片頂部的介電層11及包埋在所述介電層11中的頂層金屬層12，位于所述介電層11及所述頂層金屬層12上的第一鈍化層13，所述鈍化層13中設有暴露部分所述頂層金屬層的第一窗口(未示出)，位于所述第一窗口底部、側壁和所述第一窗口兩側部分所述第一鈍化層13上的第一阻擋層14，位于所述第一阻擋層14上的焊墊金屬層15，位于所述焊墊金屬層15上表面的第二阻擋層16和位于所述第一鈍化層13與焊墊金屬層15表面的第二鈍化層17，所述第二鈍化層17中設有露出部分所述焊墊金屬層15的第二窗口 171。
[0004]在失效分析的過程中，所述頂層金屬層12為銅金屬層，所述焊墊金屬層15為鋁金屬層。現有的焊墊結構中，所述頂層金屬層12與所述焊墊金屬層15之間只設有一層阻擋層，即第一阻擋層14，這使得現有的所述焊墊結構存在以下問題:
[0005]1.形成于所述第一窗口拐角處的所述第一阻擋層14往往比較薄，會在所述第一窗口的拐角處形成第一阻擋層薄弱點18，如圖2所示，此時，所述第一阻擋層薄弱點18容易破裂；
[0006]2.如果露出的所述頂層金屬層15的表面有凸凹點19，如圖3所示，在形成所述第一阻擋層14和所述焊墊金屬層15之后，所述凸凹點19處的所述第一阻擋層14亦容易破裂；
[0007]上述兩種情況下，所述第一阻擋層14出現破裂，會使得所述頂層金屬層12中的金屬銅擴散至所述焊墊金屬層15中，如圖3所示，與所述焊墊金屬層15中的鋁發生反應形成金屬化合物，位置后在所述焊墊結構上打線造成影響，影響金屬線與所述焊墊結構的鍵合效果，甚至會導致鍵合失敗或者封裝后測試失敗。
[0008]因此，提供一種改進型的焊墊結構非常必要。

【發明內容】

[0009]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種焊墊結構及其制作方法，用于解決現有技術中由于焊墊金屬層與頂層金屬層之間只有一層阻擋層，容易在阻擋層破裂時導致頂層金屬層中的金屬擴散至焊墊金屬層中發生反應，進而導致對后續在焊墊上打線造成影響，進而影響鍵合效果，甚至導致鍵合失敗或封裝后測試失敗的問題。
[0010]為實現上述目的及其他相關目的，本發明提供一種焊墊結構，所述焊墊結構包括:位于芯片頂部的介電層及包埋在所述介電層中的頂層金屬層，所述介電層的上表面與所述頂層金屬層的上表面平齊；位于所述介電層及所述頂層金屬層上的第一鈍化層，所述第一鈍化層中設有暴露部分所述頂層金屬層的第一窗口 ；位于所述第一窗口底部、側壁和所述第一窗口兩側部分所述第一鈍化層上的第一阻擋層；位于所述第一阻擋層上的第二阻擋層；位于所述第二阻擋層上的焊墊金屬層；位于所述第一鈍化層和所述焊墊金屬層上的第二鈍化層，所述第二鈍化層包裹所述第一阻擋層、第二阻擋層和焊墊金屬層；所述第二鈍化層中設有暴露部分所述焊墊金屬層的第二窗口。
[0011]優選地，位于所述第一窗口側壁上的所述第一阻擋層的厚度大于位于所述第一窗口底部、所述第一窗口兩側部分所述第一鈍化層上的所述第一阻擋層的厚度。
[0012]優選地，所述焊墊金屬層的上表面設有與所述第二窗口相對應連接的凹槽。
[0013]優選地，所述焊墊結構還包括第三阻擋層，所述第三阻擋層位于所述凹槽的兩側，且位于所述焊墊金屬層的上表面與所述第二鈍化層之間。
[0014]可選地，所述第一阻擋層的材料為T1、Ti/TiN、Ta或Ta/TaN ;所述第二阻擋層的材料為 T1、Ti/TiN、Ta 或 Ta/TaN。
[0015]優選地，述第一阻擋層的材料為Ti ;所述第二阻擋層的材料為Ti/TiN。
[0016]本發明還提供一種焊墊結構的制作方法，所述方法至少包括以下步驟:
[0017]提供芯片，所述芯片頂部設有介電層及包埋在所述介電層中的頂層金屬層，所述介電層的上表面與所述頂層金屬層的上表面平齊；
[0018]在所述介電層和所述頂層金屬層上形成第一鈍化層，并在所述第一鈍化層內形成第一窗口，所述第一窗口暴露出部分所述頂層金屬層；
[0019]在所述第一窗口的底部、側壁和所述第一鈍化層上形成第一阻擋層；
[0020]在所述第一阻擋層上形成第二阻擋層；
[0021]在所述第二阻擋層上形成焊墊金屬層；
[0022]在所述第一鈍化層和所述焊墊金屬層上形成第二鈍化層，并在所述第二鈍化層內形成第二窗口，所述第二窗口暴露出部分所述焊墊金屬層。
[0023]優選地，在所述第一窗口的底部、側壁和所述第一鈍化層上形成第一阻擋層之后，還包括對所述第一阻擋層刻蝕的步驟。
[0024]優選地，對所述第一阻擋層刻蝕完成后，位于所述第一窗口側壁上的所述第一阻擋層的厚度大于位于所述第一窗口底部及所述第一鈍化層上的所述第一阻擋層的厚度。
[0025]優選地，在所述第二阻擋層形成焊墊金屬層之后，還包括一在所述焊墊金屬層上形成第三阻擋層的步驟。
[0026]優選地，在所述焊墊金屬層上形成所述第三阻擋層之后，還包括一圖形化所述焊墊金屬層、所述第一阻擋層、所述第二阻擋層和所述第三阻擋層以形成焊墊結構的步驟。
[0027]優選地，在所述第一鈍化層和所述焊墊金屬層上形成第二鈍化層，并在所述第二鈍化層內形成第二窗口之后，還包括一在所述焊墊金屬層的上表面形成于所述第二窗口相對應連接的凹槽的步驟。
[0028]如上所述，本發明的焊墊結構，具有以下有益效果:在焊墊結構中的所述焊墊金屬層與所述頂層金屬層之間設有兩層阻擋層，并使位于第一窗口側壁上的所述第一阻擋層的厚度大于其他位置處的所述第一阻擋層的厚度，可以有效地避免在所述第一窗口拐角處的所述阻擋層的厚度較薄的現象，同時，即使所述頂層金屬層所露出部分的表面有凹凸不平，所述第一阻擋層會將這些凹凸不平的點填平，使得在所述第一阻擋層上形成的所述第二阻擋層位于一個比較平整的平面上。所述兩層阻擋層的結構設計，可以大大減小所述阻擋層破裂的風險，進而阻止了所述頂層金屬層中的金屬向所述焊墊金屬層中的擴散。
【附圖說明】
[0029]圖1顯示為現有技術中正常的焊墊結構的截面示意圖。
[0030]圖2顯示為現有技術中第一阻擋層具有薄弱點、頂層金屬層具有凹凸點的焊墊結構的截面示意圖。
[0031]圖3顯示為現有技術中的頂層金屬層中的金屬擴散至焊墊金屬層中的截面示意圖。
[0032]圖4顯示為本發明的焊墊結構截面示意圖。
[0033]圖5顯示為本發明的焊墊結構的制作方法的流程圖。
[0034]圖6至圖14顯示為本發明的焊墊結構的制作方法的各步驟中的截面示意圖。
[0035]元件標號說明
[0036]11介電層
[0037]12頂層金屬層
[0038]13第一鈍化層
[0039]14第一阻擋層
[0040]15焊墊金屬層
[0041]16第二阻擋層
[0042]17第二鈍化層
[0043]171 第二窗口
[0044]18第一阻擋層薄弱點
[0045]19頂層金屬層凹凸點
[0046]20介電層
[0047]21頂層金屬層
[0048]22第一鈍化層
[0049]221 第一窗口
[0050]23第一阻擋層
[0051]24第二阻擋層
[0052]25焊墊金屬層
[0053]251凹槽
[0054]26第三阻擋層
[0055]27第二鈍化層
[0056]271 第二窗口
【具體實施方式】
[0057]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0058]請參閱圖請參閱圖4至圖14。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，雖圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0059]請參閱圖4，本發明提供一種焊墊結構，所述焊墊結構包括:位于芯片頂部的介電層20及包埋在所述介電層20中的頂層金屬層21，所述介電層20的上表面與所述頂層金屬層21的上表面平齊；位于所述介電層20及所述頂層金屬層21上的第一鈍化層22，所述第一鈍化層22中設有暴露部分所述頂層金屬層21的第一窗口(未示出);位于所述第一窗口底部、側壁和所述第一窗口兩側部分所述第一鈍化層22上的第一阻擋層23 ;位于所述第一阻擋層23上的第二阻擋層24 ;位于所述第二阻擋層24上的焊墊金屬層25 ;位于所述第一鈍化層22和所述焊墊金屬層25上的第二鈍化層27，所述第二鈍化層27包裹所述第一阻擋層23、第二阻擋層24和焊墊金屬層25 ;所述第二鈍化層27中設有暴露部分所述焊墊金屬層25的第二窗口 271。
[0060]具體的，位于所述第一窗口側壁上的所述第一阻擋層23的厚度大于位于所述第一窗口底部、所述第一窗口兩側部分所述第一鈍化層22上的所述第一阻擋層23的厚度。
[0061]具體的，所述焊墊金屬層25的上表面設有與所述第二窗口 271相對應鏈接的凹槽251。
[0062]具體的，所述焊墊結構還包括一第三阻擋層26，所述第三阻擋層26位于所述凹槽251的兩側，且位于所述焊墊金屬層25的上表面與所述第二鈍化層27之間。
[0063]具體的，所述第一阻擋層23的材料可以為T1、Ti/TiN, Ta或Ta/TaN ;所述第二阻擋層24的材料為T1、Ti/TiN、Ta或Ta/TaN。優選地，本實施例中，所述第一阻擋層23的材料可以為Ti ;所述第二阻擋層24的材料為Ti/TiN。
[0064]具體的，所述第一阻擋層23和所述第二阻擋層24的厚度可以根據不同制程的需要做出相應的調整。
[0065]具體的，所述介電層20、第一鈍化層22的材料均為二氧化硅(k>4.0)，所述頂層金屬層21的材料為銅，所述焊墊金屬層25的材料為鋁，所述第二鈍化層27的材料為碳化硅，所述第三阻擋層26的材料為Ti/TiN。
[0066]請參閱圖5至圖14，本發明還提供一種焊墊結構的制作方法，所述方法至少包括:
[0067]提供芯片，所述芯片頂部設有介電層20及包埋在所述介電層20中的頂層金屬層21，所述介電層20的上表面與所述頂層金屬層21的上表面平齊；
[0068]在所述介電層20和所述頂層金屬層21上形成第一鈍化層22，并在所述第一鈍化層22內形成第一窗口 221，所述第一窗口 221暴露出部分所述頂層金屬層21 ；
[0069]在所述第一窗口 221的底部、側壁和所述第一鈍化層22上形成第一阻擋層23 ;
[0070]在所述第一阻擋層23上形成第二阻擋層24 ;
[0071]在所述第二阻擋層24上形成焊墊金屬層25 ;
[0072]在所述第一鈍化層22和所述焊墊金屬層25上形成第二鈍化層27，并在所述第二鈍化層27內形成第二窗口 271，所述第二窗口 271暴露出部分所述焊墊金屬層24。
[0073]執行步驟SI，請參閱圖5中的SI步驟及圖6，提供芯片，所述芯片頂部設有介電層20及包埋在所述介電層20中的頂層金屬層21，所述介電層20的上表面與所述頂層金屬層21的上表面平齊。
[0074]具體的，所述介電層20與所述頂層金屬層21都可以為現有可以實現各自功能的材料，本實施例中，所述介電層20的材料為二氧化硅(k>4.0)，頂層金屬層21選擇為銅，以實現較好的導電性能。
[0075]具體的，所述芯片中還包括有層間介電層(MD)，所述層間介電層可以為低k (2.0彡k彡4.0)或超低k(k < 2.0)的材料，以減小寄生電容。
[0076]執行步驟S2，請參閱圖5中的S2步驟及圖7，在所述介電層20和所述頂層金屬層21上形成第一鈍化層22，并在所述第一鈍化層22內形成第一窗口 221，所述第一窗口 221暴露出部分所述頂層金屬層21。
[0077]具體的，所述第一鈍化層22的材料可以選擇實現該功能的現有材料，本實施例中，所述第一鈍化層22的材料為二氧化硅，介電常數k > 4.0。將所述第一鈍化層22的材料選用為二氧化硅，是因為二氧化硅材質較密實，可以有效地隔絕水汽或氣體污染物污染所述芯片的內部結構。
[0078]具體的，形成所述第一鈍化層22的方法可以為現有的工藝方法，例如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。
[0079]具體的，在所述第一鈍化層22內形成所述第一窗口 221的具體方法為:首先，在所述第一鈍化層上形成一光阻層；然后，利用一焊墊光罩在所述光阻層上定義所述第一窗口 ；接著，曝光顯影，并刻蝕所述第一鈍化層，形成貫穿所述第一鈍化層的所述第一窗口 ；最后，去除所述光阻層。
[0080]執行步驟S3，請參閱圖5中的S3步驟及圖8，在所述第一窗口 221的底部、側壁和所述第一鈍化層22上形成第一阻擋層23。
[0081]具體的，形成所述第一阻擋層23的方法可以為現有的工藝方法，例如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。
[0082]具體的所述第一阻擋層23的材料可以為T1、Ti/TiN, Ta或Ta/TaN，優選地，本實施例中，所述第一阻擋層23的材料為Ti。
[0083]需要說明的是，在完成S3步驟之后，還包括對所述第一阻擋層23刻蝕的步驟，所述刻蝕方法可以為濕法刻蝕和干法刻蝕中的一種或兩種。刻蝕完成后，位于所述第一窗口側壁上的所述第一阻擋層23的厚度大于位于所述第一窗口底部及所述第一鈍化層22上的所述第一阻擋層23的厚度，如圖9所示。
[0084]執行步驟S4，請參閱圖5中的S4步驟及圖10，在所述第一阻擋層23上形成第二阻擋層24。
[0085]具體的，形成所述第二阻擋層24的方法可以為現有的工藝方法，例如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。
[0086]具體的所述第二阻擋層24的材料可以為T1、Ti/TiN, Ta或Ta/TaN，優選地，本實施例中，所述第二阻擋層24的材料為Ti/TiN。
[0087]具體的，所述第一阻擋層23和所述第二阻擋層24的厚度可以根據不同制程的需要進行調整。
[0088]執行步驟S5，請參閱圖5中的S5步驟及圖11，在所述第二阻擋層24上形成焊墊金屬層25。
[0089]具體的，形成所述焊墊金屬層25的方法可以為現有的工藝方法，例如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。
[0090]具體的，所述焊墊金屬層25的材料可以選擇實現該功能的現有材料，本實施例中，所述焊墊金屬層25的材料為鋁。
[0091 ] 需要說明的是，在所述第二阻擋層24上形成所述焊墊金屬層25之后，還包括在所述焊墊金屬層25上形成第三阻擋層26的步驟，如圖12所示。
[0092]具體的，形成所述第三阻擋層26的方法可以為現有的工藝方法，例如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。
[0093]具體的所述第三阻擋層26的材料可以為T1、Ti/TiN, Ta或Ta/TaN，優選地，本實施例中，所述第三阻擋層26的材料為Ti/TiN。
[0094]需要進一步說明的是，在所述焊墊金屬層25上形成所述第三阻擋層26之后，還包括一圖形化所述焊墊金屬層25、所述第一阻擋層23、所述第二阻擋層24和所述第三阻擋層26以形成焊墊結構的步驟，如圖13所示，。
[0095]具體的，圖形化所述焊墊金屬層25、所述第一阻擋層23、所述第二阻擋層24和所述第三阻擋層26以形成焊墊結構的具體步驟為:首先，在所述焊墊金屬層、所述第一阻擋層、所述第二阻擋層和所述第三阻擋層上形成一光阻層；然后，利用一焊墊光罩在所述光阻層上定義所述焊墊結構；接著，曝光顯影，并刻蝕所述焊墊金屬層、所述第一阻擋層、所述第二阻擋層和所述第三阻擋層，形成所述焊墊結構；最后，去除所述光阻層。
[0096]執行步驟S6，請參閱圖5中的S6步驟及圖14，在所述第一鈍化層22和所述焊墊金屬層25上形成第二鈍化層27，并在所述第二鈍化層27內形成第二窗口 271，所述第二窗口 271暴露出部分所述焊墊金屬層24。
[0097]具體的，形成所述第二鈍化層27的方法可以為現有的工藝方法，例如物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。
[0098]具體的，在所述第二鈍化層27內形成所述第二窗口 271的具體方法為:首先，在所述第二鈍化層上形成一光阻層；然后，利用一焊墊光罩在所述光阻層上定義所述第二窗口 ；接著，曝光顯影，并刻蝕所述第二鈍化層，形成貫穿所述第二鈍化層的所述第二窗口 ；最后，去除所述光阻層。
[0099]具體的，所述第二鈍化層27的材料可以選擇實現該功能的現有材料，本實施例中，所述第二鈍化層27的材料為碳化硅。
[0100]需要說明的是，在所述第一鈍化層22和所述焊墊金屬層25上形成第二鈍化層27，并在所述第二鈍化層27內形成第二窗口 271之后，還包括一在所述焊墊金屬層25的上表面形成于所述第二窗口 271相對應連接的凹槽251的步驟。
[0101]綜上所述，本發明提供一種焊墊結構及制作方法，在焊墊結構中的所述焊墊金屬層與所述頂層金屬層之間設有兩層阻擋層，并使位于第一窗口側壁上的所述第一阻擋層的厚度大于其他位置處的所述第一阻擋層的厚度，可以有效地避免在所述第一窗口拐角處的所述阻擋層的厚度較薄的現象，同時，即使所述頂層金屬層所露出部分的表面有凹凸不平，所述第一阻擋層會將這些凹凸不平的點填平，使得在所述第一阻擋層上形成的所述第二阻擋層位于一個比較平整的平面上。所述兩層阻擋層的結構設計，可以大大減小所述阻擋層破裂的風險，進而阻止了所述頂層金屬層中的金屬向所述焊墊金屬層中的擴散。
[0102]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【主權項】
1.一種焊墊結構，其特征在于，所述焊墊結構包括: 位于芯片頂部的介電層及包埋在所述介電層中的頂層金屬層，所述介電層的上表面與所述頂層金屬層的上表面平齊； 位于所述介電層及所述頂層金屬層上的第一鈍化層，所述第一鈍化層中設有暴露部分所述頂層金屬層的第一窗口； 位于所述第一窗口底部、側壁和所述第一窗口兩側部分所述第一鈍化層上的第一阻擋層； 位于所述第一阻擋層上的第二阻擋層； 位于所述第二阻擋層上的焊墊金屬層； 位于所述第一鈍化層和所述焊墊金屬層上的第二鈍化層，所述第二鈍化層包裹所述第一阻擋層、第二阻擋層和焊墊金屬層；所述第二鈍化層中設有暴露部分所述焊墊金屬層的第二窗口。2.根據權利要求1所述的焊墊結構，其特征在于:位于所述第一窗口側壁上的所述第一阻擋層的厚度大于位于所述第一窗口底部、所述第一窗口兩側部分所述第一鈍化層上的所述第一阻擋層的厚度。3.根據權利要求1所述的焊墊結構，其特征在于:所述焊墊金屬層的上表面設有與所述第二窗口相對應連接的凹槽。4.根據權利要求3所述的焊墊結構，其特征在于:所述焊墊結構還包括第三阻擋層，所述第三阻擋層位于所述凹槽的兩側，且位于所述焊墊金屬層的上表面與所述第二鈍化層之間。5.根據權利要求1所述的焊墊結構，其特征在于:所述第一阻擋層的材料為T1、Ti/TiN, Ta或Ta/TaN ;所述第二阻擋層的材料為T1、Ti/TiN、Ta或Ta/TaN。6.根據權利要求5所述的焊墊結構，其特征在于:所述第一阻擋層的材料為Ti;所述第二阻擋層的材料為Ti/TiN。7.—種焊墊結構的制作方法，其特征在于:包括以下步驟: 提供芯片，所述芯片頂部設有介電層及包埋在所述介電層中的頂層金屬層，所述介電層的上表面與所述頂層金屬層的上表面平齊； 在所述介電層和所述頂層金屬層上形成第一鈍化層，并在所述第一鈍化層內形成第一窗口，所述第一窗口暴露出部分所述頂層金屬層； 在所述第一窗口的底部、側壁和所述第一鈍化層上形成第一阻擋層； 在所述第一阻擋層上形成第二阻擋層； 在所述第二阻擋層上形成焊墊金屬層； 在所述第一鈍化層和所述焊墊金屬層上形成第二鈍化層，并在所述第二鈍化層內形成第二窗口，所述第二窗口暴露出部分所述焊墊金屬層。8.根據權利要求7所述的焊墊結構的制作方法，其特征在于:在所述第一窗口的底部、側壁和所述第一鈍化層上形成第一阻擋層之后，還包括對所述第一阻擋層刻蝕的步驟。9.根據權利要求8所述的焊墊結構的制作方法，其特征在于:對所述第一阻擋層刻蝕完成后，位于所述第一窗口側壁上的所述第一阻擋層的厚度大于位于所述第一窗口底部及所述第一鈍化層上的所述第一阻擋層的厚度。10.根據權利要求7所述的焊墊結構的制作方法，其特征在于:在所述第二阻擋層形成焊墊金屬層之后，還包括一在所述焊墊金屬層上形成第三阻擋層的步驟。11.根據權利要求10所述的焊墊結構的制作方法，其特征在于:在所述焊墊金屬層上形成所述第三阻擋層之后，還包括一圖形化所述焊墊金屬層、所述第一阻擋層、所述第二阻擋層和所述第三阻擋層以形成焊墊結構的步驟。12.根據權利要求7所述的焊墊結構的制作方法，其特征在于:在所述第一鈍化層和所述焊墊金屬層上形成第二鈍化層，并在所述第二鈍化層內形成第二窗口之后，還包括一在所述焊墊金屬層的上表面形成于所述第二窗口相對應連接的凹槽的步驟。
【文檔編號】H01L23/488GK105870090SQ201510028304
【公開日】2016年8月17日
【申請日】2015年1月20日
【發明人】劉文曉
【申請人】中芯國際集成電路制造(上海)有限公司